KR20110029228A - Pattern structure and method for forming the same - Google Patents

Pattern structure and method for forming the same Download PDF

Info

Publication number
KR20110029228A
KR20110029228A KR1020090086808A KR20090086808A KR20110029228A KR 20110029228 A KR20110029228 A KR 20110029228A KR 1020090086808 A KR1020090086808 A KR 1020090086808A KR 20090086808 A KR20090086808 A KR 20090086808A KR 20110029228 A KR20110029228 A KR 20110029228A
Authority
KR
South Korea
Prior art keywords
line
pattern
sacrificial
pad
extension
Prior art date
Application number
KR1020090086808A
Other languages
Korean (ko)
Other versions
KR101645720B1 (en
Inventor
심재황
이재한
민재호
김건수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090086808A priority Critical patent/KR101645720B1/en
Priority to US12/862,972 priority patent/US8618679B2/en
Priority to JP2010202316A priority patent/JP5700982B2/en
Priority to TW099131046A priority patent/TWI545691B/en
Priority to CN201010282946.3A priority patent/CN102024779B/en
Publication of KR20110029228A publication Critical patent/KR20110029228A/en
Priority to US14/072,882 priority patent/US9558993B2/en
Application granted granted Critical
Publication of KR101645720B1 publication Critical patent/KR101645720B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PURPOSE: A pattern structure and a forming method thereof are provided to reduce the process cost required for the formation of minute pattern structure by embodying the pattern structure including the pad with wide width by two times of photo process. CONSTITUTION: First and second patterns(122a, 122b) are arranged in parallel with the substrate. The first pattern comprises a first line pattern(E) which is extended in first direction with a first width and a first pad(G). The first extension line is connected to one end of the first line pattern. The first pad is connected to one end of the first extension line.

Description

패턴 구조물 및 이의 형성 방법.{Pattern structure and method for forming the same} Pattern structure and method for forming the same}

본 발명은 패턴 구조물, 이의 형성 방법에 관한 것이다. 보다 상세하게는, 패드를 포함하는 패턴 구조물 및 이의 형성 방법에 관한 것이다. The present invention relates to a pattern structure, a method of forming the same. More specifically, the present invention relates to a pattern structure including the pad and a method of forming the same.

반도체 소자의 제조 시에 사진 공정의 한계로 인해 40㎚급 이하의 미세한 패턴을 형성하는 것은 매우 어렵다. 상기 미세 패턴을 형성하기 위하여, 사진 공정을 통해 형성된 패턴의 측벽에 스페이서 막을 증착하고, 상기 증착된 스페이서 막을 마스크로 이용하는 더블 패터닝 공정을 사용한다. In the manufacture of semiconductor devices, it is very difficult to form fine patterns of 40 nm or less due to the limitation of the photographic process. In order to form the fine pattern, a spacer film is deposited on sidewalls of the pattern formed through a photolithography process, and a double patterning process using the deposited spacer film as a mask is used.

그러나, 상기 더블 패터닝 공정의 경우, 사진 공정으로 형성된 패턴 형상과 동일하게 패터닝되지 않는다. 때문에, 1회의 사진 공정만으로 원하는 패턴을 형성하는 것이 용이하지 않다. 일 예로, 미세한 폭을 갖는 패턴과 상기 패턴의 단부에 넓은 폭을 갖는 패드를 형성할 때 3회 이상의 사진 공정이 요구된다. 그러므로, 패턴 형성을 위한 공정이 매우 복잡하며, 공정을 수행하기 위한 비용이 증가된다. 또한, 상기 패드와 미세 패턴이 서로 정확하게 얼라인되지 않는 불량도 빈번하게 발생된다. However, in the case of the double patterning process, the patterning is not the same as the pattern shape formed by the photolithography process. Therefore, it is not easy to form a desired pattern by only one photo process. For example, three or more photographic processes are required when forming a pattern having a fine width and a pad having a wide width at an end portion of the pattern. Therefore, the process for pattern formation is very complicated, and the cost for performing the process is increased. In addition, defects in which the pad and the fine pattern are not exactly aligned with each other are frequently generated.

본 발명의 목적은 패드를 포함하는 패턴 구조물을 제공하는데 있다. It is an object of the present invention to provide a pattern structure comprising a pad.

본 발명의 다른 목적은 간단한 공정을 통해 패드를 포함하는 패턴 구조물을 형성할 수 있는 방법을 제공하는데 있다. Another object of the present invention is to provide a method capable of forming a pattern structure including a pad through a simple process.

상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 패턴 구조물은, 연장 라인과, 상기 연장 라인의 일 단부와 연결되고, 상기 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 돌출부를 갖는 패드를 포함한다. The pattern structure according to an embodiment of the present invention for achieving the above object, has an extension line, and connected to one end of the extension line, having a wider width than the extension line, protruding to one side A pad.

본 발명의 일 실시예로, 상기 돌출부는 상기 연장 라인의 연장 방향과 동일한 방향으로 돌출된 형상을 갖는다. 상기 돌출부는 라인 형상을 가질 수 있다. In one embodiment of the present invention, the protrusion has a shape protruding in the same direction as the extension direction of the extension line. The protrusion may have a line shape.

본 발명의 일 실시예로, 상기 연장 라인에서 상기 패드와 연결되는 부위의 반대편 단부에는 제1 방향으로 연장되는 라인 패턴이 연결될 수 있다. In one embodiment of the present invention, a line pattern extending in the first direction may be connected to the opposite end of the portion connected to the pad in the extension line.

또한, 상기 라인 패턴에서 상기 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 가질 수 있다. In addition, the opposite end portion of the portion connected to the extension line in the line pattern may have a shape bent in a direction different from the first direction.

또한, 상기 라인 패턴은 상기 연장 라인의 선폭보다 더 좁은 선폭을 가질 수 있다. In addition, the line pattern may have a line width narrower than the line width of the extension line.

상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 패턴 구조물은, 제1 연장 라인과, 상기 제1 연장 라인의 일 단부와 연결되고, 상기 제1 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 제1 돌출부를 갖는 제1 패드를 포함하 는 제1 패턴을 포함한다. 상기 제1 연장 라인과 각도를 가지면서 상기 제1 연장 라인과 이격되는 제2 연장 라인과, 상기 제2 연장 라인의 일 단부와 연결되고, 상기 제2 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 제2 돌출부를 갖는 제2 패드를 포함하는 제2 패턴을 포함한다. The pattern structure according to another embodiment of the present invention for achieving the above object is connected to a first extension line, one end of the first extension line, has a wider width than the first extension line, one side It includes a first pattern including a first pad having a first protrusion protruding into the. A second extension line spaced apart from the first extension line and having an angle with the first extension line, connected to one end of the second extension line, and having a wider width than the second extension line, And a second pattern comprising a second pad having a protruding second protrusion.

본 발명의 일 실시예로, 상기 제1 및 제2 연장 라인은 서로 수직하게 배치될 수 있다. In one embodiment of the present invention, the first and second extension lines may be disposed perpendicular to each other.

본 발명의 일 실시예로, 상기 제1 및 제2 돌출부는 각각 상기 제1 연장 라인의 연장 방향 및 제2 연장 라인의 연장 방향으로 돌출된 형상을 가질 수 있다. In one embodiment of the present invention, the first and second protrusions may have a shape protruding in the extension direction of the first extension line and the extension direction of the second extension line, respectively.

본 발명의 일 실시예로, 상기 제1 연장 라인에서 상기 제1 패드와 연결되는 부위의 반대편 단부에 연결되고, 제1 방향으로 연장되는 제1 라인 패턴과, 상기 제2 연장 라인에서 상기 제2 패드와 연결되는 부위의 반대편 단부에 연결되고, 상기 제1 라인 패턴과 평행하게 상기 제1 방향으로 연장되는 제2 라인 패턴을 더 포함할 수 있다. In one embodiment of the present invention, a first line pattern connected to an opposite end of a portion of the first extension line that is connected to the first pad and extending in a first direction, and the second line of the second extension line. The second line pattern may further include a second line pattern connected to an opposite end of the portion connected to the pad and extending in the first direction in parallel with the first line pattern.

또한, 상기 제1 라인 패턴에서 상기 제1 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 갖고, 상기 제2 라인 패턴에서 상기 제2 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 가질 수 있다. In addition, the opposite end of the portion connected to the first extension line in the first line pattern may have a shape bent in a direction different from the first direction, and the portion of the portion connected to the second extension line in the second line pattern. The opposite end portion may have a shape bent in a direction different from the first direction.

상기 제1 라인 패턴 및 제2 라인 패턴은 서로 다른 길이를 가질 수 있다. The first line pattern and the second line pattern may have different lengths.

본 발명의 일 실시예로, 상기 제1 및 제2 라인 패턴은 상기 제1 연장 라인 및 제2 연장 라인의 선폭보다 더 좁은 선폭을 가질 수 있다. In one embodiment of the present invention, the first and second line patterns may have a narrower line width than the line width of the first extension line and the second extension line.

본 발명의 일 실시예로, 상기 제1 및 제2 라인 패턴은 게이트 전극일 수 있다. In one embodiment of the present invention, the first and second line patterns may be gate electrodes.

상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 패턴 구조물의 제조 방법으로, 식각 대상막 상에, 제1 방향으로 연장되고 제1 선폭을 갖는 희생 라인, 상기 희생 라인의 일 단부와 근접하여 상기 희생 라인의 연장 방향과 각도를 가지면서 연결되고 상기 제1 선폭보다 넓은 선폭을 갖는 제1 희생 패드부, 상기 희생 라인의 일 단부와 연결되고 상기 제1 선폭보다 넓은 선폭을 갖는 제2 희생 패드부를 포함하고, 제1 물질막 패턴 및 제2 물질막 패턴이 적층된 희생 패턴 구조물을 형성한다. 상기 희생 패턴 구조물의 측벽에 스페이서 형성막을 형성한다. 상기 제1 및 제2 희생 패드부 사이의 하부가 서로 분리되어 고립된 형상을 갖도록, 상기 제1 및 제2 희생 패드부 사이에 위치하는 상기 희생 라인 및 스페이서 형성막의 적어도 일부분을 선택적으로 제거한다. 상기 스페이서 형성막을 이방성 식각하여 스페이서를 형성한다. 상기 제1 및 제2 희생 패드부 및 상기 스페이서를 남기면서 상기 희생 라인을 제거하여, 식각 마스크 패턴을 형성한다. 다음에, 상기 식각 마스크 패턴을 이용하여 상기 식각 대상막을 식각함으로써, 제1 라인 패턴, 제1 연장 라인 및 제1 패드를 포함하는 제1 패턴과 제2 라인 패턴, 제2 연장 라인 및 제2 패드를 포함하는 제2 패턴을 각각 형성한다. In the method of manufacturing a pattern structure according to another embodiment of the present invention for achieving the above object, a sacrificial line extending in the first direction and having a first line width on the etching target layer, close to one end of the sacrificial line A first sacrificial pad portion connected at an angle to an extension direction of the sacrificial line and having a line width wider than the first line width, and a second sacrificial line connected to one end of the sacrificial line and having a line width wider than the first line width. A sacrificial pattern structure including a pad part and having a first material layer pattern and a second material layer pattern stacked thereon is formed. A spacer forming layer is formed on sidewalls of the sacrificial pattern structure. At least a portion of the sacrificial line and the spacer forming layer positioned between the first and second sacrificial pad portions may be selectively removed so that the lower portion between the first and second sacrificial pad portions is separated from each other to have an isolated shape. The spacer forming layer is anisotropically etched to form a spacer. The sacrificial line is removed while leaving the first and second sacrificial pad parts and the spacer to form an etch mask pattern. Next, the etching target layer is etched using the etching mask pattern to form a first pattern including a first line pattern, a first extension line, and a first pad, a second line pattern, a second extension line, and a second pad. Each of the second pattern including a.

본 발명의 일 실시예로, 상기 제1 물질막 패턴은 폴리머를 포함하고, 상기 제2 물질막 패턴은 실리콘 산질화막을 포함할 수 있다. In an embodiment, the first material layer pattern may include a polymer, and the second material layer pattern may include a silicon oxynitride layer.

본 발명의 일 실시예로, 상기 희생 패턴 구조물에서, 상기 희생 라인에 포함 되는 제2 물질막 패턴은 상기 제1 및 제2 희생 패드부에 포함되는 제2 물질막 패턴보다 얇은 두께를 가질 수 있다. In one embodiment of the present invention, in the sacrificial pattern structure, the second material layer pattern included in the sacrificial line may have a thickness thinner than the second material layer pattern included in the first and second sacrificial pad parts. .

본 발명의 일 실시예로, 상기 희생 패턴 구조물을 형성하기 위하여 먼저, 상기 식각 대상막 상에 제1 및 제2 물질막을 형성한다. 다음에, 상기 제1 및 제2 물질막을 사진 식각 공정을 통해 패터닝한다. In an embodiment of the present invention, first, first and second material layers are formed on the etching target layer to form the sacrificial pattern structure. Next, the first and second material layers are patterned through a photolithography process.

본 발명의 일 실시예로, 상기 희생 라인 및 스페이서 형성막의 적어도 일부분을 선택적으로 제거하기 위하여, 상기 제1 및 제2 희생 패드부 사이에 위치하는 상기 희생 라인 및 스페이서의 일부와, 상기 제1 및 제2 희생 패드부 반대쪽의 희생 라인의 타단부 및 스페이서 일부를 선택적으로 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 상기 희생 라인 및 스페이서를 이방성으로 식각하여 상기 제1 및 제2 희생 패드부 사이에 제1 개구와 스페이서 라인을 형성한다. 다음에, 상기 포토레지스트 패턴을 제거하고, 동시에 상기 제1 및 제2 희생 패드부의 하부가 서로 분리되어 고립된 형상을 갖도록 제1 개구 측벽으로 노출되는 상기 희생 라인의 일부분을 제거한다. In some embodiments, a portion of the sacrificial line and the spacer is disposed between the first and second sacrificial pad portions to selectively remove at least a portion of the sacrificial line and the spacer formation layer, and the first and second portions. A photoresist pattern is formed to selectively expose the other end of the sacrificial line and a portion of the spacer opposite the second sacrificial pad portion. The sacrificial lines and the spacers are anisotropically etched using the photoresist pattern as an etching mask to form first openings and spacer lines between the first and second sacrificial pad portions. Next, the photoresist pattern is removed and at the same time a portion of the sacrificial line exposed to the sidewalls of the first opening is removed so that lower portions of the first and second sacrificial pad portions are separated from each other to have an isolated shape.

상기 포토레지스트 패턴을 제거할 때, 상기 희생 라인의 제2 물질막 패턴은 남기면서 상기 제1 물질막 패턴을 제거할 수 있다. When removing the photoresist pattern, the first material layer pattern may be removed while leaving the second material layer pattern of the sacrificial line.

본 발명의 일 실시예로, 상기 희생 패턴 구조물의 제1 및 제2 희생 패드부는 각각 상기 희생 라인과 연결되는 예비 연장부 및 패드가 형성되는 부위인 예비 패드부를 각각 포함한다. In an embodiment, the first and second sacrificial pad portions of the sacrificial pattern structure may include preliminary extension portions connected to the sacrificial lines and preliminary pad portions, respectively, where the pads are formed.

상기 제1 및 제2 희생 패드부에 포함되는 각각의 예비 연장부 중 적어도 하 나는 상기 희생 라인과 일정 각도를 갖도록 배치된다. At least one of the respective preliminary extensions included in the first and second sacrificial pad portions is disposed to have a predetermined angle with the sacrificial line.

또한, 상기 예비 연장부의 길이는 상기 포토레지스트 패턴을 제거할 때 상기 희생 라인의 제1 물질막 패턴이 제거되는 너비와 동일하거나 상기 너비보다 더 길 수 있다. In addition, the length of the preliminary extension may be equal to or longer than the width at which the first material layer pattern of the sacrificial line is removed when the photoresist pattern is removed.

본 발명의 일 실시예로, 상기 희생 라인을 제거하여 식각 마스크 패턴을 형성하는 공정은, 상기 제1 및 제2 희생 패드부의 제2 물질막 패턴을 남기면서 상기 희생 라인에 포함된 제2 물질막 패턴을 식각한다. 다음에, 상기 희생 라인에 포함된 제1 물질막 패턴을 식각한다. In an embodiment, the process of forming the etch mask pattern by removing the sacrificial line may include a second material layer included in the sacrificial line while leaving second material layer patterns of the first and second sacrificial pad portions. Etch the pattern. Next, the first material layer pattern included in the sacrificial line is etched.

상기 제1 및 제2 희생 패드부의 제1 물질막 패턴을 남기면서 상기 제1 및 제2 희생 패드부의 제2 물질막 패턴을 선택적으로 식각하는 공정이 더 수행될 수 있다. A process of selectively etching the second material film patterns of the first and second sacrificial pad parts may be performed while leaving the first material film patterns of the first and second sacrificial pad parts.

본 발명의 일 실시예로, 상기 식각 마스크 패턴은 제1 방향으로 연장되는 라인 형상의 제1 스페이서 및 상기 제1 스페이서의 일 단부와 접하는 제1 희생 패드부의 일부와, 제1 스페이서와 평행하게 배치되는 라인 형상의 제2 스페이서 및 상기 제2 스페이서의 일 단부와 접하는 제2 희생 패드부의 일부를 포함할 수 있다.In an embodiment, the etch mask pattern may be disposed in parallel with the first spacer and a portion of the first sacrificial pad part contacting one end of the first spacer and a line-shaped first spacer extending in a first direction. It may include a line-shaped second spacer and a portion of the second sacrificial pad portion in contact with one end of the second spacer.

본 발명의 일 실시예로, 상기 제1 및 제2 희생 패드부의 반대쪽에 위치하는 상기 희생 라인의 단부는 상기 희생 라인의 연장 방향과 다른 방향으로 꺾어진 형상을 가질 수 있다. In one embodiment of the present invention, end portions of the sacrificial lines positioned opposite to the first and second sacrificial pad portions may have a shape bent in a direction different from an extending direction of the sacrificial line.

본 발명의 일 실시예로, 상기 식각 마스크 패턴은 상기 제1 방향으로 연장되는 라인 형상을 갖는 부분과, 제1 및 제2 희생 패드부의 일부를 둘러싸면서 상기 제1 및 제2 희생 패드부로부터 돌출되는 형상을 갖는 부분을 포함할 수 있다. In some embodiments, the etch mask pattern protrudes from the first and second sacrificial pad portions while surrounding the portion having a line shape extending in the first direction and a portion of the first and second sacrificial pad portions. It may include a portion having a shape to be.

본 발명의 일 실시예로, 상기 제1 및 제2 패턴에 포함되는 제1 및 제2 연장 라인은 식각 로딩 효과에 의해 상기 제1 및 제2 라인보다 넓은 선폭을 가질 수 있다. In one embodiment of the present invention, the first and second extension lines included in the first and second patterns may have a wider line width than the first and second lines due to the etching loading effect.

상기 설명한 것과 같이, 본 발명에 의하면, 미세 패턴 및 상기 미세 패턴과 연결되는 넓은 폭을 갖는 패드를 포함하는 패턴 구조물을 2회의 사진 공정만으로 구현될 수 있다. 그러므로, 상기 미세 패턴 구조물을 형성하는데 소요되는 공정 비용이 감소된다. 또한, 상기 패턴 구조물이 좁은 이격 폭을 가지면서 반복하여 배치되더라도 이웃하는 패턴 간의 브릿지 불량이 감소된다. 그러므로, 반도체 소자의 패턴에 적용할 때 상기 반도체 소자의 수율이 향상되고, 초고집적화된 반도체 소자를 형성할 수 있다. 특히, 상기 반복 패턴은 낸드 플래시 메모리 소자의 콘트롤 게이트로 사용될 수 있으며, 이 경우 상기 낸드 플래시 메모리 소자는 고성능을 가지면서 고도로 집적화된다. 더욱이, 상기 패턴 구조물에 포함되는 미세 패턴 및 넓은 폭을 갖는 패드가 직접 연결되므로 서로 미스얼라인되지 않는다. 그러므로, 상기 미스얼라인에 의한 동작 불량 및 신뢰성 불량을 억제할 수 있다. As described above, according to the present invention, a pattern structure including a fine pattern and a pad having a wide width connected to the fine pattern may be implemented by only two photographic processes. Therefore, the process cost for forming the fine pattern structure is reduced. In addition, even if the pattern structure is repeatedly arranged with a narrow separation width, bridge failure between neighboring patterns is reduced. Therefore, when applied to the pattern of the semiconductor device, the yield of the semiconductor device is improved, it is possible to form a highly integrated semiconductor device. In particular, the repeating pattern may be used as a control gate of a NAND flash memory device, in which case the NAND flash memory device is highly integrated with high performance. Furthermore, since the fine pattern included in the pattern structure and the pad having a wide width are directly connected, they are not misaligned with each other. Therefore, it is possible to suppress the operation failure and reliability failure caused by the misalignment.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. In each of the drawings of the present invention, the dimensions of the structures are shown in an enlarged scale than actual for clarity of the invention.

본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. In the present invention, the terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다. In the present invention, each layer (film), region, electrode, pattern or structures is formed on, "on" or "bottom" of the object, substrate, each layer (film), region, electrode or pattern. When referred to as being meant that each layer (film), region, electrode, pattern or structure is formed directly over or below the substrate, each layer (film), region or patterns, or other layer (film) Other regions, different electrodes, different patterns, or different structures may be additionally formed on the object or the substrate.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. That is, the present invention may be modified in various ways and may have various forms. Specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

실시예 1Example 1

도 1a는 본 발명의 실시예 1에 따른 패턴 구조물을 나타내는 단면도이다. 도 1b는 본 발명의 실시예 1에 따른 패턴 구조물의 평면도이다. 도 2는 도 1b에 도시된 패턴 구조물의 일 단부를 확대한 것이다. 1A is a cross-sectional view illustrating a pattern structure according to Embodiment 1 of the present invention. 1B is a plan view of a pattern structure according to Embodiment 1 of the present invention. FIG. 2 is an enlarged view of one end of the pattern structure shown in FIG. 1B.

도 1a는 도 1b의 I-I'를 절단하였을 때 보여지는 단면도이다. FIG. 1A is a cross-sectional view taken when cutting II ′ of FIG. 1B.

도 1a, 도 1b 및 도 2를 참조하면, 기판에 서로 평행하게 배치되는 제1 및 제2 패턴(122a, 122b)이 구비된다. 1A, 1B, and 2, first and second patterns 122a and 122b are disposed on a substrate in parallel with each other.

상기 제1 패턴(122a)은 제1 선폭을 가지면서 제1 방향으로 연장되는 제1 라인 패턴(E)과, 상기 제1 라인 패턴(E)의 일 단부와 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제1 패드(G)를 포함한다. 상기 제1 패드(G)에는 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. 상기 제1 라인 패턴(E)은 사진 공정의 한계 선폭보다 더 작은 선폭을 가질 수 있다. The first pattern 122a has a first line width and extends in a first direction, and a first extension line F connected to one end of the first line pattern E. FIG. And a first pad G connected to one end of the first extension line F and having a width wider than the first line width. The first pad G has a sufficiently wide width so that contact plugs for signal transmission may be disposed. The first line pattern E may have a line width smaller than the limit line width of the photolithography process.

상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)이 연장되는 방향과 다른 방향으로 꺾여져 있는 형상을 갖는다. 일 예로, 도시된 것과 같이, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)이 연장되는 방향과 수직하게 꺾여져 있는 형상을 갖는다. 또한, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)보다는 넓은 선폭을 가지며, 상기 제1 패드(G)보다는 좁은 선폭을 갖는다. 상기 제1 연장 라인(F) 및 상기 제1 라인 패턴(E)을 형성할 때 상대적으로 패턴 밀도가 넓은 상기 제1 연장 라인(F)에서 식각 로딩 효과가 현저하게 발생되기 때문에, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)보다는 넓은 선폭을 갖게 되는 것이다. The first extension line F has a shape that is bent in a direction different from a direction in which the first line pattern E extends. For example, as illustrated, the first extension line F has a shape that is bent perpendicularly to the direction in which the first line pattern E extends. In addition, the first extension line F has a wider line width than the first line pattern E and a narrower line width than the first pad G. When forming the first extension line F and the first line pattern E, an etching loading effect is remarkably generated in the first extension line F having a relatively large pattern density, and thus, the first extension line F. The line F has a wider line width than the first line pattern E. FIG.

상기 제1 패드(G)에서 어느 한 부분은 상대적으로 길게 연장되어 측방으로 돌출된 형상을 갖는다. 상기 돌출부(124)는 상기 제1 연장 라인(F)의 일 단부의 연장 방향과 평행한 방향으로 돌출된다. 또한, 상기 돌출부(124)는 상기 제1 연장 라인(F)과 유사한 정도의 좁은 선폭을 갖는 라인 형상을 갖는다. 상기 제1 패드(G)에 포함된 돌출부(124) 자체는 별다른 기능을 하지는 않지만, 본 발명의 패턴 구조물의 구조적인 특징이 된다. Any one portion of the first pad G has a shape that protrudes laterally extending relatively long. The protrusion 124 protrudes in a direction parallel to the extension direction of one end of the first extension line (F). In addition, the protrusion 124 has a line shape having a narrow line width similar to that of the first extension line F. FIG. The protrusion 124 itself included in the first pad G does not have a special function, but becomes a structural feature of the pattern structure of the present invention.

상기 제2 패턴(122b)은 상기 제1 패턴(122a)과 이웃하면서 서로 이격되게 배치된다. 상기 제2 패턴(122b)은 상기 제1 라인 패턴(E)과 평행하게 연장되고 상기 제1 선폭과 실질적으로 동일한 제2 선폭 갖는 제2 라인 패턴(E')과, 상기 제2 라인 패턴(E')의 일 단부와 연결되는 제2 연장 라인(F') 및 상기 제2 연장 라인(F')의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제2 패드(G')를 포함한다. 상기 제2 패드(G')는 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. The second pattern 122b is disposed adjacent to the first pattern 122a and spaced apart from each other. The second pattern 122b includes a second line pattern E ′ extending in parallel with the first line pattern E and having a second line width that is substantially the same as the first line width E, and the second line pattern E A second extension line F 'connected to one end of') and a second pad G 'connected to one end of the second extension line F' and having a width wider than the first line width. do. The second pad G 'has a sufficiently wide width so that contact plugs for signal transmission can be arranged.

본 실시예에서, 상기 제2 연장 라인(F')은 상기 제1 라인 패턴(E)의 연장 방향인 제1 방향으로 연장되어 있다. 또한, 상기 제2 연장 라인(F')은 상기 제2 라인 패턴(E')보다는 넓은 선폭을 가지며, 상기 제2 패드(G')보다는 좁은 선폭을 갖는다. In the present embodiment, the second extension line F ′ extends in a first direction, which is an extension direction of the first line pattern E. FIG. In addition, the second extension line F 'has a wider line width than the second line pattern E' and has a narrower line width than the second pad G '.

상기 제2 패드(G')는 상기 제2 연장 라인(F')의 연장 방향으로부터 수직한 방향으로 꺾여져 있는 형상을 갖는다. 또한, 상기 제2 패드(G')의 일 측벽은 상대적으로 길게 연장되어 측방으로 돌출되어 제2 돌출부(125)를 형성한다. 상기 제2 돌출부(125)는 상기 제2 연장 라인(F')의 일 단부의 연장 방향과 마주하면서 상기 제2 연장 라인(F')과 서로 평행하게 배치된다. The second pad G 'has a shape that is bent in a direction perpendicular to the extending direction of the second extension line F'. In addition, one sidewall of the second pad G ′ extends relatively long to protrude laterally to form a second protrusion 125. The second protrusion 125 is disposed in parallel with the second extension line F ′ while facing the extension direction of one end of the second extension line F ′.

상기 제1 및 제2 패턴(122a, 122b)에 포함된 제1 및 제2 라인 패턴(E, E')에서 상기 연장 라인들(F, F') 및 패드들(G, G') 반대편의 타단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 가질 수 있다. 일 예로, 상기 제1 및 제2 라인 패턴(E, E')의 타단부는 제1 방향과 수직하게 꺾어진 형상을 가질 수 있다. 상기와 같이, 제1 및 제2 패턴(122a, 122b)의 각 라인 패턴(E, E')의 타단부가 꺾어진 형상을 가짐으로써, 상기 타단부에서 상기 제1 및 제2 패턴(122a, 122b) 사이에 브릿지 패턴이 형성되어 상기 제1 및 제2 패턴(122a, 122b)이 서로 쇼트되는 것을 감소시킬 수 있다. Opposite to the extension lines F and F 'and the pads G and G' in the first and second line patterns E and E 'included in the first and second patterns 122a and 122b. The other end may have a shape bent in a direction different from the first direction. For example, the other ends of the first and second line patterns E and E 'may have a shape bent perpendicular to the first direction. As described above, the other end of each of the line patterns E and E ′ of the first and second patterns 122a and 122b has a shape in which the first and second patterns 122a and 122b are formed at the other end. A bridge pattern is formed between the first and second patterns 122a and 122b to reduce the short circuit between the first and second patterns 122a and 122b.

상기 제1 및 제2 패턴(122a, 122b)은 서로 다른 길이를 갖는다. 본 실시예에서, 상기 제1 패턴(122a)은 상기 제2 패턴(122b)에 비해 길이가 짧다. The first and second patterns 122a and 122b have different lengths. In the present embodiment, the first pattern 122a is shorter in length than the second pattern 122b.

도 3a 내지 도 12b는 도 1a에 도시된 패턴 구조물의 형성 방법을 나타내는 평면도 및 단면도들이다.3A to 12B are plan views and cross-sectional views illustrating a method of forming the pattern structure shown in FIG. 1A.

도 3a 내지 도 12b에서 각 a도는 패턴 구조물의 단면도이고, 각 b도는 패턴 구조물의 평면도이다. 각 a도는 각 b도에서 도 3b의 I-I' 부위를 절단하였을 때 보여지는 단면도이다. 또한, 도 3c는 희생 패턴 구조물의 확대된 단면도이다. In FIGS. 3A-12B, each a view is a cross-sectional view of the pattern structure, and each b view is a plan view of the pattern structure. Fig. A is a cross-sectional view when cutting the I-I 'region of Fig. 3b in each b. 3C is an enlarged cross-sectional view of the sacrificial pattern structure.

도 3a 내지 도 3c를 참조하면, 기판(100) 상에 식각 대상막(102)을 형성한다. 상기 식각 대상막(102)은 후속 공정을 통해 패터닝됨으로써, 하지막을 식각하기 위한 마스크 패턴으로 형성될 수 있다. 예를 들면, 상기 식각 대상막(102)은 실리콘 산화물을 증착시켜 형성할 수 있다. 상기 실리콘 산화물의 예로는 BPSG, TOSZ, HDP 산화물, PE-TEOS 등을 들 수 있다.3A to 3C, an etching target layer 102 is formed on the substrate 100. The etching target layer 102 may be patterned through a subsequent process to form a mask pattern for etching the underlying layer. For example, the etching target layer 102 may be formed by depositing silicon oxide. Examples of the silicon oxide may be BPSG, TOSZ, HDP oxide, PE-TEOS, and the like.

상기 식각 대상막(102) 상에 희생막(도시안됨)을 형성한다. 상기 희생막은 영역에 따라 미세한 선폭 및 넓은 선폭을 각각 갖는 식각 마스크를 형성하기 위한 버퍼막으로 제공된다. 상기 희생막은 제1 물질막 및 제2 물질막을 순차적으로 증착시켜 형성한다. A sacrificial layer (not shown) is formed on the etching target layer 102. The sacrificial layer serves as a buffer layer for forming an etch mask having a fine line width and a wide line width, respectively, according to a region. The sacrificial layer is formed by sequentially depositing a first material layer and a second material layer.

구체적으로, 상기 식각 대상막(102) 상에 제1 물질막을 형성한다. 상기 제1 물질막은 에싱 및 스트립 공정을 통해 용이하게 제거될 수 있는 폴리머 물질로 형성된다. 일 예로, 상기 제1 물질막은 스핀 온 하드 마스크(SOH)막질 또는 탄소 스핀 온 하드 마스크(C-SOH) 막질로써 이루어질 수 있다. 상기 제1 물질막 중 일부는 실질적인 식각 마스크로 사용되므로, 상기 제1 물질막은 식각 마스크로 사용되기에 충분한 두께를 갖도록 형성된다. In detail, a first material layer is formed on the etching target layer 102. The first material film is formed of a polymer material that can be easily removed through an ashing and stripping process. For example, the first material layer may be formed of a spin on hard mask (SOH) film or a carbon spin on hard mask (C-SOH) film. Since some of the first material film is used as a substantial etching mask, the first material film is formed to have a thickness sufficient to be used as an etching mask.

상기 제1 물질막 상에 제2 물질막을 형성한다. 상기 제2 물질막은 실리콘 산 질화물(SiOxNy) 또는 실리콘 질화물(SiNx)을 증착시켜 형성할 수 있다. 상기 제2 물질막은 식각 마스크로 사용되지 않고 식각 대상막을 식각하기 이전에 모두 제거된다. 그러므로, 상기 제2 물질막은 상기 제1 물질막에 비해 얇은 두께로 형성한다. A second material film is formed on the first material film. The second material layer may be formed by depositing silicon oxynitride (SiOxNy) or silicon nitride (SiNx). The second material layer is not used as an etching mask and is removed before the etching target layer is etched. Therefore, the second material film is formed to be thinner than the first material film.

상기 희생막을 사진 식각 공정을 통해 패터닝함으로써, 희생 패턴 구조물(104)을 형성한다. 후속 공정들을 통해, 하나의 희생 패턴 구조물(104) 양 측벽으로 2개의 패턴들이 형성된다. 그러므로, 상기 희생 패턴 구조물(104)은 형성하고자 하는 패턴 구조물의 패턴 개수의 1/2만큼 형성한다. The sacrificial layer is patterned through a photolithography process to form the sacrificial pattern structure 104. Through subsequent processes, two patterns are formed on both sidewalls of one sacrificial pattern structure 104. Therefore, the sacrificial pattern structure 104 is formed by 1/2 of the number of patterns of the pattern structure to be formed.

상기 희생 패턴 구조물(104)의 형상에 따라 이 후에 형성되는 식각 마스크의 형상이 달라지므로, 형성하고자하는 패턴 구조물의 형상에 따라 각각 다른 형상을 갖는 상기 희생 패턴 구조물(104)을 형성하여야 한다. 도시된 것과 같이, 상기 희생 패턴 구조물(104)은 제1 및 제2 물질막 패턴(105a, 105b, 105c)이 적층된 형상을 갖고, 상기 희생 패턴 구조물(104)의 선폭에 따라 상기 제2 물질막 패턴(105b, 105c)의 두께가 서로 다르다. Since the shape of the etch mask formed thereafter varies according to the shape of the sacrificial pattern structure 104, the sacrificial pattern structure 104 having a different shape should be formed according to the shape of the pattern structure to be formed. As shown, the sacrificial pattern structure 104 has a shape in which the first and second material film patterns 105a, 105b, and 105c are stacked, and the second material according to the line width of the sacrificial pattern structure 104. The film patterns 105b and 105c have different thicknesses.

구체적으로, 상기 제2 물질막 상에 제1 포토레지스트막(도시안됨)을 코팅하고 이를 노광 및 현상 공정을 통해 패터닝함으로써, 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴은 좁은 선폭을 갖는 라인 부분 및 상기 라인 부분 단부에 상대적으로 넓은 선폭을 갖는 부분을 포함하는 형상을 갖는다. Specifically, a first photoresist pattern is formed by coating a first photoresist layer (not shown) on the second material layer and patterning the photoresist layer through an exposure and development process. The first photoresist pattern has a shape including a line portion having a narrow line width and a portion having a relatively wide line width at an end portion of the line portion.

상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 물질막을 이방성 식각한다. 이후, 식각된 상기 제2 물질막을 식각 마스크로 사용하여 상기 제1 물질막을 이방성 식각함으로써, 상기 제1 물질막 패턴(105a) 및 제2 물질막 패턴(105b, 105c)이 적층된 희생 패턴 구조물(104)을 형성한다. The second material layer is anisotropically etched using the first photoresist pattern as an etching mask. Subsequently, the first material layer is anisotropically etched using the etched second material layer as an etch mask, so that the first material layer pattern 105a and the second material layer patterns 105b and 105c are stacked. 104).

그런데, 상기 이방성 식각을 수행할 때, 좁은 선폭을 갖는 부위의 제2 물질막 패턴(105b)은 3차원 효과에 의해 상대적으로 넓은 선폭을 갖는 제2 물질막 패턴(105c)보다 식각 데미지를 더 많이 받게 된다. 따라서, 상기 식각 공정을 수행하고 나면, 도 3a에 도시된 것과 같이, 상기 좁은 선폭을 갖는 라인 부분에는 상대적으로 제2 물질막 패턴(105b)이 더 얇게 남아있게 되고, 상기 넓은 선폭을 갖는 부분에는 상대적으로 제2 물질막 패턴(105c)이 더 두껍게 남아있게 된다. However, when performing the anisotropic etching, the second material film pattern 105b of the region having a narrow line width has more etching damage than the second material film pattern 105c having a relatively wide line width by the three-dimensional effect. Will receive. Therefore, after performing the etching process, as shown in FIG. 3A, the second material layer pattern 105b is relatively thinner in the line portion having the narrower line width, and in the portion having the wider line width. The second material film pattern 105c is relatively thicker.

상기 희생 패턴 구조물의 형상에 따라, 최종적으로 형성되는 패턴 구조물의 형상이 달라진다. 이하에서는, 본 실시예에 따른 희생 패턴 구조물의 형상을 설명한다. According to the shape of the sacrificial pattern structure, the shape of the finally formed pattern structure is different. Hereinafter, the shape of the sacrificial pattern structure according to the present embodiment will be described.

상기 희생 패턴 구조물(104)은 제1 방향으로 연장되고 제1 선폭(d1)을 갖는 희생 라인(104a)을 포함한다. 상기 희생 라인의 일 단부에 근접하여 상기 제1 방향과 수직하게 연결되고 상기 제1 선폭보다 넓은 선폭을 갖는 제1 희생 패드부(104b)를 포함한다. 또한, 상기 희생 라인의 일 단부와 연결되고 상기 제1 희생 패드부와 이격되면서 상기 제1 선폭보다 넓은 선폭을 갖는 제2 희생 패드부(104c)를 포함한다. The sacrificial pattern structure 104 includes a sacrificial line 104a extending in a first direction and having a first line width d1. And a first sacrificial pad portion 104b connected to one end of the sacrificial line perpendicular to the first direction and having a line width wider than the first line width. In addition, a second sacrificial pad portion 104c connected to one end of the sacrificial line and spaced apart from the first sacrificial pad portion has a line width larger than the first line width.

후속 공정에서, 상기 희생 라인(104a)의 양 측벽에는 2개의 라인 형상의 식각 마스크들이 형성된다. 또한, 상기 희생 라인(104a)은 최종적으로 제거됨으로써 상기 라인 형상의 식각 마스크들을 서로 이격시킨다. 상기 식각 마스크들 사이의 이격 거리를 감소시키기 위하여, 상기 희생 라인(104a)은 사진 공정의 한계 선폭만큼 좁은 선폭을 가질 수 있다. 예를 들면, 상기 희생 라인(104a)은 약 40㎚ 내지 약 60㎚ 정도의 선폭을 가질 수 있다. In a subsequent process, two line etch masks are formed on both sidewalls of the sacrificial line 104a. In addition, the sacrificial line 104a is finally removed to separate the line-shaped etching masks from each other. In order to reduce the separation distance between the etching masks, the sacrificial line 104a may have a line width that is as narrow as the limit line width of the photolithography process. For example, the sacrificial line 104a may have a line width of about 40 nm to about 60 nm.

후속 공정에서, 상기 제1 희생 패드부(104b)는 1개의 라인 형상의 식각 마스크 패턴과 연결되는 패드 형상의 식각 마스크 패턴으로 형성된다. 또한, 상기 제2 희생 패드부(104c)는 나머지 1개의 라인 형상의 식각 마스크 패턴과 연결되는 패드 형상의 식각 마스크 패턴으로 형성된다.In a subsequent process, the first sacrificial pad portion 104b is formed of a pad-shaped etch mask pattern connected to one line-shaped etch mask pattern. In addition, the second sacrificial pad part 104c may be formed as a pad-type etch mask pattern connected to the remaining one line-type etch mask pattern.

도 3c에 도시된 것과 같이, 상기 제1 희생 패드부(104b)는 상기 희생 라인(104a)의 단부로부터 수직하게 연결되는 제1 예비 연장부(A)와 상기 제1 예비 연장부(A)와 연결되며 실질적으로 패드가 형성되는 부위인 제1 예비 패드부(B)를 포함한다. 상기 제2 희생 패드부(104c)는 상기 희생 라인(104a)과 동일한 방향으로 상기 희생 라인(104a)의 단부와 연결되는 제2 예비 연장부(A')와 상기 제2 예비 연장부와 실질적으로 패드가 형성되는 부위인 제2 예비 패드부(B')를 포함한다. 상기 제1 및 제2 예비 패드부들(B, B')은 형성하고자 하는 패드 크기와 유사한 크기로 형성되어야 한다. 또한, 상기 제1 및 제2 예비 연장부들(A, A') 중 적어도 하나는 상기 제1 방향과 수직하게 또는 상기 제1 방향과 일정 각도를 가지면서 꺾어진 형상을 갖는다. As shown in FIG. 3C, the first sacrificial pad portion 104b may include a first preliminary extension portion A and a first preliminary extension portion A which are vertically connected from an end of the sacrificial line 104a. It includes a first preliminary pad portion (B) that is connected and substantially the site where the pad is formed. The second sacrificial pad portion 104c is substantially the same as the second preliminary extension A 'and the second preliminary extension which are connected to the end of the sacrificial line 104a in the same direction as the sacrificial line 104a. And a second preliminary pad portion B 'which is a portion where the pad is formed. The first and second preliminary pad portions B and B 'should be formed in a size similar to the pad size to be formed. In addition, at least one of the first and second preliminary extensions A and A ′ has a shape that is bent while being perpendicular to the first direction or having a predetermined angle with the first direction.

한편, 상기 희생 패턴 구조물(104)의 희생 라인(104a)에서 상기 희생 패드부들(104b, 104c)의 반대편 단부들은 상기 제1 방향과 수직한 방향으로 꺾어진 형상 을 갖는다. 이와는 다른 예로, 도시하지는 않았지만, 상기 희생 라인(104a)의 단부는 상기 제1 방향과 일정 각을 갖도록 꺾어진 형상을 가질 수도 있다. Meanwhile, opposite ends of the sacrificial pad parts 104b and 104c in the sacrificial line 104a of the sacrificial pattern structure 104 have a shape bent in a direction perpendicular to the first direction. As another example, although not shown, an end portion of the sacrificial line 104a may be bent to have a predetermined angle with the first direction.

상기 희생 패턴 구조물(104)에서 상기 꺾어진 부위의 선폭(A)은 후속 공정에서 상기 희생 라인(104a)의 양 측벽에 형성되는 2개의 식각 마스크들이 서로 이격되는 거리가 된다. 상기 2개의 식각 마스크들의 단부가 서로 브릿지되지 않으면서 충분하게 이격되는 것이 바람직하다. 그러므로, 상기 희생 라인(104a)에서 상기 꺾어진 부위(A)의 선폭은 상기 제1 선폭(d1)보다 넓은 것이 바람직하다. The line width A of the bent portion of the sacrificial pattern structure 104 is a distance at which two etching masks formed on both sidewalls of the sacrificial line 104a are spaced apart from each other in a subsequent process. Preferably, the ends of the two etch masks are sufficiently spaced apart without being bridged from each other. Therefore, it is preferable that the line width of the bent portion A in the sacrificial line 104a is wider than the first line width d1.

도 4a 및 도 4b를 참조하면, 상기 희생 패턴 구조물(104)의 표면 및 식각 대상막(102)의 상부면을 따라 스페이서 형성막(108)을 형성한다. 상기 스페이서 형성막(108)은 실리콘 산화물을 증착시켜 형성할 수 있다. 상기 스페이서 형성막(108)이 증착되는 두께는 이 후의 식각 마스크의 선폭과 동일하다. 그러므로, 상기 스페이서 형성막(108)은 형성하고자 하는 식각 마스크의 선폭과 동일한 두께로 형성한다. 상기 스페이서 형성막(108)은 사진 공정에 의해 형성할 수 있는 한계 선폭보다 더 작은 두께를 가질 수 있다. 4A and 4B, a spacer forming layer 108 is formed along the surface of the sacrificial pattern structure 104 and the upper surface of the etch target layer 102. The spacer forming layer 108 may be formed by depositing silicon oxide. The thickness of the spacer forming layer 108 is deposited is the same as the line width of the subsequent etching mask. Therefore, the spacer forming layer 108 is formed to have the same thickness as the line width of the etching mask to be formed. The spacer forming film 108 may have a thickness smaller than a limit line width that may be formed by a photolithography process.

도 5a 및 도 5b를 참조하면, 상기 스페이서 형성막(108)을 덮도록 제2 포토레지스트막을 코팅한다. 다음에, 사진 공정을 수행하여 제2 포토레지스트 패턴(110)을 형성한다. 설명한 것과 같이, 본 실시예에서는 사진 공정을 총 2회 수행하며, 후속 공정들을 수행할 때에는 사진 공정이 수행되지 않는다.5A and 5B, a second photoresist film is coated to cover the spacer forming film 108. Next, a second photoresist pattern 110 is formed by performing a photo process. As described above, in this embodiment, the photographic process is performed a total of two times, and when the subsequent processes are performed, the photographic process is not performed.

상기 제2 포토레지스트 패턴(110)은 상기 제1 및 제2 희생 패드부(104b, 104c) 사이에 위치하는 부위를 선택적으로 노출시키는 제1 개구부(112)를 포함한 다. 구체적으로, 상기 제1 및 제2 희생 패드부(104b, 104c) 사이에서 상기 제1 방향과 수직한 방향으로 꺾어진 부위가 노출되어야 한다. 상기 제2 포토레지스트 패턴(110)의 제1 개구부(112)를 통해 상기 희생 패턴 구조물(104) 및 스페이서 형성막(108)의 일부분이 노출된다. The second photoresist pattern 110 includes a first opening 112 for selectively exposing a portion located between the first and second sacrificial pad portions 104b and 104c. Specifically, a portion bent in a direction perpendicular to the first direction should be exposed between the first and second sacrificial pad portions 104b and 104c. A portion of the sacrificial pattern structure 104 and the spacer formation layer 108 is exposed through the first opening 112 of the second photoresist pattern 110.

상기 제2 포토레지스트 패턴(110)의 제1 개구부(112) 측벽으로부터 상기 희생 패턴 구조물(104)의 희생 라인(104a) 단부까지의 거리(d2)가 적어도 약 30㎚ 내지 약 100㎚ 정도가 되도록 하는 것이 바람직하다. 상기 제1 개구부(112) 측벽이 상기 희생 패턴 구조물(104)의 외측벽과 지나치게 가까워지면 미스 얼라인에 의하여 불량이 발생될 수 있으며, 상기 제1 개구부(112) 측벽이 상기 희생 패턴 구조물(104)의 외측벽과 지나치게 멀어지면 완성되는 미세 패턴들이 서로 브릿지되어 쇼트 불량이 발생될 수 있다. The distance d2 from the sidewall of the first opening 112 of the second photoresist pattern 110 to the end of the sacrificial line 104a of the sacrificial pattern structure 104 may be at least about 30 nm to about 100 nm. It is desirable to. When the sidewall of the first opening 112 is too close to the outer wall of the sacrificial pattern structure 104, a defect may occur due to misalignment, and the sidewall of the first opening 112 may be the sacrificial pattern structure 104. Too far from the outer wall of the finished fine patterns may be bridged with each other may cause a short failure.

또한, 상기 제2 포토레지스트 패턴(110)은 상기 제1 및 제2 희생 패드부(104b, 104c) 반대편의 희생 라인(104a) 단부 외벽에 위치하는 스페이서 형성막(108)을 노출시킨다. In addition, the second photoresist pattern 110 exposes the spacer formation layer 108 positioned on the outer wall of the end of the sacrificial line 104a opposite to the first and second sacrificial pad portions 104b and 104c.

도 6a 및 도 6b를 참조하면, 상기 제2 포토레지스트 패턴(110)을 식각 마스크로 사용하여 노출되어 있는 상기 스페이서 형성막(108) 및 희생 패턴 구조물(104)을 식각한다. 6A and 6B, the spacer forming layer 108 and the sacrificial pattern structure 104 which are exposed using the second photoresist pattern 110 as an etching mask are etched.

상기 식각 공정을 수행하면, 상기 제1 및 제2 희생 패드부(104b, 104c) 반대편의 희생 라인(104a) 단부에 위치하는 스페이서 형성막(108)이 식각되어 상기 스페이서 형성막(108)의 일 단부가 2개로 분리된다. When the etching process is performed, a spacer forming layer 108 positioned at an end of the sacrificial line 104a opposite to the first and second sacrificial pad portions 104b and 104c is etched to form a portion of the spacer forming layer 108. The end is separated into two.

또한, 상기 식각 공정을 수행하면, 상기 희생 패턴 구조물(104)에서 상기 제1 및 제2 희생 패드부(104b, 104c) 사이에 제2 개구부(114)가 형성된다. 이 때, 상기 제2 개구부(114)의 측벽에는 상기 희생 패턴 구조물(104)의 측벽이 노출된다. 반면에, 상기 제2 개구부(114) 측벽 부위 및 상기 희생 라인(104a) 단부 이외에는 상기 희생 패턴 구조물(104)이 상기 스페이서 형성막(108)에 의해 모두 덮여있기 때문에 상기 희생 패턴 구조물(104)이 외부에 노출되지 않는다. In addition, when the etching process is performed, a second opening 114 is formed between the first and second sacrificial pad portions 104b and 104c in the sacrificial pattern structure 104. At this time, the sidewall of the sacrificial pattern structure 104 is exposed on the sidewall of the second opening 114. On the other hand, the sacrificial pattern structure 104 is completely covered by the spacer forming layer 108 except for the sidewall portion of the second opening 114 and the end portion of the sacrificial line 104a. It is not exposed to the outside.

도 7a 및 도 7b를 참조하면, 상기 제2 포토레지스트 패턴(110)을 제거한다. 예를 들면, 상기 제2 포토레지스트 패턴(110)은 애싱 및/또는 스트립 공정을 통해 제거할 수 있다. 7A and 7B, the second photoresist pattern 110 is removed. For example, the second photoresist pattern 110 may be removed through an ashing and / or strip process.

상기 제2 포토레지스트 패턴(110)을 제거하는 공정에서, 상기 제2 개구부(114) 측벽 및 희생 라인(104a) 단부에서 노출되는 상기 희생 패턴 구조물(104)의 제1 물질막 패턴(105a)이 함께 제거된다. 상기 제1 물질막 패턴(105a)은 상기 제2 포토레지스트 패턴(110)과 식각 특성이 유사한 유기 폴리머 물질로 이루어지며, 상기 제2 포토레지스트 패턴(110)이 등방성으로 제거되므로, 상기 제2 포토레지스트 패턴(110)이 제거되면서 상기 제1 물질막 패턴(105a)의 일부도 함께 제거되는 것이다. 따라서, 상기 제2 포토레지스트 패턴(110) 및 제1 물질막 패턴(105a)이 제거되면서 상기 제2 개구부(114)의 하부 측방으로 홈(130)이 생성되고, 이로 인해 상기 제2 개구부(114)의 하부의 폭이 상부 폭에 비해 더 커지게 된다. 반면에, 상기 제2 포토레지스트 패턴(110)을 제거하는 공정에서 상기 제2 물질막 패턴(105b, 105c)은 제거되지 않는다. In the process of removing the second photoresist pattern 110, the first material layer pattern 105a of the sacrificial pattern structure 104 exposed at the sidewalls of the second opening 114 and the end of the sacrificial line 104a is formed. Removed together. The first material layer pattern 105a may be formed of an organic polymer material having similar etching characteristics to the second photoresist pattern 110, and the second photoresist pattern 110 may be isotropically removed. As the resist pattern 110 is removed, a part of the first material film pattern 105a is also removed. Accordingly, as the second photoresist pattern 110 and the first material layer pattern 105a are removed, a groove 130 is formed on the lower side of the second opening 114, thereby causing the second opening 114 to be formed. The width of the lower part of) becomes larger than the upper width. On the other hand, in the process of removing the second photoresist pattern 110, the second material layer patterns 105b and 105c are not removed.

상기 제2 포토레지스트 패턴(110)을 제거하는 공정에서, 상기 제1 및 제2 희생 패드부(104b, 104c)의 하부가 서로 분리되도록 하여야 한다. 그러므로, 상기 제1 및 제2 희생 패드부(104b, 104c) 사이에 형성되어 있는 제1 물질막 패턴(105a)을 제거하여 상기 제2 개구부(114) 하부 측벽에 상기 희생 라인(104a) 양 측에 배치된 스페이서 형성막(108)이 각각 노출되도록 하여야 한다. 상기 제거 공정에서, 제1 및 제2 희생 패드부(104b, 104c)의 각 예비 연장부(A, A')의 하부가 제거되며, 실질적으로 패드가 형성되는 부위인 각각의 예비 패드부(B, B')는 제거되지 않도록 한다. In the process of removing the second photoresist pattern 110, the lower portions of the first and second sacrificial pad portions 104b and 104c should be separated from each other. Therefore, by removing the first material layer pattern 105a formed between the first and second sacrificial pad portions 104b and 104c, both sides of the sacrificial line 104a are formed on the lower sidewall of the second opening 114. The spacer forming films 108 disposed on the substrates must be exposed. In the removal process, the lower portions of the respective preliminary extension portions A and A 'of the first and second sacrificial pad portions 104b and 104c are removed, and each of the preliminary pad portions B is a portion where the pads are formed. , B ') is not to be removed.

한편, 상기 제2 포토레지스트 패턴(110)을 제거하는 공정에서, 상기 제2 물질막 패턴(105c)은 제거되지 않기 때문에, 상기 제1 및 제2 희생 패드부(104b, 104c) 상부는 서로 분리되지 않고 연결된 형상을 갖게 된다. In the process of removing the second photoresist pattern 110, since the second material layer pattern 105c is not removed, upper portions of the first and second sacrificial pad portions 104b and 104c are separated from each other. It will have a connected shape.

도 8a 및 도 8b를 참조하면, 상기 스페이서 형성막(108)을 이방성으로 식각함으로써, 상기 희생 패턴 구조물(104)의 양 측벽에 각각 제1 및 제2 스페이서(108a, 108b)를 형성한다. 8A and 8B, the spacer forming layer 108 is anisotropically etched to form first and second spacers 108a and 108b on both sidewalls of the sacrificial pattern structure 104, respectively.

도시된 것과 같이, 상기 제2 개구부(114) 부위에는 상기 스페이서 형성막(108)이 이미 제거되었기 때문에 제1 및 제2 스페이서(108a, 108b)가 구비되지 않는다. 따라서, 하나의 희생 패턴 구조물(104)의 측벽에는 양쪽 단부가 각각 분리되어 있는 2개의 스페이서(108a, 108b)들이 서로 나란하게 형성된다. 또한, 분리된 하나의 스페이서(108a)는 상기 제1 희생 패드부(104b)의 측벽 부위를 감싸고, 분리된 나머지 스페이서(108b)는 상기 제2 희생 패드부(104c)의 측벽 부위를 감싸는 형 상을 갖는다. As shown, the first and second spacers 108a and 108b are not provided in the second opening 114 because the spacer forming layer 108 is already removed. Accordingly, two spacers 108a and 108b having both ends separated from each other are formed on the sidewall of one sacrificial pattern structure 104 in parallel with each other. In addition, the separated spacer 108a surrounds the sidewall portion of the first sacrificial pad portion 104b, and the remaining spacer 108b surrounds the sidewall portion of the second sacrificial pad portion 104c. Has

도 9a 및 도 9b를 참조하면, 상기 제1 및 제2 희생 패드부(104b, 104c)에 포함되어 있는 제2 물질막 패턴(105d)이 남아있도록 하면서, 상기 제1 선폭을 갖는 희생 라인(104a)에 포함되어 있는 상기 제2 물질막 패턴(105b)을 제거한다. 상기에서 설명한 것과 같이, 상기 제1 선폭을 갖는 희생 라인(104a)에는 상대적으로 얇은 두께의 제2 물질막 패턴(105b)이 포함되어 있고, 상기 제1 및 제2 희생 패드부(104b, 104c)에는 상대적으로 두꺼운 두께의 제2 물질막 패턴(105d)이 포함되어 있다. 그러므로, 별도의 식각 마스크를 형성하지 않은 상태에서 식각 시간을 조절하여 상기 제2 물질막 패턴(105d, 105d)을 식각하면, 상기 희생 라인(104a)에 포함되어 있는 제2 물질막 패턴(105b)은 모두 제거되고, 나머지 희생 패드부(104b, 104c)에 포함되어 있는 제2 물질막 패턴(105d)은 남아있게 할 수 있다. 9A and 9B, the sacrificial line 104a having the first line width while leaving the second material film pattern 105d included in the first and second sacrificial pad portions 104b and 104c remains. ), The second material layer pattern 105b included in FIG. As described above, the second material layer pattern 105b having a relatively thin thickness is included in the sacrificial line 104a having the first line width, and the first and second sacrificial pad portions 104b and 104c are formed. Contains a second material layer pattern 105d having a relatively thick thickness. Therefore, when the second material layer patterns 105d and 105d are etched by adjusting the etching time without forming an additional etching mask, the second material layer pattern 105b included in the sacrificial line 104a is etched. Are all removed, and the second material film pattern 105d included in the remaining sacrificial pad portions 104b and 104c may remain.

도 10a 및 도 10b를 참조하면, 노출되어 있는 상기 제1 물질막 패턴(105a)을 제거한다. 상기 제2 물질막 패턴(105d)이 남아있는 부위에는 상기 제1 물질막 패턴(105c)이 노출되어 있지 않으므로, 상기 제1 물질막 패턴(105c)이 제거되지 않고 남아있게 된다. 상기 제1 물질막 패턴(105a)을 제거하는 공정은 이방성 식각 공정을 통해 수행될 수 있다. 10A and 10B, the exposed first material layer pattern 105a is removed. Since the first material layer pattern 105c is not exposed at a portion where the second material layer pattern 105d remains, the first material layer pattern 105c is not removed. The process of removing the first material layer pattern 105a may be performed through an anisotropic etching process.

구체적으로, 상기 제1 선폭을 갖는 희생 라인(104a) 사이에 위치하는 제1 물질막 패턴(105a)이 제거되면서 제1 및 제2 스페이서(108a, 108b) 사이에 갭이 생성된다. 반면에, 상기 제1 및 제2 희생 패드부(104b, 104c)에 포함되어 있는 제1 물질막 패턴(105c)은 그대로 남아있다. In detail, a gap is formed between the first and second spacers 108a and 108b while the first material layer pattern 105a positioned between the sacrificial lines 104a having the first line width is removed. On the other hand, the first material film pattern 105c included in the first and second sacrificial pad portions 104b and 104c remains.

구체적으로, 도시된 것과 같이, 상기 제1 및 제2 희생 패드부(104b, 104c)에서 예비 연장부(A, A')에 해당하는 부위는 제2 물질막 패턴(105d)만이 남아 있어서 상기 제1 및 제2 희생 패드부(104b, 104c) 사이의 하부는 실질적으로 분리되어 있다. 또한, 상기 제1 및 제2 희생 패드부(104b, 104c)에서 예비 패드부(B, B')에 해당하는 부위는 제1 및 제2 물질막 패턴(105c, 105d)이 적층되어 있으며, 상기 예비 패드부(B. B') 측벽을 둘러싸는 제1 및 제2 스페이서(108a, 108b)도 남아있게 된다. Specifically, as shown in the drawing, only portions of the first and second sacrificial pad portions 104b and 104c corresponding to the preliminary extension portions A and A 'remain with the second material film pattern 105d. The lower portion between the first and second sacrificial pad portions 104b and 104c is substantially separated. In addition, first and second material layer patterns 105c and 105d are stacked on the portions corresponding to the preliminary pad portions B and B 'in the first and second sacrificial pad portions 104b and 104c. The first and second spacers 108a and 108b surrounding the sidewalls of the preliminary pad portion B. B 'also remain.

도 11a 및 도 11b를 참조하면, 남아있는 상기 제2 물질막 패턴(105d)을 모두 제거한다. 상기 제2 물질막 패턴(105d)을 모두 제거하면, 기판(100) 상의 식각 대상막(102)을 식각하기 위한 식각 마스크 구조(120)가 완성된다. 11A and 11B, all remaining second material film patterns 105d are removed. When the second material layer pattern 105d is removed, the etching mask structure 120 for etching the etching target layer 102 on the substrate 100 is completed.

상기 식각 마스크 패턴(120)은 제1 및 제2 스페이서(108a, 108b)와 상기 제1 및 제2 스페이서(108a, 108b)의 일 단부와 각각 접하는 제1 및 제2 패드 마스크 패턴(118a, 118b)을 포함한다. The etch mask pattern 120 may include first and second pad mask patterns 118a and 118b which may contact first ends of the first and second spacers 108a and 108b and one ends of the first and second spacers 108a and 108b, respectively. ).

본 실시예의 상기 식각 마스크 패턴은 다음과 같은 형상을 갖는다. The etching mask pattern of this embodiment has a shape as follows.

미세한 선폭을 갖는 제1 및 제2 스페이서(108a, 108b)가 라인 형상을 가지면서 서로 평행하게 배치된다. 상기 제1 및 제2 스페이서(108a, 108b)가 서로 이격되는 거리도 매우 좁다. 또한, 남아있는 제1 물질막 패턴(105c)으로 이루어지고, 패드를 형성하기 위한 부위로 제공되는 제1 및 제2 패드 마스크 패턴(118a, 118b)이 구비된다. 도시된 것과 같이, 상기 제1 스페이서(108a)는 상기 제1 패드 마스크 패턴(118a)의 측벽을 둘러싸면서, 상기 제1 패드 마스크 패턴(118a)의 일 측방으로부 터 돌출되는 형상을 갖는다. 또한, 상기 제2 스페이서(108b)는 상기 제2 패드 마스크 패턴(118b)의 측벽을 둘러싸면서, 상기 제2 패드 마스크 패턴(118b)의 일 측방으로부터 돌출되는 형상을 갖는다.The first and second spacers 108a and 108b having fine line widths are arranged in parallel with each other while having a line shape. The distance from which the first and second spacers 108a and 108b are spaced apart from each other is also very small. In addition, the first and second pad mask patterns 118a and 118b, which are formed of the remaining first material film pattern 105c and serve as a portion for forming the pad, are provided. As shown, the first spacer 108a has a shape that protrudes from one side of the first pad mask pattern 118a while surrounding the sidewall of the first pad mask pattern 118a. In addition, the second spacer 108b has a shape that protrudes from one side of the second pad mask pattern 118b while surrounding the sidewall of the second pad mask pattern 118b.

상기 스페이서(108a, 108b)의 돌출부(P)는, 상기 제2 포토레지스트 패턴(110)을 제거하는 공정에서 상기 제2 개구부 측벽(114)에 노출되어 있는 제1 및 제2 스페이서(108a, 108b)는 제거되지 않고 이웃하는 제1 물질막 패턴(105a)들이 일부 제거되면서 생성된 것이다. 즉, 상기 제1 물질막 패턴(105a)이 제거된 깊이만큼 상기 제1 및 제2 스페이서들(108a, 108b)이 측방으로 돌출된다. The protrusions P of the spacers 108a and 108b may be exposed to the second sidewall 114 of the first and second spacers 108a and 108b in the process of removing the second photoresist pattern 110. ) Is not removed, and the neighboring first material layer patterns 105a are partially removed. That is, the first and second spacers 108a and 108b protrude laterally by the depth from which the first material film pattern 105a is removed.

본 실시예에서, 상기 제2 포토레지스트 패턴(110)을 제거할 때, 상기 제1 및 제2 희생 패드부(104b, 104c)의 예비 연장부들(A, A')에 해당하는 상기 제1 물질막 패턴(105a)이 제거된다. 그러므로, 상기 돌출부(P)는 각 예비 연장부(A, A')와 평행하게 형성된다. 또한, 상기 예비 연장부들(A, A')의 길이는 상기 제2 포토레지스트 패턴9110)을 제거할 때, 상기 희생 라인(104a)의 제1 물질막 패턴(105a)이 제거되는 너비와 동일하거나 상기 너비보다 더 길게 형성할 수 있다. In the present embodiment, when the second photoresist pattern 110 is removed, the first material corresponding to the preliminary extensions A and A ′ of the first and second sacrificial pad portions 104b and 104c. The film pattern 105a is removed. Therefore, the protrusion P is formed in parallel with each preliminary extension A, A '. In addition, the lengths of the preliminary extensions A and A 'may be the same as the width at which the first material layer pattern 105a of the sacrificial line 104a is removed when the second photoresist pattern 9110 is removed. It may be formed longer than the width.

한편, 상기 제1 및 제2 스페이서(108a, 108b)에서 상기 패드 마스크 패턴(118a, 118b) 반대편의 다른 한쪽 가장 자리 부위는 제1 방향과 수직하게 또는 일정 각도를 가지면서 꺾어진 형상을 갖게 된다. 상기 제1 및 제2 스페이서(108a, 108b)의 가장자리 부위는 주변에 패턴이 없기 때문에, 주변 패턴에 의한 식각 로딩이 거의 없다. 따라서, 후속의 식각 공정 시에 로딩 효과에 의해 패턴의 선폭이 주변에 비해 더 커지게 된다. 상기와 같이 패턴의 선폭이 증가되면서, 상기 패턴의 단부에서는 브릿지 불량이 빈번하게 발생된다. Meanwhile, the other edge portion of the first and second spacers 108a and 108b opposite to the pad mask patterns 118a and 118b may be bent while having a predetermined angle or perpendicular to the first direction. Since edge portions of the first and second spacers 108a and 108b have no pattern around them, there is little etch loading by the peripheral pattern. Therefore, in the subsequent etching process, the line width of the pattern becomes larger than the surroundings due to the loading effect. As the line width of the pattern is increased as described above, bridge failure is frequently generated at the end of the pattern.

그런데, 상기에서 설명한 것과 같이, 상기 패드 마스크 패턴(118a, 118b)의 반대편에 위치하는 제1 및 제2 스페이서(108a, 108b)의 단부는 상기 제1 방향으로부터 꺾어진 형상을 갖기 때문에, 완성된 미세 패턴에서 브릿지 불량이 발생되는 것을 감소시킬 수 있다. However, as described above, since the end portions of the first and second spacers 108a and 108b positioned opposite to the pad mask patterns 118a and 118b have a shape bent from the first direction, the completed fine It is possible to reduce the occurrence of bridge failure in the pattern.

도 12a 및 도 12b를 참조하면, 상기 식각 마스크 구조(120)를 이용하여 식각 대상막(102)을 식각함으로써 원하는 패턴 구조물을 형성한다. 상기 패턴 구조물은 서로 평행하게 배치되는 제1 및 제2 패턴(122a, 122b)을 포함한다.12A and 12B, the etching target layer 102 is etched using the etching mask structure 120 to form a desired pattern structure. The pattern structure includes first and second patterns 122a and 122b disposed in parallel to each other.

구체적으로, 상기 제1 패턴(122a)은 제1 방향으로 연장되는 제1 라인패턴(E), 상기 제1 라인 패턴(E)의 일 단부와 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖고 일 측벽으로부터 돌출되는 돌출부를 갖는 제1 패드(G)를 포함한다. 상기 제1 패드(G) 반대편의 제1 라인 패턴(E) 가장자리는 상기 제1 방향과 수직하게 꺾여져 있는 형상을 갖는다. Specifically, the first pattern 122a may include a first line pattern E extending in a first direction, a first extension line F connected to one end of the first line pattern E, and the first pattern 122a. It includes a first pad (G) connected to one end of the extension line (F) and having a wider than the first line width and having a protrusion projecting from one side wall. An edge of the first line pattern E opposite to the first pad G may be bent perpendicularly to the first direction.

상기 제1 패드(G)에 형성되어 있는 돌출부는 상기 스페이서(108a, 108b)의 끝부분에 의해 마스킹됨으로써 형성된다. 또한, 상기 제1 연장 라인(F)도 상기 스페이서(108a, 108b)에 의해 마스킹됨으로써 형성된다. 그러므로, 상기 돌출부와 제1 연장 라인(F)은 서로 거의 동일한 선폭을 가진다. 또한, 상기 돌출부와 제1 연장 라인(F)은 로딩 효과에 의해 상기 스페이서의 폭보다는 다소 넓은 폭을 갖게 된다. Protrusions formed in the first pad G are formed by masking the ends of the spacers 108a and 108b. In addition, the first extension line F is also formed by masking the spacers 108a and 108b. Therefore, the protrusion and the first extension line F have almost the same line widths. In addition, the protrusion and the first extension line F have a width wider than that of the spacer due to the loading effect.

또한, 상기 제2 패턴(122b)은 상기 제1 선폭을 갖고 상기 제1 패턴(122a)의 제1 라인 패턴(E)과 이웃하면서 평행하게 연장되는 제2 라인 패턴(E'), 상기 제2 라인 패턴(E')의 일 단부와 연결되는 제2 연장 라인(F') 및 상기 제2 연장 라인(E')의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖고, 일 측벽으로부터 측방으로 돌출되는 돌출 부위를 갖는 제2 패드(G')를 포함한다. 상기 제2 패드(G') 반대편의 제2 라인 패턴(E') 가장자리는 상기 제1 방향과 수직하게 꺾여져 있는 형상을 갖는다.In addition, the second pattern 122b may have a first line width and may extend in parallel with and adjacent to the first line pattern E of the first pattern 122a and the second line pattern E ′. A second extension line F 'connected to one end of the line pattern E' and one end of the second extension line E 'and having a width wider than the first line width, and lateral from one side wall. It includes a second pad (G ') having a protruding portion protruding into the. An edge of the second line pattern E ′ opposite to the second pad G ′ is bent perpendicularly to the first direction.

한편, 상기 제1 연장 라인(F)과 상기 제1 라인 패턴(E)은 상기 스페이서(108a, 108b)에 의해 마스킹되어 형성되지만, 식각 로딩에 의해 서로 다른 선폭을 갖도록 형성된다. 구체적으로, 상기 식각 공정을 수행할 때, 상기 제1 라인 패턴(E)의 경우 매우 인접하여 제2 라인 패턴(E')이 형성되어 있으므로 패턴 밀도가 더 좁아서 식각 로딩 효과가 상대적으로 작고, 상기 제1 연장 라인(F)의 경우 상기 제2 연장 라인(F')과의 이격되는 거리가 더 넓어서 패턴 밀도가 더 넓기 때문에 식각 로딩 효과가 더 크게 발생된다. 이로 인해, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)보다 다소 넓은 선폭을 갖는다. 그러나, 상기 제1 연장 라인(F) 및 제1 라인 패턴(E) 간의 선폭의 차이는 식각 로딩에 의한 차이에 불과하므로, 상기 제1 연장 라인(F)은 상기 제1 패드(G)보다는 좁은 선폭을 갖는다. 이와 동일하게, 상기 식각 로딩 효과에 의해, 상기 제2 연장 라인(F')은 상기 제2 라인 패턴(E')보다 더 넓은 선폭을 갖는다. 이 후, 상기 식각 마스크 패턴(120)을 제거하여 패턴 구조물(122)을 완성한다.Meanwhile, the first extension line F and the first line pattern E are masked by the spacers 108a and 108b, but are formed to have different line widths by etching loading. In detail, when the etching process is performed, since the second line pattern E ′ is formed to be adjacent to the first line pattern E, the pattern density is narrower, so that the etching loading effect is relatively small. In the case of the first extension line F, since the distance from the second extension line F 'is wider and the pattern density is wider, the etching loading effect is greater. For this reason, the first extension line F has a line width somewhat wider than that of the first line pattern E. FIG. However, since the difference in line width between the first extension line F and the first line pattern E is only a difference due to etching loading, the first extension line F is narrower than the first pad G. It has a line width. Similarly, due to the etching loading effect, the second extension line F 'has a wider line width than the second line pattern E'. Thereafter, the etching mask pattern 120 is removed to complete the pattern structure 122.

상술한 바와 같이 도 7a 내지 도 12b를 참조로 설명한 공정들을 수행할 때, 사진 공정이 수반되지 않고 계속하여 막들의 식각만 이루어진다. 그러므로, 상기 도 7a 내지 도 12b를 참조로 설명한 공정들은 인-시튜로 진행할 수 있다.As described above, when performing the processes described with reference to FIGS. 7A to 12B, only a film is etched continuously without a photographic process. Therefore, the processes described with reference to FIGS. 7A through 12B may proceed in-situ.

이와 같이, 복잡한 사진 공정이 수반되지 않기 때문에 공정에 소요되는 비용이 감소되고, 인-시튜로 식각 공정들을 진행할 수 있으므로 공정 시간이 매우 단축되며 공정 불량이 감소된다. As such, since the complicated photographic process is not involved, the cost of the process is reduced, and the etching process can be performed in-situ, thereby greatly shortening the process time and reducing the process defect.

본 발명에 의하면, 단부에 상대적으로 넓은 폭을 갖는 패드를 포함하고 미세한 선폭을 갖는 패턴 구조물을 2회의 사진 공정만으로 형성할 수 있다. 특히, 상기 라인 패턴과 패드를 각각의 패터닝 공정을 통해 형성하는 것이 아니기 때문에, 상기 라인 패턴과 패드가 서로 미스-얼라인되는 불량이 발생되지 않는다. According to the present invention, a pattern structure including a pad having a relatively wide width at an end and having a fine line width can be formed by only two photographic processes. In particular, since the line pattern and the pad are not formed through the respective patterning process, a defect in which the line pattern and the pad are miss-aligned with each other does not occur.

이하에서는, 상기 제1 및 제2 패턴과 동일한 형상의 복수의 미세 패턴들이 배치된 패턴 구조물 어레이를 설명한다. Hereinafter, an array of pattern structures in which a plurality of fine patterns having the same shape as the first and second patterns are arranged will be described.

도 13은 도 1a 및 도 1b에 도시된 제1 및 제2 패턴과 동일한 형상을 갖는 미세 패턴들이 교호적으로 반복 배치된 미세 패턴 어레이를 나타낸다. FIG. 13 illustrates a fine pattern array in which fine patterns having the same shape as the first and second patterns illustrated in FIGS. 1A and 1B are alternately and repeatedly arranged.

도 13에 도시된 것과 같이, 도 1a 및 도 1b에 도시된 제1 및 제2 패턴(122a, 122b)과 동일한 형상을 가지면서 라인 패턴(E)의 길이가 서로 다른 복수의 제1 및 제2 패턴들(122a, 122b)이 서로 평행하게 배치된다. 즉, 최외곽 행으로부터 각각 홀수 번째 행에는 제1 패턴(122a)들이 배치되고, 짝수 번째 행에는 상기 제2 패턴(122b)들이 배치된다. As shown in FIG. 13, a plurality of first and second lines having the same shape as the first and second patterns 122a and 122b shown in FIGS. 1A and 1B and having different lengths of the line pattern E, respectively. The patterns 122a and 122b are disposed parallel to each other. That is, the first patterns 122a are arranged in odd-numbered rows and the second patterns 122b are arranged in even-numbered rows, respectively.

상기 제1 및 제2 패턴(122a, 122b) 중에서 상기 제1 방향과 수직한 방향으로 중심부에 배치되는 제1 및 제2 패턴(122a, 122b)은 상대적으로 길이가 더 길고, 상 기 제1 방향과 수직한 방향으로 가장자리로 갈수록 상기 제1 및 제2 패턴(122a, 122b)의 길이가 짧아진다. Among the first and second patterns 122a and 122b, the first and second patterns 122a and 122b disposed at the center in a direction perpendicular to the first direction have a relatively longer length, and the first direction is longer. The length of the first and second patterns 122a and 122b is shortened toward the edge in a direction perpendicular to the direction.

또한, 도시된 것과 같이, 상기 제1 방향과 수직한 방향으로 가장 중심에 배치된 패턴들(122a, 122a') 사이를 기준으로 상기 제1 및 제2 패턴들(122a, 122b)은 서로 대칭되도록 배치된다. In addition, as illustrated, the first and second patterns 122a and 122b are symmetrical with respect to each other between the patterns 122a and 122a 'disposed at the center in a direction perpendicular to the first direction. Is placed.

상기 제1 및 제2 패턴(122a, 122b)에 포함되는 각 라인 패턴(E) 및 패드(G)들이 서로 쇼트되지 않도록 배치된다. 이를 위하여, 상기 제1 방향과 수직한 방향으로 중심부에 배치되는 패턴(122a, 122a')의 라인 패턴(E) 및 패드(G)가 이웃하는 제1 및 제2 패턴(122a, 122b)의 라인 패턴(E) 및 패드(G)에 비해 더 돌출되는 형상을 갖는다. Each of the line patterns E and the pads G included in the first and second patterns 122a and 122b are disposed so as not to short. To this end, the line pattern E of the patterns 122a and 122a 'disposed at the center in a direction perpendicular to the first direction and the line of the first and second patterns 122a and 122b to which the pad G is adjacent. It has a shape that protrudes more than the pattern (E) and the pad (G).

또한, 상기 라인 패턴(E) 및 패드(G) 반대편의 상기 제1 및 제2 패턴(122a, 122b)의 가장자리도 서로 쇼트되지 않게 배치된다. 이를 위하여, 상기 제1 방향과 수직한 방향으로 중심부에 배치되는 제1 및 제2 패턴(122a, 122b)의 일 단부가 이웃하는 제1 및 제2 패턴(122a, 122b)에 비해 더 돌출되는 형상을 갖는다.In addition, the edges of the first and second patterns 122a and 122b opposite to the line pattern E and the pad G may also be disposed so as not to short each other. To this end, one end of the first and second patterns 122a and 122b disposed at the center in a direction perpendicular to the first direction protrudes more than the neighboring first and second patterns 122a and 122b. Has

도 13에 도시된 패턴 구조물 어레이는 도 4a 내지 도 12b를 참조로 설명한 것과 동일한 공정들을 수행함으로써 형성할 수 있다. 즉, 서로 다른 길이를 갖는 희생 패턴 구조물을 평행하게 복수 개를 배치함으로써, 상기 패턴 구조물 어레이를 형성할 수 있다. 이하에서, 도 13에 도시된 패턴 구조물 어레이의 형성 방법을 간단히 설명한다. The pattern structure array shown in FIG. 13 may be formed by performing the same processes as described with reference to FIGS. 4A through 12B. That is, by arranging a plurality of sacrificial pattern structures having different lengths in parallel, the pattern structure array may be formed. Hereinafter, a method of forming the pattern structure array shown in FIG. 13 will be briefly described.

도 14 및 도 15는 도 13에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 14 and 15 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 13.

먼저, 도 14를 참조하면, 기판 상에 서로 평행하고 길이가 서로 다른 희생 패턴 구조물(154)들을 형성한다. 상기 희생 패턴 구조물(154)은 희생 라인(154a), 제1 희생 패드부(154b) 및 제2 희생 패드부(154c)를 포함한다. First, referring to FIG. 14, sacrificial pattern structures 154 that are parallel to each other and have different lengths are formed on a substrate. The sacrificial pattern structure 154 includes a sacrificial line 154a, a first sacrificial pad portion 154b, and a second sacrificial pad portion 154c.

상기 희생 패턴 구조물(154)들 중에서 상기 희생 패턴 구조물(154)의 연장 방향과 수직한 방향으로 중심부에 배치되는 희생 패턴 구조물(154)이 가장 길이가 길게 되도록 형성한다. 또한, 상기 희생 패턴 구조물(154)들은 희생 패턴 구조물(154)의 연장 방향과 수직한 방향의 중심부를 기준으로 대칭되게 배치된다. Among the sacrificial pattern structures 154, the sacrificial pattern structures 154 disposed in the center of the sacrificial pattern structures 154 in a direction perpendicular to the extending direction of the sacrificial pattern structures 154 are formed to have the longest length. In addition, the sacrificial pattern structures 154 are disposed symmetrically with respect to the center of the direction perpendicular to the extending direction of the sacrificial pattern structure 154.

도 15를 참조하면, 도 4a 내지 도 11b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 구조(180)를 형성한다. Referring to FIG. 15, the etching mask structure 180 is formed by performing the same process as the process described with reference to FIGS. 4A through 11B.

도면부호 160은 도 5a 및 도 5b를 참조로 하는 공정을 수행할 때 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기와 같이 제2 포토레지스트 패턴을 형성한 다음 상기 노출 부위(160) 아래의 희생 패턴 구조물을 식각함으로써, 상기 패드들 반대편의 라인 패턴이 서로 분리되고, 하나의 희생 패턴 구조물에서 2개의 각 패드 마스크 패턴(148a, 148b)이 정의된다. 상기 식각 마스크 구조(180)를 이루는 스페이서(158a, 158b)는 라인 패턴 및 돌출부(P)를 형성시키는 마스크로 제공된다. Reference numeral 160 denotes a portion exposed through the second photoresist pattern when performing the process described with reference to FIGS. 5A and 5B. By forming the second photoresist pattern as described above and then etching the sacrificial pattern structure under the exposed portion 160, line patterns opposite the pads are separated from each other, and two pad masks in one sacrificial pattern structure are separated from each other. Patterns 148a and 148b are defined. The spacers 158a and 158b constituting the etch mask structure 180 are provided as masks for forming a line pattern and a protrusion P.

다음에, 상기 식각 마스크 패턴(180)을 이용하여 하부의 식각 대상막을 식각함으로써, 도 13에 도시된 패턴 구조물 어레이를 형성할 수 있다. Next, by etching the lower etching target layer using the etching mask pattern 180, the pattern structure array illustrated in FIG. 13 may be formed.

상기 설명한 실시예 1에 따른 패턴 구조물 어레이는 반도체 메모리 소자의 게이트 전극 및/또는 워드 라인으로 제공될 수 있다. 이하에서는, 상기 패턴 구조물 어레이가 워드 라인으로 제공되는 NAND 플래시 메모리 소자를 설명한다. The pattern structure array according to Embodiment 1 described above may be provided as a gate electrode and / or a word line of a semiconductor memory device. Hereinafter, a NAND flash memory device in which the pattern structure array is provided as a word line will be described.

도 16은 NAND 플래시 메모리 소자의 셀의 회로도이다. 17a는 도 1a 및 도 1b에 도시된 패턴 구조물을 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. 도 17b는 도 1a 및 도 1b에 도시된 패턴 구조물을 포함하는 NAND 플래시 메모리 소자의 셀의 단면도이다. 16 is a circuit diagram of a cell of a NAND flash memory device. 17A is a plan view of a cell of a NAND flash memory device including the pattern structure shown in FIGS. 1A and 1B. FIG. 17B is a cross-sectional view of a cell of a NAND flash memory device including the pattern structure shown in FIGS. 1A and 1B.

도 16을 참조하면, 기판의 셀 영역에는 NAND 플래시 메모리 소자의 셀들이 구비된다. Referring to FIG. 16, cells of a NAND flash memory device are provided in a cell region of a substrate.

도시된 것과 같이, NAND 플래시 메모리 소자에서 상기 셀 영역에 형성되는 각각의 셀 스트링은 복수의 워드 라인들(WL1, WL2, WL3,..., WLm)을 포함한다. 일반적으로 하나의 스트링에는 32개의 워드 라인이 배치된다. 상기 워드 라인들(WL1, WL2, WL3,..., WLm)과 연결되어 단위 셀 트랜지스터들이 구비된다. 또한, 상기 복수의 워드 라인들(WL1, WL2, WL3,..., WLm)의 최외곽에는 각각 셀 선택 라인(SSL) 및 그라운드 선택 라인(GSL)이 배치된다. 상기 셀 선택 라인(SSL) 및 그라운드 선택 라인(GSL)과 연결되어 각각 셀 선택 트랜지스터 및 그라운드 선택 트랜지스터가 구비된다. As shown, each cell string formed in the cell region in a NAND flash memory device includes a plurality of word lines WL1, WL2, WL3,..., WLm. In general, 32 word lines are arranged in one string. Unit cell transistors are connected to the word lines WL1, WL2, WL3,..., And WLm. In addition, a cell select line SSL and a ground select line GSL are disposed at the outermost sides of the plurality of word lines WL1, WL2, WL3,..., And WLm, respectively. A cell select transistor and a ground select transistor are connected to the cell select line SSL and the ground select line GSL, respectively.

상기 셀 선택 트랜지스터의 불순물 영역은 비트 라인(bit line)과 연결되고, 상기 그라운드 선택 트랜지스터의 불순물 영역은 공통 소오스 라인(GSL)과 연결된다. 상기 공통 소오스 라인(CSL)은 워드 라인들(WL1, WL2, WL3,..., WLm)의 방향으로 배치되어 있는 다른 스트링들을 서로 연결시키면서 연장된다. 또한, 도시된 것 과 같이, 하나의 공통 소오스 라인(CSL)을 기준으로 셀 스트링들이 대칭적으로 배치되어 있다. An impurity region of the cell select transistor is connected to a bit line, and an impurity region of the ground select transistor is connected to a common source line GSL. The common source line CSL extends while connecting other strings arranged in the direction of the word lines WL1, WL2, WL3,..., WLm. In addition, as illustrated, the cell strings are symmetrically arranged based on one common source line CSL.

도 16에 도시된 NAND 플래시 셀 회로들은 기판 상에 구현된다. 이를 위하여, 단결정 실리콘 기판이 마련된다. The NAND flash cell circuits shown in FIG. 16 are implemented on a substrate. For this purpose, a single crystal silicon substrate is provided.

도 17a 및 도 17b를 참조하면, 상기 단결정 실리콘 기판의 상부면은 회로들이 구현되기 위한 액티브 영역 및 각 소자들을 전기적으로 분리시키기 위한 소자 분리 영역으로 구분된다. 17A and 17B, an upper surface of the single crystal silicon substrate is divided into an active region for implementing circuits and an element isolation region for electrically separating the elements.

상기 액티브 영역은 제2 방향으로 연장되는 라인 형상을 갖고 반복적으로 배치되는 액티브 패턴(350)들을 포함한다. 상기 액티브 패턴(350)은 사진 공정의 한계 선폭만큼 좁은 선폭을 갖는다. 상기 액티브 패턴(350)들 사이에는 트렌치들이 구비되며, 상기 트렌치들 내부에는 절연 물질이 채워짐으로써 소자 분리막 패턴(352)들이 구비된다. The active region includes active patterns 350 that have a line shape extending in a second direction and are repeatedly disposed. The active pattern 350 has a line width that is as narrow as the limit line width of the photolithography process. Trenchs are provided between the active patterns 350, and isolation layers patterns 352 are provided by filling insulating materials in the trenches.

상기 액티브 패턴(350) 상에는 셀 트랜지스터(354), 워드 라인(360) 및 선택 트랜지스터(356)들이 구비된다. The cell transistor 354, the word line 360, and the select transistor 356 are provided on the active pattern 350.

상기 셀 트랜지스터(354)는 터널 산화막 패턴(360a), 플로팅 게이트 전극(360b), 유전막 패턴(360c) 및 콘트롤 게이트 전극(360)을 포함한다. 구체적으로, 상기 터널 산화막 패턴(360a)은 상기 액티브 패턴(350)의 표면 상에 구비된다. 상기 플로팅 게이트 전극(360b)은 고립된 패턴 형상을 가지며 상기 터널 산화막 패턴(360a) 상에서 규칙적으로 배치된다. 상기 플로팅 게이트 전극(360a) 상에는 유전막 패턴(360c)이 구비된다. 또한, 상기 유전막 패턴(360c) 상에 구비되는 콘트롤 게이트 전극(360)은 상기 제2 방향과 수직한 제1 방향으로 연장되는 라인 형상을 가지면서 하부에 위치하는 플로팅 게이트 전극(360b)과 서로 대향한다. 상기 콘트롤 게이트 전극(360)은 상기 워드 라인(360)과 공통으로 사용된다. The cell transistor 354 includes a tunnel oxide pattern 360a, a floating gate electrode 360b, a dielectric layer pattern 360c, and a control gate electrode 360. In detail, the tunnel oxide layer pattern 360a is provided on a surface of the active pattern 350. The floating gate electrode 360b has an isolated pattern shape and is regularly arranged on the tunnel oxide layer pattern 360a. A dielectric layer pattern 360c is provided on the floating gate electrode 360a. In addition, the control gate electrode 360 provided on the dielectric layer pattern 360c has a line shape extending in a first direction perpendicular to the second direction and faces the floating gate electrode 360b disposed below. do. The control gate electrode 360 is used in common with the word line 360.

상기 워드 라인(360)들은 각 실시예들의 패턴 구조물 어레이의 형상을 가질 수 있다. The word lines 360 may have the shape of an array of pattern structures in each embodiment.

도 17a 및 도 17b에 도시된 것과 같이, 본 실시예에서는 상기 워드 라인(360)들이 도 13에 도시된 패턴 구조물 어레이와 동일한 형상을 갖는다. 상기 워드 라인(360)의 선폭 및 워드 라인(360)간의 간격은 사진 공정의 한계 선폭까지 좁아질 수 있다. 또한, 상기 각 워드 라인(360)들의 단부에는 상대적으로 넓은 선폭을 갖는 패드(361)가 연결되어 있다. 상기 패드(361)상에는 상기 패드(361)와 전기적으로 접촉하는 제1 콘택 플러그(368a)가 구비된다. As shown in FIGS. 17A and 17B, the word lines 360 have the same shape as the pattern structure array shown in FIG. 13. The line width of the word line 360 and the spacing between the word lines 360 may be narrowed up to the limit line width of the photo process. In addition, a pad 361 having a relatively wide line width is connected to an end of each of the word lines 360. A first contact plug 368a is provided on the pad 361 to be in electrical contact with the pad 361.

상기 선택 트랜지스터(356)는 게이트 산화막 및 게이트 전극(362)을 포함한다. 구체적으로, 상기 게이트 산화막은 상기 액티브 패턴(350)의 표면 상에 구비된다. 상기 게이트 전극(362)은 상기 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 선택 트랜지스터(356)에 포함되는 게이트 전극(362)은 상기 각 셀 트랜지스터에 포함되는 콘트롤 게이트 전극(즉, 워드 라인, 360)보다 넓은 선폭을 갖는다. 상기 선택 트랜지스터(356)에 포함되는 게이트 전극(362)은 충분히 넓은 선폭을 가지므로, 상기 게이트 전극(362) 상에 직접 접촉하는 제2 콘택 플러그(368b)가 구비된다. 그러므로, 상기 선택 트랜지스터(356)의 게이트 전극(362)에는 별도의 패드가 구비되지 않아도 된다. The selection transistor 356 includes a gate oxide film and a gate electrode 362. Specifically, the gate oxide film is provided on the surface of the active pattern 350. The gate electrode 362 has a line shape extending in the first direction. The gate electrode 362 included in the selection transistor 356 has a wider line width than the control gate electrode (ie, the word line 360) included in each cell transistor. Since the gate electrode 362 included in the selection transistor 356 has a sufficiently wide line width, a second contact plug 368b directly contacting the gate electrode 362 is provided. Therefore, a separate pad may not be provided in the gate electrode 362 of the selection transistor 356.

그러나, 본 실시예에서, 상기 선택 트랜지스터(356)에 포함되는 게이트 전극(362)과 상기 셀 트랜지스터의 콘트롤 게이트 전극(360)과의 이격 거리는, 상기 셀 트랜지스터의 콘트롤 게이트 전극(360)들 간의 이격 거리와 동일하다. 즉, 상기 선택 트랜지스터와 셀 트랜지스터 사이의 이격 거리가 좁게 유지됨으로써, 소자가 더욱 고집적화된다. However, in the present embodiment, the separation distance between the gate electrode 362 included in the selection transistor 356 and the control gate electrode 360 of the cell transistor is spaced between the control gate electrodes 360 of the cell transistor. Same as distance. In other words, the separation distance between the selection transistor and the cell transistor is kept small, whereby the device is further integrated.

이하에서, 도 17a 및 도 17b에 도시된 NAND 플래시 메모리 소자의 제조 방법을 간단히 설명한다.Hereinafter, a method of manufacturing the NAND flash memory device shown in FIGS. 17A and 17B will be briefly described.

도 18 내지 도 21, 도 22a 및 도 23a는 도 17a 및 도 17b에 도시된 NAND 플래시 메모리 소자의 제조 방법을 설명하기 위한 단면도이다. 도 22b 및 도 23b는 도 17a 및 도 17b에 도시된 NAND 플래시 메모리 소자의 제조 방법을 설명하기 위한 평면도이다. 18 to 21, 22A, and 23A are cross-sectional views illustrating a method of manufacturing the NAND flash memory device shown in FIGS. 17A and 17B. 22B and 23B are plan views illustrating a method of manufacturing the NAND flash memory device illustrated in FIGS. 17A and 17B.

도 18을 참조하면, 기판(400) 상에 터널 산화막(402)을 형성한다. 상기 터널 산화막(402)은 기판을 열산화시킴으로써 형성할 수 있다. 상기 터널 산화막(402) 상에 제1 게이트 전극막(404)을 형성한다. 상기 제1 전극막(404)은 저압 화학 기상 증착 공정을 통해 형성된 폴리실리콘일 수 있다. 상기 제1 게이트 전극막(404)은 후속 공정을 통해 플로팅 게이트로 제공된다. 상기 제1 게이트 전극막(404) 상에 하드 마스크 패턴(406)을 형성한다. 상기 하드 마스크막은 실리콘 산화물로 이루어질 수 있다. 상기 하드 마스크 패턴(406)은 액티브 영역 및 소자 분리 영역을 구분하기 위한 식각 마스크로 사용된다. 상기 하드 마스크 패턴(406)은 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다. 상기 하드 마스크 패턴(406)은 하드 마스크막을 형성한 후, 상기 하드 마스크막을 사진 식각 공정을 통해 패터닝함으로써 형성된다. 상기 하드 마스크 패턴(406)을 형성하기 위한 사진 식각 공정은 더블 패터닝 공정을 통해 수행될 수 있다. Referring to FIG. 18, a tunnel oxide film 402 is formed on the substrate 400. The tunnel oxide film 402 may be formed by thermally oxidizing a substrate. A first gate electrode film 404 is formed on the tunnel oxide film 402. The first electrode layer 404 may be polysilicon formed through a low pressure chemical vapor deposition process. The first gate electrode film 404 is provided to the floating gate through a subsequent process. A hard mask pattern 406 is formed on the first gate electrode layer 404. The hard mask layer may be made of silicon oxide. The hard mask pattern 406 is used as an etching mask to distinguish between the active region and the isolation region. The hard mask pattern 406 has a line shape extending in a second direction perpendicular to the first direction. The hard mask pattern 406 is formed by forming a hard mask layer and then patterning the hard mask layer through a photolithography process. The photolithography process for forming the hard mask pattern 406 may be performed through a double patterning process.

도 19를 참조하면, 상기 하드 마스크 패턴(406)을 식각 마스크로 사용하여 제1 게이트 전극막(404), 터널 산화막(402) 및 기판(400) 표면을 식각함으로써 트렌치를 형성한다. 다음에, 상기 트렌치 내부에 절연 물질을 채워 넣음으로써, 소자 분리막 패턴(350)을 형성한다. 이로써, 상기 단결정 실리콘 기판은 액티브 영역 및 소자 분리 영역이 구분된다. Referring to FIG. 19, a trench is formed by etching the surface of the first gate electrode layer 404, the tunnel oxide layer 402, and the substrate 400 using the hard mask pattern 406 as an etching mask. Next, the isolation layer pattern 350 is formed by filling an insulating material in the trench. As a result, the single crystal silicon substrate is divided into an active region and an isolation region.

도 20 및 도 21을 참조하면, 상기 제1 게이트 전극막(404) 및 소자 분리 패턴(350) 상에 유전막(412) 및 제2 게이트 전극막(414)을 형성한다. 또한, 상기 제2 게이트 전극막(414) 상에 하드 마스크용 절연막(416)을 형성한다. 상기 하드 마스크용 절연막(416)은 실시예 1에서의 식각 대상막으로 제공된다. 20 and 21, a dielectric film 412 and a second gate electrode film 414 are formed on the first gate electrode film 404 and the device isolation pattern 350. In addition, an insulating film 416 for a hard mask is formed on the second gate electrode film 414. The hard mask insulating film 416 is provided as an etching target film in the first embodiment.

도 22a 및 도 22b를 참조하면, 상기 하드 마스크용 절연막(416) 상에 상기 제2 방향과 수직한 제1 방향으로 연장되는 희생 패턴 구조물들(370)을 형성한다. 상기 희생 패턴 구조물들(370)은 셀 트랜지스터의 콘트롤 게이트 전극 및 선택 트랜지스터의 게이트 전극을 각각 형성하기 위한 마스크 패턴을 형성하기 위하여 제공된다. 상기 셀 트랜지스터의 콘트롤 게이트 전극은 워드 라인과 공통으로 사용된다. 22A and 22B, sacrificial pattern structures 370 extending in a first direction perpendicular to the second direction are formed on the hard mask insulating layer 416. The sacrificial pattern structures 370 are provided to form a mask pattern for forming the control gate electrode of the cell transistor and the gate electrode of the selection transistor, respectively. The control gate electrode of the cell transistor is commonly used with a word line.

상기 희생 패턴 구조물들(370)은 상기 콘트롤 게이트 전극을 형성하기 위한 제1 희생 패턴 구조물(372)들과 상대적으로 넓은 선폭을 갖는 선택 트랜지스터의 게이트 전극을 형성하기 위한 제2 희생 패턴 구조물들(374)을 포함한다. 즉, 최외곽에 배치되어 있는 상기 제1 희생 패턴 구조물(372)들의 양측으로 제2 희생 패턴 구조물(374)이 배치된다. 상기 제1 희생 패턴 구조물(372)은 상기 실시예 1의 희생 패턴 구조물과 동일한 형상을 갖는다. 반면에, 상기 제2 희생 패턴 구조물(374)은 상기 제1 희생 패턴 구조물에 비해 넓은 선폭을 가지며, 상기 제1 희생 패턴 구조물(372)과 평행하게 배치된다. 이 때, 상기 제1 희생 패턴 구조물(372)들 사이의 이격거리(d1)와 상기 제1 및 제2 희생 패턴 구조물(372, 374) 사이의 이격 거리(d2)가 동일하게 되도록 조절할 수 있다. The sacrificial pattern structures 370 are second sacrificial pattern structures 374 for forming a gate electrode of a selection transistor having a relatively wide line width with the first sacrificial pattern structures 372 for forming the control gate electrode. ). That is, second sacrificial pattern structures 374 are disposed on both sides of the first sacrificial pattern structures 372 disposed at the outermost sides. The first sacrificial pattern structure 372 has the same shape as the sacrificial pattern structure of the first embodiment. On the other hand, the second sacrificial pattern structure 374 has a wider line width than the first sacrificial pattern structure and is disposed in parallel with the first sacrificial pattern structure 372. In this case, the separation distance d1 between the first sacrificial pattern structures 372 and the separation distance d2 between the first and second sacrificial pattern structures 372 and 374 may be adjusted to be the same.

도 23a 및 도 23b를 참조하면, 상기 도 4a 내지 도 12b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 패턴(380)을 형성한다. 도 23b에서, 도면부호 382는 도 5a를 참조로 설명한 공정을 수행할 때 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기 노출 부위(382)를 식각함으로써, 패드가 형성되는 영역 반대편의 라인 패턴이 서로 분리되고, 상기 각 패드 영역이 정의된다. Referring to FIGS. 23A and 23B, an etch mask pattern 380 is formed by performing the same process as the process described with reference to FIGS. 4A through 12B. In FIG. 23B, reference numeral 382 denotes a portion exposed through the second photoresist pattern when performing the process described with reference to FIG. 5A. By etching the exposed portion 382, the line patterns opposite to the areas where pads are formed are separated from each other, and the respective pad areas are defined.

또한, 도시된 것과 같이, 상대적으로 넓은 선폭을 갖는 상기 제2 희생 패턴 구조물(374)은 상기 공정들을 수행하더라도 상기 패드 영역에서와 같이 제1 물질막 패턴(369)이 그대로 남아있게 된다. In addition, as shown in the drawing, the second sacrificial pattern structure 374 having a relatively wide line width may leave the first material layer pattern 369 intact as in the pad region even when the processes are performed.

다음에, 상기 식각 마스크 패턴을 이용하여 하부의 제2 게이트 전극(414)막을 식각하고, 순차적으로 상기 유전막(412) 및 제1 게이트 전극막(404)을 식각한다.Next, the lower second gate electrode 414 layer is etched using the etching mask pattern, and the dielectric layer 412 and the first gate electrode layer 404 are sequentially etched.

이로써, 도 17a 및 도 17b에 도시된 것과 같이 셀 트랜지스터의 콘트롤 게이트 패턴(360)들 및 선택 트랜지스터의 게이트 패턴(362)들을 형성한다. 또한, 상기 콘트롤 게이트 패턴(360) 아래로 유전막 패턴(360c) 및 플로팅 게이트 패턴(360b)이 형성된다. As a result, the control gate patterns 360 of the cell transistor and the gate patterns 362 of the selection transistor are formed as shown in FIGS. 17A and 17B. In addition, a dielectric layer pattern 360c and a floating gate pattern 360b are formed under the control gate pattern 360.

이 후, 상기 콘트롤 게이트 패턴(360) 및 게이트 패턴(362)을 덮는 층간 절연막(도시안됨)을 형성하고, 상기 층간 절연막을 관통하여 콘트롤 게이트 패턴과 연결된 패드와 접촉하는 제1 콘택 플러그(368a) 및 상기 게이트 패턴과 직접 접촉하는 제2 콘택 플러그(368b)를 각각 형성한다. Thereafter, an interlayer insulating film (not shown) covering the control gate pattern 360 and the gate pattern 362 is formed, and the first contact plug 368a penetrates the interlayer insulating film and contacts the pad connected to the control gate pattern. And second contact plugs 368b directly contacting the gate patterns.

상기 설명한 공정들을 수행함으로써, 2회의 사진 공정만으로 미세한 선폭을 갖는 셀 트랜지스터의 콘트롤 게이트들과 상대적으로 넓은 선폭을 가지면서 상기 콘트롤 게이트들과 연결되는 패드 패턴들을 형성할 수 있다. 또한, 상기 콘트롤 게이트들에 비해 넓은 선폭을 갖는 선택 트랜지스터의 게이트 전극을 형성할 수 있다. By performing the above-described processes, pad patterns connected to the control gates may be formed with a relatively wide line width with the control gates of the cell transistor having a fine line width by only two photo processes. In addition, the gate electrode of the selection transistor having a wider line width than the control gates may be formed.

상기 공정에 의하면, 상기 콘트롤 게이트들과 상기 콘트롤 게이트들과 연결되는 패드 패턴이 별도의 사진 공정에 의해 패터닝되는 것이 아니므로, 상기 콘트롤 게이트와 패드가 서로 미스얼라인되지 않는다. 따라서, 상기 공정들을 수행할 때 불량 발생이 감소된다. According to the process, since the control gates and the pad patterns connected to the control gates are not patterned by a separate photo process, the control gates and the pads are not misaligned with each other. Thus, the occurrence of defects is reduced when performing the above processes.

실시예 2Example 2

도 24는 본 발명의 실시예 2에 따른 미세 패턴 구조물 어레이를 나타내는 평 면도이다. 24 is a plan view showing an array of fine pattern structures according to Embodiment 2 of the present invention.

실시예 2에 따른 미세 패턴 구조물 어레이에 포함된 각 패턴들의 패드들은 상기 실시예 1의 제1 및 제2 패턴과 동일한 형상을 갖는다. 다만, 각 패턴에서 패드들의 반대편 가장자리 형상이 상기 실시예 1의 제1 및 제2 패턴과 다르다. Pads of the patterns included in the fine pattern structure array according to the second embodiment have the same shape as the first and second patterns of the first embodiment. However, the opposite edge shape of the pads in each pattern is different from the first and second patterns of the first embodiment.

도 24에 도시된 것과 같이, 제1 선폭을 가지면서 제1 방향으로 연장되는 제1 라인 패턴(E)과, 상기 제1 라인 패턴(E)의 일 단부와 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제1 패드(G)를 포함하는 제1 패턴(123a)이 구비된다. 상기 제1 패턴(123a)에 포함되는 제1 패드(G) 및 제1 연장 라인(F)은 실시예 1의 제1 패턴의 패드 및 연장 라인과 동일한 형상을 갖는다. 그러나, 실시예 1의 제1 패턴과는 달리, 상기 제1 패턴(123a)에서 상기 패드 반대편의 라인 패턴의 일 단부가 꺾여져 있지 않다. As illustrated in FIG. 24, a first line pattern E having a first line width and extending in a first direction, and a first extension line F connected to one end of the first line pattern E And a first pattern 123a connected to one end of the first extension line F and including a first pad G having a width wider than the first line width. The first pad G and the first extension line F included in the first pattern 123a have the same shape as the pads and extension lines of the first pattern of the first embodiment. However, unlike the first pattern of Embodiment 1, one end of the line pattern opposite to the pad is not bent in the first pattern 123a.

또한, 상기 제1 패턴(123a)과 이웃하면서 서로 이격되게 배치되는 제2 패턴(123b)이 구비된다. 상기 제2 패턴(123b)은 상기 제1 라인 패턴(E)과 평행하게 연장되고 상기 제1 선폭을 갖는 제2 라인 패턴(E')과, 상기 제2 라인 패턴(E')의 일 단부와 연결되는 제2 연장 라인(F') 및 상기 제2 연장라인(F')의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제2 패드(G')를 포함한다. 상기 제2 패턴(123b)에 포함되는 제2 패드(G') 및 제2 연장 라인(F')은 상기 실시예 1의 제2 패턴의 패드 및 연장 라인과 동일한 형상을 갖는다. 그러나, 실시예 1의 제2 패턴과는 달리, 상기 제2 패턴(123b)에서 상기 패드 반대편의 라인 패턴의 일 단부가 꺾여져 있지 않다. In addition, a second pattern 123b disposed adjacent to the first pattern 123a and spaced apart from each other is provided. The second pattern 123b may extend in parallel with the first line pattern E and may have a second line pattern E ′ having the first line width, and one end portion of the second line pattern E ′. And a second pad G 'having a width wider than the first line width and connected to one end of the second extension line F' and the second extension line F '. The second pad G ′ and the second extension line F ′ included in the second pattern 123b have the same shape as the pads and extension lines of the second pattern of the first embodiment. However, unlike the second pattern of the first embodiment, one end of the line pattern opposite the pad is not bent in the second pattern 123b.

도시된 것과 같이, 상기 패턴 연장 방향과 수직한 방향의 가장 중심부를 기준으로 상기 제1 및 제2 패턴(123a, 123b)은 서로 대칭되도록 배치된다. As illustrated, the first and second patterns 123a and 123b are disposed to be symmetrical with respect to the center of the direction perpendicular to the pattern extension direction.

상기 패턴 연장 방향과 수직한 방향으로 중심부에 배치되는 제2 패턴(123b')은 이웃하게 배치되는 제1 및 제2 패턴(123a, 123b)에 비해 상대적으로 돌출되는 형상을 갖는다. 즉, 상기 중심부에 배치되는 제2 패턴(123b')의 연장 라인 및 패드는 이웃하게 배치되는 제1 및 제2 패턴(123a, 123b)의 연장 라인 및 패드에 비해 더 돌출된다. 그러나, 상기 연장 라인 및 패드 반대편의 상기 제1 및 제2 패턴(123a, 123b)의 연장 라인 가장자리는 돌출되는 부분없이 각 제1 및 제2 패턴(123a, 123b)의 끝부분이 나란하게 배치된다. The second pattern 123b ′ disposed in the center portion in a direction perpendicular to the pattern extension direction has a shape that protrudes relative to the first and second patterns 123a and 123b disposed adjacently. That is, the extension lines and pads of the second pattern 123b 'disposed at the center portion protrude more than the extension lines and pads of the first and second patterns 123a and 123b disposed adjacently. However, the extension line edges of the first and second patterns 123a and 123b opposite the extension line and the pad are arranged side by side with the end portions of the first and second patterns 123a and 123b without protruding portions. .

상기 연장 라인 및 패드 반대편의 상기 제1 및 제2 패턴(123a, 123b)의 라인 패턴의 끝부분과 이격되어, 상기 제1 및 제2 패턴의 라인 패턴에 비해 넓은 선폭을 갖는 더미 패턴(168)이 구비된다. 상기 더미 패턴(168)은 상기 제1 및 제2 패턴이 연장되는 방향과 수직하게 연장되는 형상을 갖는다. 상기 더미 패턴(168)은 상기 제1 및 제2 패턴(123a, 123b)이 가장자리 부위에서 선폭이 증가되어 상기 제1 및 제2 패턴(123a, 123b)이 쇼트되는 것을 방지하기 위해 구비되는 것이다. A dummy pattern 168 spaced apart from end portions of the line patterns of the first and second patterns 123a and 123b opposite the extension line and the pad, and having a wider line width than the line patterns of the first and second patterns Is provided. The dummy pattern 168 has a shape extending perpendicular to the direction in which the first and second patterns extend. The dummy pattern 168 is provided to prevent the first and second patterns 123a and 123b from shorting due to an increase in line width at edge portions thereof.

상기 제1 및 제2 패턴(123a, 123b)의 가장자리와 상기 더미 패턴(168) 측벽 간의 이격 거리(d3)가 100㎚보다 넓으면, 상기 더미 패턴(168)이 구비되더라도 브릿지 불량 발생을 방지하기가 어렵다. 그러므로, 상기 제1 및 제2 패턴(123a, 123b)의 가장자리와 상기 더미 패턴(168) 측벽 간의 이격 거리(d3)는 100㎚보다 좁은 것이 바람직하다. When the separation distance d3 between the edges of the first and second patterns 123a and 123b and the sidewall of the dummy pattern 168 is greater than 100 nm, the bridge failure may be prevented even if the dummy pattern 168 is provided. Is difficult. Therefore, it is preferable that the separation distance d3 between the edges of the first and second patterns 123a and 123b and the sidewall of the dummy pattern 168 is smaller than 100 nm.

이하에서, 도 24에 도시된 패턴 구조물 어레이의 형성 방법을 간단히 설명한다. Hereinafter, a method of forming the pattern structure array shown in FIG. 24 will be briefly described.

도 24에 도시된 패턴 구조물 어레이는 희생 패턴 구조물의 형상 및 배치와 제2 포토레지스트 패턴의 개구부 위치를 제외하고, 나머지 세부적인 공정들은 상기 도 4a 내지 도 12b를 참조로 설명한 것과 동일하다.The pattern structure array shown in FIG. 24 is the same as described with reference to FIGS. 4A to 12B except for the shape and arrangement of the sacrificial pattern structure and the opening position of the second photoresist pattern.

도 25 및 도 26은 도 24에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 25 and 26 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 24.

도 25를 참조하면 기판 상에 서로 평행하고 길이가 서로 다른 희생 패턴 구조물(164)들을 형성한다. 상기 희생 패턴 구조물(164)들의 제1 및 제2 희생 패드부(164b, 164c)는 상기 실시예 1의 희생 패턴 구조물의 제1 및 제2 희생 패드부와 동일한 형상을 갖는다. 상기 희생 패턴 구조물(164)의 희생 라인(164a)은, 상기 실시예 1과는 달리, 상기 제1 및 제2 희생 패드부(164b, 164c) 반대편의 희생 라인(164a) 단부가 일직선 상에 나란하게 형성된다. Referring to FIG. 25, sacrificial pattern structures 164 that are parallel to each other and have different lengths are formed on a substrate. The first and second sacrificial pad portions 164b and 164c of the sacrificial pattern structures 164 have the same shape as the first and second sacrificial pad portions of the sacrificial pattern structures of the first embodiment. Unlike the first embodiment, the sacrificial line 164a of the sacrificial pattern structure 164 has an end portion of the sacrificial line 164a opposite to the first and second sacrificial pad portions 164b and 164c aligned in a straight line. Is formed.

상기 희생 패드 구조물(164)에서 상기 제1 및 제2 희생 패드부 반대편의 희생 라인(164a) 단부와 인접하여 더미 패턴 구조물(166)이 배치된다. 도 26을 참조하면, 상기 도 4a 내지 도 12b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 구조(200)를 형성한다. 도 26에서, 도면부호 194는 도 5a 및 도 5b를 참조로 설명하는 공정에서 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기 제2 포토레지스트 패턴을 이용하여 상기 노출 부위(194)를 식각함으로써, 패드 형성 영역 반대편의 라인 패턴이 서로 분리되고, 상기 하나의 희생 패 턴 구조물(164)에 2개의 패드 마스크 패턴(192a, 192b)들이 정의된다. 도시된 것과 같이, 상기 식각 마스크 구조(200)는 상기 더미 패턴 구조물(166)에 남아있는 상기 제1 물질막 패턴 및 스페이서(158a, 158b)로 이루어진다. In the sacrificial pad structure 164, a dummy pattern structure 166 is disposed adjacent to an end of the sacrificial line 164a opposite to the first and second sacrificial pad parts. Referring to FIG. 26, an etch mask structure 200 is formed by performing the same process as described with reference to FIGS. 4A through 12B. In FIG. 26, reference numeral 194 denotes a portion exposed through the second photoresist pattern in the process described with reference to FIGS. 5A and 5B. By etching the exposed portion 194 using the second photoresist pattern, line patterns opposite to the pad formation region are separated from each other, and two pad mask patterns 192a, s on the one sacrificial pattern structure 164 are formed. 192b) are defined. As illustrated, the etch mask structure 200 includes the first material layer pattern and the spacers 158a and 158b remaining in the dummy pattern structure 166.

다음에, 상기 식각 마스크 패턴(200)을 이용하여 하부의 식각 대상막을 식각함으로써, 도 24에 도시된 패턴 구조물 어레이를 형성할 수 있다. Next, by etching the lower etching target layer using the etching mask pattern 200, the pattern structure array illustrated in FIG. 24 may be formed.

도 27은 도 24에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 27 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 24.

도 27에 도시된 것과 같이, 도 24에 도시된 패턴 구조물 어레이를 NAND 플래시 메모리 소자의 워드 라인(360)으로 사용할 수 있다. As shown in FIG. 27, the array of pattern structures shown in FIG. 24 may be used as a word line 360 of a NAND flash memory device.

또한, 도 27에 도시된 NAND 플래시 메모리 소자는 다음의 공정을 통해 형성할 수 있다. 먼저, 도 18 내지 도 21을 참조로 설명한 공정을 수행하여, 소자 분리막 패턴 및 액티브 패턴을 구분하고, 터널 산화막, 제1 게이트 전극막, 유전막 및 제2 게이트 전극막을 형성한다. 다음에, 상기 도 25 및 도 26을 참조로 설명한 공정과 동일한 공정을 수행하여 식각 마스크 구조를 형성하고, 상기 식각 마스크 구조를 이용하여, 상기 제2 게이트 전극막, 유전막 및 제1 게이트 전극막을 순차적으로 패터닝함으로써, 콘트롤 게이트와 공통으로 사용되는 워드 라인(360)을 형성한다. 또한, 셀 스트링의 양 단에는 선택 트랜지스터를 형성한다. In addition, the NAND flash memory device illustrated in FIG. 27 may be formed through the following process. First, the process described with reference to FIGS. 18 through 21 is performed to separate the device isolation layer pattern and the active pattern, and to form a tunnel oxide layer, a first gate electrode layer, a dielectric layer, and a second gate electrode layer. Next, an etching mask structure is formed by performing the same process as that described with reference to FIGS. 25 and 26, and the second gate electrode film, the dielectric film, and the first gate electrode film are sequentially formed using the etching mask structure. By patterning, the word line 360 used in common with the control gate is formed. In addition, select transistors are formed at both ends of the cell string.

상기 워드 라인의 단부에 형성되어 있는 각 패드에 제1 콘택 플러그(368a)를 형성하고, 상기 선택 트랜지스터의 게이트 패턴에 제2 콘택 플러그(368b)를 형성한다. 이로써, 상기 NAND 플래시 메모리 소자를 제조할 수 있다. A first contact plug 368a is formed on each pad formed at an end of the word line, and a second contact plug 368b is formed on the gate pattern of the selection transistor. As a result, the NAND flash memory device can be manufactured.

실시예 3Example 3

도 28은 본 발명의 실시예 3에 따른 미세 패턴 구조물 어레이를 나타내는 평면도이다. FIG. 28 is a plan view illustrating an array of fine pattern structures according to Embodiment 3 of the present invention. FIG.

도 28을 참조하면, 기판에 서로 평행하게 배치되는 제1 및 제2 패턴(222a, 222b)이 구비된다. Referring to FIG. 28, first and second patterns 222a and 222b are disposed on the substrate in parallel with each other.

상기 제1 패턴(222a)은 제1 선폭을 가지면서 제1 방향으로 연장되는 제1 라인 패턴(E)과, 상기 제1 라인 패턴(E)의 일 단부와 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제1 패드(G)를 포함한다. 상기 제1 패드(G)는 신호 전달을 위한 콘택 플러그들이 상부에 배치될 수 있도록 충분히 넓은 폭을 갖는다. 상기 제1 라인 패턴(E)은 사진 공정의 한계 선폭보다 더 작은 선폭을 가질 수 있다. 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)보다 다소 넓은 선폭을 갖는다. The first pattern 222a has a first line width and extends in a first direction, and a first extension line F connected to one end of the first line pattern E. FIG. And a first pad G connected to one end of the first extension line F and having a width wider than the first line width. The first pad G has a sufficiently wide width so that contact plugs for signal transmission can be disposed thereon. The first line pattern E may have a line width smaller than the limit line width of the photolithography process. The first extension line F has a line width somewhat wider than that of the first line pattern E. FIG.

본 실시예에서, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)의 연장 방향과 수직한 방향으로 꺾여져 있는 형상을 갖는다. 또한, 상기 제1 패드(G)에는 상기 제1 패드(G)의 일 측벽으로부터 돌출되는 라인 형상의 돌출부(125)가 구비된다. 상기 돌출부(125)는 상기 제1 연장 라인(F)의 일 단부의 연장 방향과 평행하게 되도록 돌출된다. 상기 제1 패드(G)에 포함된 돌출부(125) 자체는 별다른 기능을 하지는 않지만, 본 발명의 패턴 구조물에 나타나는 구조적인 특징이 된다. In the present embodiment, the first extension line F has a shape that is bent in a direction perpendicular to the extension direction of the first line pattern E. FIG. In addition, the first pad G is provided with a line-shaped protrusion 125 protruding from one sidewall of the first pad G. The protrusion 125 protrudes to be parallel to the extending direction of one end of the first extension line F. The protrusion 125 itself included in the first pad G does not have a special function, but becomes a structural feature appearing in the pattern structure of the present invention.

상기 제2 패턴(222b)은 상기 제1 패턴(222a)과 이웃하면서 서로 이격되게 배 치된다. 상기 제2 패턴(222b)은 상기 제1 라인 패턴(E)과 평행하게 연장되고 상기 제1 선폭을 갖는 제2 라인 패턴(E')과, 상기 제2 라인 패턴(E')의 일 단부와 연결되는 제2 연장 라인(F') 및 상기 제2 연장 라인(F')의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제2 패드(G')를 포함한다. 상기 제2 연장 라인(F')은 상기 제2 라인 패턴(E')과 동일 방향으로 연장되어 있는 형상을 갖는다. 상기 제2 연장 라인(F')은 상기 제2 라인 패턴(E')보다 다소 넓은 선폭을 갖는다. 상기 제2 패드(G')는 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. The second pattern 222b is disposed adjacent to the first pattern 222a and spaced apart from each other. The second pattern 222b extends in parallel with the first line pattern E and has a second line pattern E 'having the first line width, and one end portion of the second line pattern E'. And a second pad G 'having a width wider than the first line width and connected to one end of the second extension line F' and the second extension line F '. The second extension line F 'has a shape extending in the same direction as the second line pattern E'. The second extension line F 'has a slightly wider line width than the second line pattern E'. The second pad G 'has a sufficiently wide width so that contact plugs for signal transmission can be arranged.

도시된 것과 같이, 상기 제1 및 제2 연장 라인(F, F')은 서로 수직하는 방향으로 각각 연장된다. 또한, 상기 제1 및 제2 패드(G, G')는 상기 제1 및 제2 연장 라인(F, F')의 연장 방향으로 각각 배치된다. 그러므로, 상기 제1 및 제2 연장 라인(F, F')과 각각 연결되는 제1 및 제2 패드(G, G')는 서로 나란하지 않게 배치된다. As shown, the first and second extension lines F, F 'each extend in a direction perpendicular to each other. In addition, the first and second pads G and G 'are disposed in the extending direction of the first and second extension lines F and F', respectively. Therefore, the first and second pads G and G 'respectively connected to the first and second extension lines F and F' are disposed not to be parallel to each other.

한편, 상기 제1 및 제2 패턴(222a, 222b)과 이웃하면서 이격되도록 제3 및 제4 패턴(222c, 222d)이 구비될 수 있다. 도시된 것과 같이, 상기 제3 및 제4 패턴(222c, 222d)은 상기 라인 패턴의 연장 방향을 기준으로 상기 제1 및 제2 패턴(222a, 222b)과 대칭되게 배치될 수 있다. 이 경우, 상기 제3 패턴(222c)의 연장 라인 및 패드는 상기 제1 패턴(222a)의 연장 라인 및 패드와 동일한 형상을 갖고, 상기 제4 패턴(222d)의 연장 라인 및 패드는 상기 제2 패턴(222b)의 연장 라인 및 패드와 동일한 형상을 갖는다.The third and fourth patterns 222c and 222d may be provided to be adjacent to and spaced apart from the first and second patterns 222a and 222b. As shown, the third and fourth patterns 222c and 222d may be symmetrically disposed with the first and second patterns 222a and 222b based on the extension direction of the line pattern. In this case, the extension line and the pad of the third pattern 222c have the same shape as the extension line and the pad of the first pattern 222a, and the extension line and the pad of the fourth pattern 222d may be the second line. It has the same shape as the extension line and pad of the pattern 222b.

도 28에서는 서로 대칭되어 있는 상기 제1 및 제3 패턴과 상기 제2 및 제4 패턴은 서로 길이가 다르다. 그러나, 이와는 다른 실시예로, 상기 제1 및 제3 패턴과 상기 제2 및 제4 패턴은 서로 동일한 길이를 가질 수도 있다. In FIG. 28, the first and third patterns and the second and fourth patterns, which are symmetrical to each other, have different lengths. However, in another embodiment, the first and third patterns and the second and fourth patterns may have the same length.

이하에서, 도 28에 도시된 패턴 구조물 어레이의 형성 방법을 간단히 설명한다. In the following, a method of forming the pattern structure array shown in FIG. 28 will be briefly described.

도 28에 도시된 패턴 구조물 어레이는 희생 패턴 구조물의 형상 및 배치와 제2 포토레지스트 패턴의 개구부 위치를 제외하고, 나머지 세부적인 공정들은 상기 도 4a 내지 도 12b를 참조로 설명한 것과 동일하다. Except for the shape and arrangement of the sacrificial pattern structure and the opening position of the second photoresist pattern, the pattern structure array illustrated in FIG. 28 is the same as those described with reference to FIGS. 4A to 12B.

도 29 및 도 30은 도 28에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 29 and 30 are plan views illustrating a method of forming a pattern structure array illustrated in FIG. 28.

도 29를 참조하면, 기판 상에 서로 평행하게 배치되는 희생 패턴 구조물(234, 236)들을 형성한다. 상기 희생 패턴 구조물(234, 236)들은 서로 길이가 동일할 수도 있고, 서로 다를 수도 있다. 상기 희생 패턴 구조물(234, 236)들은 동일한 형상이 반복 배치되거나 또는 동일한 형상이 기준 라인을 따라 대칭으로 배치될 수 있다. Referring to FIG. 29, sacrificial pattern structures 234 and 236 are formed on the substrate to be parallel to each other. The sacrificial pattern structures 234 and 236 may be the same length or different from each other. The sacrificial pattern structures 234 and 236 may be repeatedly arranged in the same shape or symmetrically disposed along the reference line.

본 실시예에서, 상기 희생 패턴 구조물(234, 236)들은 상부 희생 패턴 및 하부 희생 패턴을 포함한다. In the present embodiment, the sacrificial pattern structures 234 and 236 include an upper sacrificial pattern and a lower sacrificial pattern.

상기 하부 희생 패턴(234)은 제1 선폭을 갖는 제1 희생 라인(234a)과 상기 제1 희생 라인(234a)의 일 단부에서 상기 제1 희생 라인(234a)의 연장 방향과 수직하게 꺾여지는 제1 예비 패드부(234b) 및 상기 제1 희생 라인(234a)의 연장방향으 로 계속 연장되는 제2 예비 패드부(234c)를 포함한다. 상기 제1 및 제2 예비 패드부(234b, 234c)는 상기 제1 선폭에 비해 매우 넓은 선폭을 가지며, 구체적으로는 형성하고자 하는 패드 사이즈와 동일하거나 더 넓은 사이즈를 갖는다. 또한, 상기 상부 희생 패턴(236)은 제1 선폭을 갖는 제2 희생 라인(236a)과 상기 제2 희생 라인(236a)의 일 단부에서 상기 제2 희생 라인(236a)의 연장 방향과 수직하게 꺾여지는 제3 예비 패드부(236b)와, 상기 제2 희생 라인(236a)의 연장 방향으로 계속 연장되는 제4 예비 패드부(236c)를 포함한다. 도시된 것과 같이, 본 실시예에서는, 상기 제3 및 제4 예비 패드부(236b, 236c)는 상기 제1 및 제2 예비 패드부(234b, 234c)와 대칭되게 배치된다. 그러나, 이와는 다른 실시예로, 상기 제3 및 제4 예비 패드부(236b, 236c)는 상기 제1 및 제2 예비 패드부(234b, 234c)와 동일한 방향으로 배치될 수도 있다. The lower sacrificial pattern 234 may be formed to be perpendicular to an extension direction of the first sacrificial line 234a at one end of the first sacrificial line 234a having a first line width and the first sacrificial line 234a. And a first preliminary pad part 234b and a second preliminary pad part 234c continuously extending in the extending direction of the first sacrificial line 234a. The first and second preliminary pad portions 234b and 234c have a very wide line width compared to the first line width, and specifically, have a size equal to or larger than a pad size to be formed. In addition, the upper sacrificial pattern 236 is bent perpendicularly to the extending direction of the second sacrificial line 236a at one end of the second sacrificial line 236a and the second sacrificial line 236a having a first line width. It includes a third preliminary pad portion 236b and a fourth preliminary pad portion 236c continuously extending in the extending direction of the second sacrificial line 236a. As shown, in the present embodiment, the third and fourth preliminary pad portions 236b and 236c are disposed symmetrically with the first and second preliminary pad portions 234b and 234c. However, in another embodiment, the third and fourth preliminary pad parts 236b and 236c may be disposed in the same direction as the first and second preliminary pad parts 234b and 234c.

설명한 것과 같이, 상기 희생 패턴 구조물(234, 236)의 형상이 다른 실시예들과 다르기 때문에, 최종적으로 형성되는 패턴 구조물의 형상도 달라지게 된다. As described above, since the shapes of the sacrificial pattern structures 234 and 236 are different from those of other embodiments, the shapes of the finally formed pattern structures are also different.

도 30을 참조하면, 상기 도 4a 내지 도 12b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 구조(240)를 형성한다. Referring to FIG. 30, an etch mask structure 240 is formed by performing the same process as described with reference to FIGS. 4A to 12B.

도 30에서, 도면부호 246은 도 5a를 참조로 설명한 공정을 수행할 때 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기 제2 포토레지스트 패턴을 이용하여 상기 노출 부위(246)를 식각함으로써, 패드 형성 영역 반대편의 라인 패턴이 서로 분리되고, 하나의 희생 패턴 구조물(234, 236)로부터 각각 2개의 패드 영역들(242b, 244b, 248b, 249b)이 정의된다. In FIG. 30, reference numeral 246 denotes a portion exposed through the second photoresist pattern when performing the process described with reference to FIG. 5A. By etching the exposed portion 246 using the second photoresist pattern, line patterns opposite to the pad formation region are separated from each other, and two pad regions 242b from one sacrificial pattern structure 234 and 236, respectively. , 244b, 248b, and 249b) are defined.

다음에, 상기 식각 마스크 구조(240)를 이용하여 하부의 식각 대상막을 식각함으로써, 도 28에 도시된 패턴 구조물 어레이를 형성할 수 있다. Next, by etching the lower etching target layer using the etching mask structure 240, the pattern structure array illustrated in FIG. 28 may be formed.

도 31은 도 28에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 31 is a plan view of a cell of a NAND flash memory device including the array of pattern structures shown in FIG. 28.

도 31에 도시된 것과 같이, 도 28에 도시된 패턴 구조물 어레이를 NAND 플래시 메모리 소자의 워드 라인(390)으로 사용할 수 있다. As shown in FIG. 31, the array of pattern structures shown in FIG. 28 may be used as a word line 390 of a NAND flash memory device.

또한, 도 31에 도시된 NAND 플래시 메모리 소자는 다음의 공정을 통해 형성할 수 있다. 먼저, 도 18 내지 도 21을 참조로 설명한 공정을 수행하여, 소자 분리막 패턴 및 액티브 패턴을 구분하고, 터널 산화막, 제1 게이트 전극막, 유전막 및 제2 게이트 전극막을 형성한다. 다음에, 상기 도 29 및 도 30을 참조로 설명한 공정과 동일한 공정을 수행하여 식각 마스크 패턴을 형성하고, 상기 식각 마스크 패턴을 이용하여, 상기 제2 게이트 전극막, 유전막 및 제1 게이트 전극막을 순차적으로 패터닝함으로써, 콘트롤 게이트와 공통으로 사용되는 워드 라인(390)을 형성한다. 또한, 셀 스트링의 양 단에는 선택 트랜지스터를 형성한다. In addition, the NAND flash memory device illustrated in FIG. 31 may be formed through the following process. First, the process described with reference to FIGS. 18 through 21 is performed to separate the device isolation layer pattern and the active pattern, and to form a tunnel oxide layer, a first gate electrode layer, a dielectric layer, and a second gate electrode layer. Next, an etching mask pattern is formed by performing the same process as that described with reference to FIGS. 29 and 30, and the second gate electrode layer, the dielectric layer, and the first gate electrode layer are sequentially formed using the etching mask pattern. By patterning, the word line 390 used in common with the control gate is formed. In addition, select transistors are formed at both ends of the cell string.

이 후, 상기 워드 라인(390) 및 선택 트랜지스터의 게이트 패턴(391)을 덮는 층간 절연막(도시안됨)을 형성하고, 상기 층간 절연막을 관통하여 콘트롤 게이트 패턴과 연결된 패드와 접촉하는 제1 콘택 플러그(392) 및 상기 게이트 패턴과 직접 접촉하는 제2 콘택 플러그(394)를 각각 형성한다. 이로써, 상기 NAND 플래시 메모리 소자를 제조할 수 있다. Thereafter, an interlayer insulating film (not shown) covering the word line 390 and the gate pattern 391 of the selection transistor is formed, and the first contact plug penetrates the interlayer insulating film and contacts the pad connected to the control gate pattern. 392 and second contact plugs 394 are formed in direct contact with the gate pattern. As a result, the NAND flash memory device can be manufactured.

실시예 4Example 4

도 32는 본 발명의 실시예 4에 따른 미세 패턴 구조물 어레이를 나타내는 평면도이다. 32 is a plan view illustrating an array of fine pattern structures according to a fourth embodiment of the present invention.

도 32를 참조하면, 기판에 서로 평행하게 배치되는 제1 및 제2 패턴(250a, 250b)이 구비된다. 상기 제1 및 제2 패턴(250a, 250b)은 서로 교호적으로 반복 배치된다. Referring to FIG. 32, first and second patterns 250a and 250b are disposed on a substrate in parallel with each other. The first and second patterns 250a and 250b are alternately arranged alternately.

상기 제1 패턴(250)은 제1 선폭을 가지면서 제1 방향으로 연장되는 제1 라인 패턴(E)과, 상기 제1 라인 패턴(E)의 일 단부와 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제1 패드(G)를 포함한다. 상기 제1 패드(G)는 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. 상기 제1 라인 패턴(E)은 사진 공정의 한계 선폭보다 더 작은 선폭을 가질 수 있다. The first pattern 250 has a first line width and extends in a first direction, and a first extension line F connected to one end of the first line pattern E. FIG. And a first pad G connected to one end of the first extension line F and having a width wider than the first line width. The first pad G has a wide enough width so that contact plugs for signal transmission can be arranged. The first line pattern E may have a line width smaller than the limit line width of the photolithography process.

본 실시예에서, 상기 제1 연장 라인(F)은 상기 제1 라인 패턴(E)의 연장 방향과 수직한 방향으로 꺾여져 있는 형상을 갖는다. 또한, 상기 제1 패드(G)의 일 측벽으로부터 길게 연장되어 측방으로 돌출된 형상을 갖는다. 상기 돌출부(253)는 상기 제1 연장 라인(G)의 일 단부의 연장 방향으로 연장되며, 상기 제1 연장 라인(G)의 일 단부와 평행하도록 돌출된다. In the present embodiment, the first extension line F has a shape that is bent in a direction perpendicular to the extension direction of the first line pattern E. FIG. In addition, it has a shape extending from the side wall of the first pad (G) to protrude laterally. The protrusion 253 extends in an extension direction of one end of the first extension line G, and protrudes parallel to one end of the first extension line G.

상기 제2 패턴(250b)은 상기 제1 패턴(250a)과 이웃하면서 서로 이격되게 배치된다. 상기 제2 패턴(250b)은 상기 제1 라인 패턴(E)과 평행하게 연장되고 상기 제1 선폭을 갖는 제2 라인 패턴(E')과, 상기 제2 라인 패턴(E')의 일 단부와 연결 되는 제2 연장 라인(F') 및 상기 제2 연장 라인(F')의 일 단부와 연결되고 상기 제1 선폭보다 넓은 폭을 갖는 제2 패드(G')를 포함한다. The second pattern 250b is disposed adjacent to the first pattern 250a and spaced apart from each other. The second pattern 250b extends in parallel with the first line pattern E and has a second line pattern E 'having the first line width, and one end of the second line pattern E'. And a second pad G 'having a width wider than the first line width and connected to one end of the second extension line F' and the second extension line F '.

상기 제2 연장 라인(F')은 상기 제2 라인 패턴(E')의 연장 방향과 수직한 방향으로 꺾여져 있는 형상을 갖는다. 또한, 상기 제2 패드(G')는 상기 제1 패드(G)와 서로 대향하도록 배치된다. 상기 제2 패드(G')에서 어느 한 부위의 측벽은 상대적으로 길게 연장되어 측방으로 돌출된 형상을 갖는다. 상기 돌출부(253)는 상기 제2 연장 라인(F')의 일 단부의 연장 방향으로 연장되며, 상기 제2 연장 라인(F')의 일 단부와 평행하도록 돌출된다. 상기 제2 패드(G')는 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. The second extension line F 'has a shape that is bent in a direction perpendicular to the extension direction of the second line pattern E'. In addition, the second pad G ′ is disposed to face the first pad G. The sidewall of any one portion of the second pad G 'has a shape that protrudes laterally extending relatively long. The protrusion 253 extends in an extension direction of one end of the second extension line F ′ and protrudes parallel to one end of the second extension line F ′. The second pad G 'has a sufficiently wide width so that contact plugs for signal transmission can be arranged.

도시된 것과 같이, 상기 제1 및 제2 연장 라인(F, F')은 서로 평행하게 배치된다. 또한, 상기 제1 및 제2 연장 라인(F, F')과 각각 연결되는 제1 및 제2 패드(G, G')는 서로 나란하게 배치된다. 상기 제1 및 제2 패드(G, G')는 동일한 형상을 갖고, 상기 라인 패턴의 연장 방향과 수직한 방향으로 서로 대칭되게 배치되어 있다. As shown, the first and second extension lines F, F 'are arranged parallel to each other. In addition, the first and second pads G and G 'respectively connected to the first and second extension lines F and F' are disposed in parallel with each other. The first and second pads G and G 'have the same shape and are disposed symmetrically with each other in a direction perpendicular to the extending direction of the line pattern.

한편, 도시된 것과 같이, 상기 제1 및 제2 패턴(250a, 250b)은 서로 이격되면서 복수개가 반복 배치된다. 도시된 것과 같이, 상기 제1 및 제2 패턴(250a, 250b)들은 각각 동일한 형상을 가지면서 라인 패턴의 길이만이 다르다. On the other hand, as shown in the drawing, the plurality of first and second patterns 250a and 250b are spaced apart from each other. As shown, the first and second patterns 250a and 250b have the same shape and differ only in the length of the line pattern.

이하에서, 도 32에 도시된 패턴 구조물 어레이의 형성 방법을 간단히 설명한다. Hereinafter, a method of forming the pattern structure array shown in FIG. 32 will be briefly described.

도 32에 도시된 패턴 구조물 어레이는 희생 패턴 구조물의 형상 및 배치와 제2 포토레지스트 패턴의 개구부 위치를 제외하고, 나머지 세부적인 공정들은 상기 도 4a 내지 도 12b를 참조로 설명한 것과 동일하다. The pattern structure array shown in FIG. 32 is the same as described with reference to FIGS. 4A to 12B except for the shape and arrangement of the sacrificial pattern structure and the opening position of the second photoresist pattern.

도 33 및 도 34는 도 32에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 33 and 34 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 32.

도 33을 참조하면 기판 상에 서로 평행하게 배치되는 희생 패턴 구조물(260)들을 형성한다. 상기 희생 패턴 구조물(260)들은 서로 길이가 다르며, 형상은 동일하다. 상기 희생 패턴 구조물(260)들은 동일한 형상이 반복 배치되거나 또는 동일한 형상이 기준 라인을 따라 대칭되도록 배치될 수 있다. Referring to FIG. 33, sacrificial pattern structures 260 are formed on the substrate to be parallel to each other. The sacrificial pattern structures 260 have different lengths and have the same shape. The sacrificial pattern structures 260 may be arranged such that the same shape is repeatedly arranged or the same shape is symmetric along the reference line.

본 실시예에서, 상기 희생 패턴 구조물(260)들은 제1 선폭을 갖고 제1 방향으로 연장되는 제1 희생 라인(260a)을 포함한다. 상기 제1 희생 라인(260a)의 일 단부에서 상기 제1 희생 라인(260a)의 연장 방향과 수직하게 꺾여지는 제1 희생 패드부(260b) 및 상기 제1 희생 라인부(260a)의 연장방향으로 계속 연장되면서 어느 지점에서 상기 연장 방향과 수직하게 꺾여지는 제2 희생 패드부(260c)를 포함한다. 상기 제1 및 제2 희생 패드부(260b, 260c)는 상기 제1 선폭에 비해 매우 넓은 선폭을 가지며, 구체적으로는 형성하고자 하는 패드 사이즈와 동일하거나 더 넓은 사이즈를 갖는다. 상기 희생 패턴 구조물(260)은 나란하게 복수개를 형성하며, 각 희생 패턴 구조물(260)들은 상기 희생 라인부의 길이가 서로 다르다. In the present exemplary embodiment, the sacrificial pattern structures 260 include a first sacrificial line 260a having a first line width and extending in a first direction. At one end of the first sacrificial line 260a in the extending direction of the first sacrificial pad portion 260b and the first sacrificial line portion 260a which are bent perpendicularly to the extending direction of the first sacrificial line 260a. The second sacrificial pad part 260c continues to extend and bends perpendicularly to the extension direction at some point. The first and second sacrificial pad portions 260b and 260c have a very wide line width compared to the first line width, and specifically, have a size equal to or larger than a pad size to be formed. The sacrificial pattern structures 260 are formed in plural in parallel, and the sacrificial pattern structures 260 have different lengths of the sacrificial line portions.

설명한 것과 같이, 상기 희생 패턴 구조물(260)의 형상이 달라지게 됨으로써 최종적으로 형성되는 패턴 구조물의 형상도 달라지게 된다. As described above, as the shape of the sacrificial pattern structure 260 is changed, the shape of the finally formed pattern structure is also changed.

도 34를 참조하면, 상기 도 4a 내지 도 12b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 구조(270)를 형성한다. 도 34에서, 도면부호 272는 도 5a를 참조로 설명한 공정을 수행할 때 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기 제2 포토레지스트 패턴의 노출 부위(272)를 식각함으로써, 상기 패드 영역(274a, 274b) 반대편의 라인 패턴이 서로 분리되고, 하나의 희생 패턴 구조물(260)로부터 2개의 각 패드 영역(274a, 274b)들이 정의된다. Referring to FIG. 34, an etch mask structure 270 is formed by performing the same process as described with reference to FIGS. 4A through 12B. In FIG. 34, reference numeral 272 denotes a portion exposed through the second photoresist pattern when performing the process described with reference to FIG. 5A. By etching the exposed portions 272 of the second photoresist pattern, line patterns opposite to the pad regions 274a and 274b are separated from each other, and two pad regions 274a and 274 are separated from one sacrificial pattern structure 260. 274b) are defined.

다음에, 상기 식각 마스크 구조(270)를 이용하여 하부의 식각 대상막을 식각함으로써, 도 32에 도시된 패턴 구조물 어레이를 형성할 수 있다. Next, by etching the lower etching target layer using the etching mask structure 270, the pattern structure array illustrated in FIG. 32 may be formed.

도 35는 도 32에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 35 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 32.

도 35에 도시된 것과 같이, 도 32에 도시된 패턴 구조물 어레이를 NAND 플래시 메모리 소자의 워드 라인(390)으로 사용할 수 있다. As shown in FIG. 35, the array of pattern structures shown in FIG. 32 may be used as a word line 390 of a NAND flash memory device.

또한, 도 35에 도시된 NAND 플래시 메모리 소자는 다음의 공정을 통해 형성할 수 있다. 먼저, 도 18 내지 도 21을 참조로 설명한 공정을 수행하여, 소자 분리막 패턴 및 액티브 패턴을 구분하고, 터널 산화막, 제1 게이트 전극막, 유전막 및 제2 게이트 전극막을 형성한다. 다음에, 상기 도 33 및 도 34를 참조로 설명한 공정과 동일한 공정을 수행하여 식각 마스크 구조를 형성하고, 상기 식각 마스크 구조를 이용하여, 상기 제2 게이트 전극막, 유전막 및 제1 게이트 전극막을 순차적으로 패터닝함으로써, 콘트롤 게이트와 공통으로 사용되는 워드 라인(390)을 형성한다. 또한, 셀 스트링의 양 단에는 선택 트랜지스터를 형성한다. In addition, the NAND flash memory device illustrated in FIG. 35 may be formed through the following process. First, the process described with reference to FIGS. 18 through 21 is performed to separate the device isolation layer pattern and the active pattern, and to form a tunnel oxide layer, a first gate electrode layer, a dielectric layer, and a second gate electrode layer. Next, an etch mask structure is formed by performing the same process as described with reference to FIGS. 33 and 34, and the second gate electrode film, the dielectric film, and the first gate electrode film are sequentially formed using the etch mask structure. By patterning, the word line 390 used in common with the control gate is formed. In addition, select transistors are formed at both ends of the cell string.

이 후, 상기 워드 라인(390) 및 선택 트랜지스터의 게이트 패턴(391)을 덮는 층간 절연막(도시안됨)을 형성하고, 상기 층간 절연막을 관통하여 콘트롤 게이트 패턴과 연결된 패드와 접촉하는 제1 콘택 플러그(392) 및 상기 게이트 패턴과 직접 접촉하는 제2 콘택 플러그(394)를 각각 형성한다. 이로써, 상기 NAND 플래시 메모리 소자를 제조할 수 있다. Thereafter, an interlayer insulating film (not shown) covering the word line 390 and the gate pattern 391 of the selection transistor is formed, and the first contact plug penetrates the interlayer insulating film and contacts the pad connected to the control gate pattern. 392 and second contact plugs 394 are formed in direct contact with the gate pattern. As a result, the NAND flash memory device can be manufactured.

실시예 5Example 5

도 36은 본 발명의 실시예 5에 따른 미세 패턴 구조물 어레이를 나타내는 평면도이다. 36 is a plan view illustrating an array of fine pattern structures according to Example 5 of the present invention.

도 36을 참조하면, 기판에 서로 나란하게 배치되는 제1 및 제2 패턴(280a, 280b)이 구비된다. Referring to FIG. 36, first and second patterns 280a and 280b are disposed on the substrate to be parallel to each other.

상기 제1 패턴(280a)은 제1 선폭을 가지면서 제1 방향으로 연장되는 제1 라인 패턴(E)과, 상기 제1 라인 패턴(E)의 일 단부와 수직하게 연결되는 제1 연장 라인(F) 및 상기 제1 연장 라인(F)과 연결되면서 상기 제1 방향으로 연장되고, 상기 제1 선폭보다 넓은 폭을 갖는 제1 패드(G)를 포함한다. 상기 제1 패드(G)는 상부에 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. 상기 제1 라인 패턴(E)은 사진 공정의 한계 선폭보다 더 작은 선폭을 가질 수 있다. The first pattern 280a has a first line width and extends in a first direction, and a first extension line perpendicularly connected to one end of the first line pattern E. And a first pad G connected to the first extension line F and extending in the first direction and having a width wider than the first line width. The first pad G has a wide enough width so that contact plugs for signal transmission may be disposed thereon. The first line pattern E may have a line width smaller than the limit line width of the photolithography process.

상기 제1 패드(G)에서 어느 하나의 측벽은 상대적으로 길게 연장되어 측방으로 돌출된 형상을 갖는다. 상기 돌출부(284)는 상기 제1 연장 라인(G)의 일 단부와 평행하는 라인 형상을 갖는다. Any one side wall of the first pad G has a shape that protrudes laterally extending relatively long. The protrusion 284 has a line shape parallel to one end of the first extension line G.

상기 제2 패턴(280b)은 상기 제1 패턴(280a)과 이웃하면서 서로 이격되게 배 치된다. 상기 제2 패턴(280b)은 상기 제1 라인 패턴(E)과 평행하게 연장되고 상기 제1 선폭을 갖는 제2 라인 패턴(E')과, 상기 제2 라인 패턴(E')의 일 단부와 연결되면서 상기 제1 방향으로 연장되는 제2 연장 라인(F') 및 제2 패드(G')를 포함한다. 상기 제2 패드(G')에서 일 측벽은 측방으로 상대적으로 길게 연장되어 돌출된 형상을 갖는다. 상기 돌출부(284)는 상기 제2 연장 라인(G')의 일 단부와 평행하도록 돌출된다. 상기 제2 패드(G')는 상부면에 신호 전달을 위한 콘택 플러그들이 배치될 수 있도록 충분히 넓은 폭을 갖는다. The second pattern 280b is disposed adjacent to the first pattern 280a and spaced apart from each other. The second pattern 280b extends in parallel with the first line pattern E and has a second line pattern E ′ having the first line width, and an end portion of the second line pattern E ′. A second extension line F 'and a second pad G' extending in the first direction while being connected are included. One side wall of the second pad G ′ extends laterally and has a protruding shape. The protrusion 284 protrudes parallel to one end of the second extension line G ′. The second pad G 'has a sufficiently wide width so that contact plugs for signal transmission may be disposed on an upper surface thereof.

도시된 것과 같이, 상기 제1 및 제2 패드(G, G')는 동일한 방향으로 나란하게 배치된다. 또한, 상기 제1 및 제2 연장 라인(F, F')은 서로 수직한 방향으로 각각 배치된다. As shown, the first and second pads G and G 'are arranged side by side in the same direction. In addition, the first and second extension lines F and F ′ are respectively disposed in directions perpendicular to each other.

한편, 도시된 것과 같이, 상기 제1 및 제2 패턴(280a, 280b)은 서로 이격되면서 복수개가 반복 배치된다. 도시된 것과 같이, 상기 제1 및 제2 패턴(280a, 280b)들은 각각 동일한 형상을 가지면서 라인 패턴의 길이만이 다르다. On the other hand, as shown in the figure, the plurality of first and second patterns 280a and 280b are spaced apart from each other. As shown, the first and second patterns 280a and 280b have the same shape and differ only in the length of the line pattern.

이하에서, 도 36에 도시된 패턴 구조물 어레이의 형성 방법을 간단히 설명한다. Hereinafter, a method of forming the pattern structure array shown in FIG. 36 will be briefly described.

도 36에 도시된 패턴 구조물 어레이는 희생 패턴 구조물의 형상 및 배치와 제2 포토레지스트 패턴의 개구부 위치를 제외하고, 나머지 세부적인 공정들은 상기 도 4a 내지 도 12b를 참조로 설명한 것과 동일하다. Except for the shape and arrangement of the sacrificial pattern structure and the opening position of the second photoresist pattern, the pattern structure array illustrated in FIG. 36 is the same as those described with reference to FIGS. 4A to 12B.

도 37 및 도 38은 도 36에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 37 and 38 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 36.

도 37을 참조하면, 기판 상에 서로 평행하게 배치되는 희생 패턴 구조물(290)들을 형성한다. 상기 희생 패턴 구조물(290)들은 서로 길이가 다르며, 형상은 동일하다. 상기 희생 패턴 구조물(290)들은 동일한 형상이 반복 배치되거나 또는 동일한 형상이 기준 라인을 따라 대칭되도록 배치될 수 있다. Referring to FIG. 37, sacrificial pattern structures 290 are formed on the substrate to be parallel to each other. The sacrificial pattern structures 290 have different lengths and the same shape. The sacrificial pattern structures 290 may be repeatedly arranged to have the same shape or to be symmetrical along the reference line.

본 실시예에서, 상기 희생 패턴 구조물(290)들은 제1 선폭을 갖고 제1 방향으로 연장되는 제1 희생 라인(290a)을 포함한다. 상기 제1 희생 라인(290a)의 일 단부에서 상기 제1 희생 라인(290a)의 연장 방향인 제1 방향과 수직하게 꺾여지고, 다시 상기 제1 방향과 평행하게 꺾여지는 형상의 제1 희생 패드부(290b)를 포함한다. 또한, 상기 제1 희생 라인(290a)의 일 단부에서 상기 제1 방향으로 계속 연장되는 제2 희생 패드부(290c)를 포함한다. 상기 제1 및 제2 희생 패드부(290b, 290c)는 상기 제1 선폭에 비해 매우 넓은 선폭을 가지며, 구체적으로는 형성하고자 하는 패드 사이즈와 동일하거나 더 넓은 사이즈를 갖는다. 상기 희생 패턴 구조물(290)은 나란하게 복수개를 형성하며, 각 희생 패턴 구조물(290)들은 상기 희생 라인의 길이가 서로 다르다. In the present embodiment, the sacrificial pattern structures 290 include a first sacrificial line 290a having a first line width and extending in a first direction. A first sacrificial pad portion having a shape that is bent perpendicularly to a first direction that is an extension direction of the first sacrificial line 290a at one end of the first sacrificial line 290a and is further bent in parallel with the first direction. 290b. In addition, a second sacrificial pad portion 290c continuously extending in the first direction from one end of the first sacrificial line 290a. The first and second sacrificial pad portions 290b and 290c have a very wide line width compared to the first line width, and specifically, have a size equal to or larger than a pad size to be formed. The sacrificial pattern structures 290 are formed in plural in parallel, and each sacrificial pattern structure 290 has a different length of the sacrificial line.

설명한 것과 같이, 상기 희생 패턴 구조물(290)의 형상이 달라지게 됨으로써 최종적으로 형성되는 패턴 구조물의 형상도 달라지게 된다. As described above, as the shape of the sacrificial pattern structure 290 is changed, the shape of the finally formed pattern structure is also changed.

도 38을 참조하면, 상기 도 4a 내지 도 12b를 참조로 설명한 공정과 동일한 공정을 수행함으로써, 식각 마스크 패턴(300)을 형성한다. 도 38에서, 도면부호 302는 도 5a를 참조로 설명한 공정을 수행할 때 제2 포토레지스트 패턴을 통해 노출되는 부위를 나타낸다. 상기 제2 포토레지스트 패턴의 노출 부위(302)를 식각함 으로써, 패드 영역(304a, 304b) 반대편의 라인 패턴이 서로 분리되고, 하나의 희생 패턴 구조물(290)로부터 2개의 각 패드영역(304a, 304b)이 정의된다. Referring to FIG. 38, an etch mask pattern 300 is formed by performing the same process as that described with reference to FIGS. 4A through 12B. In FIG. 38, reference numeral 302 denotes a portion exposed through the second photoresist pattern when performing the process described with reference to FIG. 5A. By etching the exposed portions 302 of the second photoresist pattern, line patterns opposite the pad regions 304a and 304b are separated from each other, and two pad regions 304a, 304b) is defined.

다음에, 상기 식각 마스크 패턴(300)을 이용하여 하부의 식각 대상막을 식각함으로써, 도 36에 도시된 패턴 구조물 어레이를 형성할 수 있다. Next, by etching the lower etching target layer using the etching mask pattern 300, the pattern structure array illustrated in FIG. 36 may be formed.

도 39는 도 36에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 39 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 36.

도 39에 도시된 것과 같이, 도 36에 도시된 패턴 구조물 어레이를 NAND 플래시 메모리 소자의 워드 라인(390)으로 사용할 수 있다. As shown in FIG. 39, the array of pattern structures shown in FIG. 36 may be used as a word line 390 of a NAND flash memory device.

또한, 도 36에 도시된 NAND 플래시 메모리 소자는 다음의 공정을 통해 형성할 수 있다. 먼저, 도 18 내지 도 21을 참조로 설명한 공정을 수행하여, 소자 분리막 패턴 및 액티브 패턴을 구분하고, 터널 산화막, 제1 게이트 전극막, 유전막 및 제2 게이트 전극막을 형성한다. 다음에, 상기 도 37 및 도 38을 참조로 설명한 공정과 동일한 공정을 수행하여 식각 마스크 패턴을 형성하고, 상기 식각 마스크 패턴을 이용하여, 상기 제2 게이트 전극막, 유전막 및 제1 게이트 전극막을 순차적으로 패터닝함으로써, 콘트롤 게이트와 공통으로 사용되는 워드 라인(390)을 형성한다. 또한, 셀 스트링의 양 단에는 선택 트랜지스터를 형성한다. In addition, the NAND flash memory device illustrated in FIG. 36 may be formed through the following process. First, the process described with reference to FIGS. 18 through 21 is performed to separate the device isolation layer pattern and the active pattern, and to form a tunnel oxide layer, a first gate electrode layer, a dielectric layer, and a second gate electrode layer. Next, an etching mask pattern is formed by performing the same process as that described with reference to FIGS. 37 and 38, and the second gate electrode layer, the dielectric layer, and the first gate electrode layer are sequentially formed using the etching mask pattern. By patterning, the word line 390 used in common with the control gate is formed. In addition, select transistors are formed at both ends of the cell string.

이 후, 상기 워드 라인(390) 및 선택 트랜지스터의 게이트 패턴(391)을 덮는 층간 절연막(도시안됨)을 형성하고, 상기 층간 절연막을 관통하여 콘트롤 게이트 패턴과 연결된 패드와 접촉하는 제1 콘택 플러그(392) 및 상기 게이트 패턴(391)과 직접 접촉하는 제2 콘택 플러그(394)를 각각 형성한다. 이로써, 상기 NAND 플래시 메모리 소자를 제조할 수 있다. Thereafter, an interlayer insulating film (not shown) covering the word line 390 and the gate pattern 391 of the selection transistor is formed, and the first contact plug penetrates the interlayer insulating film and contacts the pad connected to the control gate pattern. 392 and a second contact plug 394 are formed in direct contact with the gate pattern 391, respectively. As a result, the NAND flash memory device can be manufactured.

도 40은 본 발명에 따른 패턴 구조물 형성 방법을 적용하여 형성된 반도체 소자의 메모리 시스템의 개략적인 블록도이다.  40 is a schematic block diagram of a memory system of a semiconductor device formed by applying the method of forming a pattern structure according to the present invention.

도 40을 참조하면, 반도체 소자의 메모리 시스템(550)은 호스트(500), 메모리 콘트롤러(510), 및 플래시 메모리(520)를 구비한다. Referring to FIG. 40, a memory system 550 of a semiconductor device includes a host 500, a memory controller 510, and a flash memory 520.

상기 메모리 콘트롤러(510)는 호스트(500)와 플래시 메모리(520) 사이의 인터페이스 역할을 하며, 버퍼 메모리(510a)를 포함한다. 도시하지는 았았으나, 상기 메모리 콘트롤러(510)는 CPU, ROM, RAM 및 인터페이스 블록들을 더 포함할 수 있다. The memory controller 510 serves as an interface between the host 500 and the flash memory 520 and includes a buffer memory 510a. Although not shown, the memory controller 510 may further include a CPU, a ROM, a RAM, and interface blocks.

상기 플래시 메모리(520)는 셀 어레이(522), 디코더(524), 페이지 버퍼(526), 비트 라인 선택 회로(528), 데이터 버퍼(530), 및 콘트롤 유닛(532)을 더 포함할 수 있다. The flash memory 520 may further include a cell array 522, a decoder 524, a page buffer 526, a bit line selection circuit 528, a data buffer 530, and a control unit 532. .

상기 호스트(500)로부터 데이터, 어드레스 신호 및 쓰기 명령 (write command)이 메모리 콘트롤러(510)에 입력되고, 상기 메모리 콘트롤러(510)에서는 입력된 명령에 따라 데이터가 셀 어레이(522)에 쓰여지도록 플래시 메모리(520)를 제어한다. 또한, 메모리 콘트롤러(510)는 호스트(500)로부터 입력되는 읽기 명령 (read command)에 따라, 셀 어레이(522)에 저장되어 있는 데이터가 읽어지도록 플래시 메모리(520)를 제어한다. 상기 데이터 버퍼(530)는 호스트(500)와 플래시 메모리(520) 사이에서 전송되는 데이터를 임시 저장하는 역할을 한다. Data, an address signal, and a write command are input from the host 500 to the memory controller 510, and the memory controller 510 flashes the data to be written to the cell array 522 according to the input command. The memory 520 is controlled. Also, the memory controller 510 controls the flash memory 520 to read data stored in the cell array 522 according to a read command input from the host 500. The data buffer 530 temporarily stores data transmitted between the host 500 and the flash memory 520.

상기 플래시 메모리(520)의 셀 어레이(522)는 복수의 메모리 셀로 구성된다. 상기 디코더(524)는 워드 라인(WL0, WL1, ..., WLn)을 통해 셀 어레이(522)와 연결되어 있다. 상기 디코더(524)는 메모리 콘트롤러(510)로부터 어드레스를 입력받고, 1 개의 워드 라인(WL0, WL1, ..., WLn)을 선택하거나, 비트 라인(BL0, BL1, ..., BLm)을 선택하도록 선택 신호(Yi)를 발생한다. 페이지 버퍼(526)는 비트 라인(BL0, BL1, ..., BLm)을 통해 셀 어레이(522)와 연결된다. The cell array 522 of the flash memory 520 is composed of a plurality of memory cells. The decoder 524 is connected to the cell array 522 through word lines WL0, WL1,..., WLn. The decoder 524 receives an address from the memory controller 510 and selects one word line WL0, WL1,..., WLn, or selects a bit line BL0, BL1,..., BLm. A selection signal Yi is generated to select. The page buffer 526 is connected to the cell array 522 through bit lines BL0, BL1,..., BLm.

상기 반도체 소자의 메모리 시스템에 포함되는 플래시 메모리(520)에서 일 단부에 패드를 포함하고, 미세한 선폭을 가지면서 반복되는 패턴들은 상기 각 실시예들 중 어느 하나의 구조를 가질 수 있다. 구체적으로, 상기 플래시 메모리 소자에서 각 워드 라인들 및 비트 라인들은 상기 실시예들 중 어느 하나의 패턴 구조물 어레이를 가질 수 있다. In the flash memory 520 included in the memory system of the semiconductor device, pads may be included at one end of the flash memory 520, and the repeated patterns may have the structure of any one of the above embodiments. Specifically, each word line and bit line in the flash memory device may have an array of pattern structures of any one of the above embodiments.

도시하지는 않았지만, 다른 예로, 상기 반도체 소자의 메모리 시스템에서 메모리는 플래시 메모리 이외에도 디램 소자, 에스램 소자 등으로 구성될 수 있다. 또한, 상기 디램 소자 또는 에스램 소자에 포함되는 반복 패턴들도 상기 각 실시예들 중 어느 하나의 구조를 가질 수 있다. 즉, 상기 디램 소자 또는 에스램 소자의 워드 라인 및 비트 라인들도 상기 실시예들 중 어느 하나의 패턴 구조물 어레이를 가질 수 있다. Although not shown, in another example, in the memory system of the semiconductor device, the memory may include DRAM devices, SRAM devices, etc. in addition to the flash memory. In addition, the repeating patterns included in the DRAM device or the SRAM device may have a structure of any one of the above embodiments. That is, the word line and the bit line of the DRAM device or the SRAM device may also have the pattern structure array of any one of the above embodiments.

상기 설명한 것과 같이, 본 발명에 의하면 간단한 공정에 의해 일 단부에 넓은 폭을 갖는 패드를 포함하는 미세 반복 패턴을 구현할 수 있다. 또한, 상기 본 발명에 따른 패턴 구조물 형성 방법은 미세 반복 패턴을 포함하는 반도체 소자들을 제조할 때 사용될 수 있다. As described above, according to the present invention, it is possible to implement a fine repeating pattern including a pad having a wide width at one end by a simple process. In addition, the method of forming a pattern structure according to the present invention may be used when manufacturing semiconductor devices including a fine repeating pattern.

도 1a는 본 발명의 실시예 1에 따른 패턴 구조물을 나타내는 단면도이다. 1A is a cross-sectional view illustrating a pattern structure according to Embodiment 1 of the present invention.

도 1b는 본 발명의 실시예 1에 따른 패턴 구조물의 평면도이다. 1B is a plan view of a pattern structure according to Embodiment 1 of the present invention.

도 2는 도 1b에 도시된 패턴 구조물의 일 단부를 확대한 것이다. FIG. 2 is an enlarged view of one end of the pattern structure shown in FIG. 1B.

도 3a 내지 도 12b는 도 1a에 도시된 패턴 구조물의 형성 방법을 나타내는 평면도 및 단면도들이다.3A to 12B are plan views and cross-sectional views illustrating a method of forming the pattern structure shown in FIG. 1A.

도 13은 도 1a 및 도 1b에 도시된 제1 및 제2 패턴과 동일한 형상을 갖는 미세 패턴들이 교호적으로 반복 배치된 패턴 구조물 어레이를 나타낸다. FIG. 13 illustrates an array of pattern structures in which fine patterns having the same shape as the first and second patterns illustrated in FIGS. 1A and 1B are alternately and repeatedly arranged.

도 14 및 도 15는 도 13에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 14 and 15 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 13.

도 16은 NAND 플래시 메모리 소자의 셀의 회로도이다. 16 is a circuit diagram of a cell of a NAND flash memory device.

도 17a는 도 1a 및 도 1b에 도시된 패턴 구조물을 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 17A is a plan view of a cell of a NAND flash memory device including the pattern structure shown in FIGS. 1A and 1B.

도 17b는 도 1a 및 도 1b에 도시된 패턴 구조물을 포함하는 NAND 플래시 메모리 소자의 셀의 단면도이다. FIG. 17B is a cross-sectional view of a cell of a NAND flash memory device including the pattern structure shown in FIGS. 1A and 1B.

도 18 내지 도 21, 도 22a 및 도 23a는 도 17a 및 도 17b에 도시된 NAND 플래시 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.18 to 21, 22A, and 23A are cross-sectional views illustrating a method of manufacturing the NAND flash memory device shown in FIGS. 17A and 17B.

도 22b 및 도 23b는 도 17a 및 도 17b에 도시된 NAND 플래시 메모리 소자의 제조 방법을 설명하기 위한 평면도이다.22B and 23B are plan views illustrating a method of manufacturing the NAND flash memory device illustrated in FIGS. 17A and 17B.

도 24는 본 발명의 실시예 2에 따른 미세 패턴 구조물 어레이를 나타내는 평 면도이다. 24 is a plan view showing an array of fine pattern structures according to Embodiment 2 of the present invention.

도 25 및 도 26은 도 24에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 25 and 26 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 24.

도 27은 도 24에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 27 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 24.

도 28은 본 발명의 실시예 3에 따른 미세 패턴 구조물 어레이를 나타내는 평면도다. 28 is a plan view showing an array of fine pattern structures according to Embodiment 3 of the present invention.

도 29 및 도 30은 도 28에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 29 and 30 are plan views illustrating a method of forming a pattern structure array illustrated in FIG. 28.

도 31은 도 28에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 31 is a plan view of a cell of a NAND flash memory device including the array of pattern structures shown in FIG. 28.

도 32는 본 발명의 실시예 4에 따른 미세 패턴 구조물 어레이를 나타내는 평면도이다. 32 is a plan view illustrating an array of fine pattern structures according to a fourth embodiment of the present invention.

도 33 및 도 34는 도 32에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 33 and 34 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 32.

도 35는 도 32에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 35 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 32.

도 36은 본 발명의 실시예 5에 따른 미세 패턴 구조물 어레이를 나타내는 평면도이다. 36 is a plan view illustrating an array of fine pattern structures according to Example 5 of the present invention.

도 37 및 도 38은 도 36에 도시된 패턴 구조물 어레이 형성 방법을 설명하기 위한 평면도이다. 37 and 38 are plan views illustrating the method of forming the pattern structure array illustrated in FIG. 36.

도 39는 도 36에 도시된 패턴 구조물 어레이를 포함하는 NAND 플래시 메모리 소자의 셀의 평면도이다. FIG. 39 is a top view of a cell of the NAND flash memory device including the array of pattern structures shown in FIG. 36.

도 40은 본 발명에 따른 패턴 구조물 형성 방법을 적용하여 형성된 반도체 소자의 메모리 시스템의 개략적인 블록도이다. 40 is a schematic block diagram of a memory system of a semiconductor device formed by applying the method of forming a pattern structure according to the present invention.

Claims (29)

연장 라인; An extension line; 상기 연장 라인의 일 단부와 연결되고, 상기 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 돌출부를 갖는 패드를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물. And a pad connected to one end of the extension line, the pad having a wider width than the extension line and having a protrusion protruding in one side. 제1항에 있어서, 상기 돌출부는 상기 연장 라인의 연장 방향과 동일한 방향으로 돌출된 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물.  The pattern structure of claim 1, wherein the protrusion has a shape protruding in the same direction as the extension direction of the extension line. 제2항에 있어서, 상기 돌출부는 라인 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물.The pattern structure of claim 2, wherein the protrusion has a line shape. 제1항에 있어서, 상기 연장 라인에서 상기 패드와 연결되는 부위의 반대편 단부에는 제1 방향으로 연장되는 라인 패턴이 연결되는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of a semiconductor device according to claim 1, wherein a line pattern extending in a first direction is connected to an opposite end portion of the extension line that is connected to the pad. 제4항에 있어서, 상기 라인 패턴에서 상기 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. 5. The pattern structure of claim 4, wherein an end portion of the line pattern opposite to the extension line is bent in a direction different from the first direction. 제4항에 있어서, 상기 라인 패턴은 상기 연장 라인의 선폭보다 더 좁은 선폭을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of claim 4, wherein the line pattern has a narrower line width than the line width of the extension line. 제1 연장 라인과, 상기 제1 연장 라인의 일 단부와 연결되고, 상기 제1 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 제1 돌출부를 갖는 제1 패드를 포함하는 제1 패턴; A first pattern including a first extension line and a first pad connected to one end of the first extension line, the first pad having a wider width than the first extension line and protruding in one side; 상기 제1 연장 라인과 각도를 가지면서 상기 제1 연장 라인과 이격되는 제2 연장 라인과, 상기 제2 연장 라인의 일 단부와 연결되고, 상기 제2 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 제2 돌출부를 갖는 제2 패드를 포함하는 제2 패턴을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물.A second extension line spaced apart from the first extension line and having an angle with the first extension line, connected to one end of the second extension line, and having a wider width than the second extension line, And a second pattern including a second pad having a protruding second protrusion. 제7항에 있어서, 상기 제1 및 제2 연장 라인은 서로 수직하게 배치되는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of claim 7, wherein the first and second extension lines are disposed perpendicular to each other. 제7항에 있어서, 상기 제1 및 제2 돌출부는 각각 상기 제1 연장 라인의 연장 방향 및 제2 연장 라인의 연장 방향으로 돌출된 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of claim 7, wherein the first and second protrusions protrude in an extension direction of the first extension line and an extension direction of the second extension line, respectively. 제7항에 있어서, The method of claim 7, wherein 상기 제1 연장 라인에서 상기 제1 패드와 연결되는 부위의 반대편 단부에 연결되고, 제1 방향으로 연장되는 제1 라인 패턴; 및 A first line pattern connected to an opposite end of a portion of the first extension line that is connected to the first pad and extending in a first direction; And 상기 제2 연장 라인에서 상기 제2 패드와 연결되는 부위의 반대편 단부에 연결되고, 상기 제1 라인 패턴과 평행하게 상기 제1 방향으로 연장되는 제2 라인 패턴을 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물. And a second line pattern connected to an opposite end of a portion of the second extension line that is connected to the second pad and extending in the first direction in parallel with the first line pattern. Pattern constructions. 제10항에 있어서, 상기 제1 라인 패턴에서 상기 제1 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 갖고, 상기 제2 라인 패턴에서 상기 제2 연장 라인과 연결되는 부위의 반대편 단부는 상기 제1 방향과 다른 방향으로 꺾어진 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. 11. The method of claim 10, wherein the opposite end portion of the portion connected to the first extension line in the first line pattern has a shape bent in a direction different from the first direction, and in the second line pattern Opposite ends of the portions to be connected have a shape bent in a direction different from the first direction. 제11항에 있어서, 상기 제1 라인 패턴 및 제2 라인 패턴은 서로 다른 길이를 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of the semiconductor device of claim 11, wherein the first line pattern and the second line pattern have different lengths. 제10항에 있어서, 상기 제1 및 제2 라인 패턴은 상기 제1 연장 라인 및 제2 연장 라인의 선폭보다 더 좁은 선폭을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물. The pattern structure of the semiconductor device of claim 10, wherein the first and second line patterns have a narrower line width than the line widths of the first and second extension lines. 제10항에 있어서, 상기 제1 및 제2 라인 패턴은 게이트 전극인 것을 특징으 로 하는 반도체 소자의 패턴 구조물. The pattern structure of a semiconductor device according to claim 10, wherein the first and second line patterns are gate electrodes. 식각 대상막 상에, 제1 방향으로 연장되고 제1 선폭을 갖는 희생 라인, 상기 희생 라인의 일 단부와 근접하여 상기 희생 라인의 연장 방향과 각도를 가지면서 연결되고 상기 제1 선폭보다 넓은 선폭을 갖는 제1 희생 패드부, 상기 희생 라인의 일 단부와 연결되고 상기 제1 선폭보다 넓은 선폭을 갖는 제2 희생 패드부를 포함하고, 제1 물질막 패턴 및 제2 물질막 패턴이 적층된 희생 패턴 구조물을 형성하는 단계; On the etch target layer, a sacrificial line extending in the first direction and having a first line width, connected with an angle with an extension direction of the sacrificial line in close proximity to one end of the sacrificial line, and having a line width wider than the first line width. A sacrificial pattern structure including a first sacrificial pad portion having a first sacrificial pad portion connected to one end of the sacrificial line and having a line width wider than the first line width, and having a first material layer pattern and a second material layer pattern stacked thereon; Forming a; 상기 희생 패턴 구조물의 측벽에 스페이서 형성막을 형성하는 단계; Forming a spacer forming layer on sidewalls of the sacrificial pattern structure; 상기 제1 및 제2 희생 패드부 사이의 하부가 서로 분리되어 고립된 형상을 갖도록, 상기 제1 및 제2 희생 패드부 사이에 위치하는 상기 희생 라인 및 스페이서 형성막의 적어도 일부분을 선택적으로 제거하는 단계; Selectively removing at least a portion of the sacrificial line and the spacer forming layer positioned between the first and second sacrificial pad portions so that the lower portion between the first and second sacrificial pad portions is separated from each other to have an isolated shape; ; 상기 스페이서 형성막을 이방성 식각하여 스페이서를 형성하는 단계; Anisotropically etching the spacer forming layer to form a spacer; 상기 제1 및 제2 희생 패드부 및 상기 스페이서를 남기면서 상기 희생 라인을 제거하여, 식각 마스크 구조를 형성하는 단계; 및 Removing the sacrificial lines while leaving the first and second sacrificial pad portions and the spacers to form an etch mask structure; And 상기 식각 마스크 구조를 이용하여 상기 식각 대상막을 식각함으로써, 제1 라인 패턴, 제1 연장 라인 및 제1 패드를 포함하는 제1 패턴과 제2 라인 패턴, 제2 연장 라인 및 제2 패드를 포함하는 제2 패턴을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물의 형성 방법. The etching target layer is etched using the etching mask structure to include a first pattern including a first line pattern, a first extension line, and a first pad, a second line pattern, a second extension line, and a second pad. And forming each of the second patterns. 제15항에 있어서, 상기 제1 물질막 패턴은 폴리머를 포함하고, 상기 제2 물질막 패턴은 실리콘 산질화막을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The method of claim 15, wherein the first material layer pattern comprises a polymer and the second material layer pattern comprises a silicon oxynitride layer. 제15항에 있어서, 상기 희생 패턴 구조물에서, 상기 희생 라인에 포함되는 제2 물질막 패턴은 상기 제1 및 제2 희생 패드부에 포함되는 제2 물질막 패턴보다 얇은 두께를 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The method of claim 15, wherein in the sacrificial pattern structure, the second material layer pattern included in the sacrificial line has a thickness thinner than the second material layer pattern included in the first and second sacrificial pad parts. Method of forming a pattern structure of a semiconductor device. 제15항에 있어서, 상기 희생 패턴 구조물을 형성하는 단계는, The method of claim 15, wherein the forming of the sacrificial pattern structure comprises: 상기 식각 대상막 상에 제1 및 제2 물질막을 형성하는 단계; 및Forming first and second material layers on the etching target layer; And 상기 제1 및 제2 물질막을 사진 식각 공정을 통해 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. And patterning the first and second material layers through a photolithography process. 제15항에 있어서, 상기 희생 라인 및 스페이서 형성막의 적어도 일부분을 선택적으로 제거하는 단계는, The method of claim 15, wherein selectively removing at least a portion of the sacrificial line and the spacer forming film, 상기 제1 및 제2 희생 패드부 사이에 위치하는 상기 희생 라인 및 상기 스페이서 형성막의 일부와, 상기 제1 및 제2 희생 패드부 반대쪽의 희생 라인의 타단부 및 상기 스페이서 형성막의 일부를 선택적으로 노출시키는 포토레지스트 패턴을 형성하는 단계; Selectively exposing a portion of the sacrificial line and the spacer forming layer positioned between the first and second sacrificial pad portions, the other end of the sacrificial line opposite the first and second sacrificial pad portions, and a portion of the spacer forming film; Forming a photoresist pattern; 상기 포토레지스트 패턴을 식각 마스크로 상기 희생 라인 및 스페이서 형성 막을 이방성 식각하여 상기 제1 및 제2 희생 패드부 사이에 개구부와 상기 스페이서를 형성하는 단계; 및 Anisotropically etching the sacrificial line and the spacer formation layer using the photoresist pattern as an etch mask to form an opening and the spacer between the first and second sacrificial pad portions; And 상기 포토레지스트 패턴을 제거하고, 동시에 상기 제1 및 제2 희생 패드부의 하부가 서로 분리되어 고립된 형상을 갖도록 상기 개구부 측벽으로 노출되는 상기 희생 라인의 일부분을 제거하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. Removing the photoresist pattern and simultaneously removing a portion of the sacrificial line exposed to the sidewall of the opening so that lower portions of the first and second sacrificial pad portions are separated from each other to have an isolated shape. Method of forming the structure. 제19항에 있어서, 상기 포토레지스트 패턴을 제거할 때, 상기 희생 라인의 제2 물질막 패턴은 남기면서 상기 제1 물질막 패턴을 제거하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The method of claim 19, wherein when the photoresist pattern is removed, the first material layer pattern is removed while leaving the second material layer pattern of the sacrificial line. 제15항에 있어서, 상기 희생 패턴 구조물의 제1 및 제2 희생 패드부는 각각 상기 희생 라인과 연결되는 예비 연장부 및 패드가 형성되는 부위인 예비 패드부를 각각 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The semiconductor device pattern of claim 15, wherein the first and second sacrificial pad portions of the sacrificial pattern structure each include a preliminary extension portion connected to the sacrificial line and a preliminary pad portion which is a portion where a pad is formed. Method of forming the structure. 제21항에 있어서, 상기 제1 및 제2 희생 패드부에 포함되는 각각의 예비 연장부 중 적어도 하나는 상기 희생 라인과 일정 각도를 갖도록 배치되는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. 22. The method of claim 21, wherein at least one of each preliminary extension included in the first and second sacrificial pad portions is disposed to have a predetermined angle with the sacrificial line. 제21항에 있어서, 상기 예비 연장부의 길이는 상기 포토레지스트 패턴을 제 거할 때, 상기 희생 라인의 제1 물질막 패턴이 제거되는 너비와 동일하거나 상기 너비보다 더 긴 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The pattern of the semiconductor device of claim 21, wherein the length of the preliminary extension is equal to or longer than a width at which the first material layer pattern of the sacrificial line is removed when the photoresist pattern is removed. Method of forming the structure. 제15항에 있어서, 상기 희생 라인을 제거하여 식각 마스크 구조를 형성하는 공정은,The method of claim 15, wherein the removing the sacrificial line to form an etch mask structure, 상기 제1 및 제2 희생 패드부의 제2 물질막 패턴을 남기면서 상기 희생 라인에 포함된 제2 물질막 패턴을 식각하는 단계; 및 Etching the second material layer pattern included in the sacrificial line while leaving the second material layer patterns of the first and second sacrificial pad parts; And 상기 희생 라인에 포함된 제1 물질막 패턴을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. And etching the first material film pattern included in the sacrificial line. 제24항에 있어서, 상기 제1 및 제2 희생 패드부의 제1 물질막 패턴을 남기면서 상기 제1 및 제2 희생 패드부의 제2 물질막 패턴을 선택적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. 25. The method of claim 24, further comprising selectively etching the second material film patterns of the first and second sacrificial pad parts while leaving the first material film patterns of the first and second sacrificial pad parts. A method of forming a pattern structure of a semiconductor device. 제15항에 있어서, 상기 식각 마스크 구조는 제1 방향으로 연장되는 라인 형상의 제1 스페이서 및 상기 제1 스페이서의 일 단부와 접하는 제1 희생 패드부의 일부와, 제1 스페이서와 평행하게 배치되는 라인 형상의 제2 스페이서 및 상기 제2 스페이서의 일 단부와 접하는 제2 희생 패드부의 일부를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The line pattern structure of claim 15, wherein the etching mask structure comprises a first spacer having a line shape extending in a first direction, a portion of the first sacrificial pad portion in contact with one end of the first spacer, and a line disposed in parallel with the first spacer. And a second sacrificial pad portion in contact with one end of the second spacer and the second spacer having a shape. 제15항에 있어서, 상기 제1 및 제2 희생 패드부의 반대쪽에 위치하는 상기 희생 라인의 단부는 상기 희생 라인의 제1 방향과 다른 방향으로 꺾어진 형상을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법.The pattern structure of the semiconductor device of claim 15, wherein an end portion of the sacrificial line positioned opposite to the first and second sacrificial pad portions has a shape bent in a direction different from a first direction of the sacrificial line. Way. 제15항에 있어서, 상기 식각 마스크 구조는 상기 제1 방향으로 연장되는 라인 형상을 갖는 부분과, 제1 및 제2 희생 패드부의 일부를 둘러싸면서 상기 제1 및 제2 희생 패드부로부터 돌출되는 형상을 갖는 부분을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법.The method of claim 15, wherein the etch mask structure protrudes from the first and second sacrificial pad portions while enclosing portions having a line shape extending in the first direction and portions of the first and second sacrificial pad portions. Method for forming a pattern structure of a semiconductor device comprising a portion having a. 제15항에 있어서, 상기 제1 및 제2 패턴에 포함되는 제1 및 제2 연장 라인은 식각 로딩 효과에 의해 상기 제1 및 제2 라인 패턴보다 넓은 선폭을 갖는 것을 특징으로 하는 반도체 소자의 패턴 구조물 형성 방법. The semiconductor device pattern of claim 15, wherein the first and second extension lines included in the first and second patterns have a wider line width than the first and second line patterns due to an etch loading effect. Method of forming the structure.
KR1020090086808A 2009-09-15 2009-09-15 Pattern structure and method for forming the same KR101645720B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090086808A KR101645720B1 (en) 2009-09-15 2009-09-15 Pattern structure and method for forming the same
US12/862,972 US8618679B2 (en) 2009-09-15 2010-08-25 Pattern structures in semiconductor devices
JP2010202316A JP5700982B2 (en) 2009-09-15 2010-09-09 Pattern structure of semiconductor device
TW099131046A TWI545691B (en) 2009-09-15 2010-09-14 Pattern structures in semiconductor devices and methods of forming pattern structures in semiconductor devices
CN201010282946.3A CN102024779B (en) 2009-09-15 2010-09-15 Pattern structures in semiconductor devices and method for forming the same
US14/072,882 US9558993B2 (en) 2009-09-15 2013-11-06 Pattern structures in semiconductor devices and methods of forming pattern structures in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090086808A KR101645720B1 (en) 2009-09-15 2009-09-15 Pattern structure and method for forming the same

Publications (2)

Publication Number Publication Date
KR20110029228A true KR20110029228A (en) 2011-03-23
KR101645720B1 KR101645720B1 (en) 2016-08-05

Family

ID=43729691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086808A KR101645720B1 (en) 2009-09-15 2009-09-15 Pattern structure and method for forming the same

Country Status (5)

Country Link
US (2) US8618679B2 (en)
JP (1) JP5700982B2 (en)
KR (1) KR101645720B1 (en)
CN (1) CN102024779B (en)
TW (1) TWI545691B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884377B2 (en) 2012-02-22 2014-11-11 Samsung Electronics Co., Ltd. Conductive line structures and methods of forming the same
US9793155B2 (en) 2014-08-20 2017-10-17 Samsung Electronics Co., Ltd. Method of fabricating flash memory device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751977B2 (en) * 2010-11-18 2014-06-10 Texas Instruments Incorporated Method for generating ultra-short-run-length dummy poly features
US8953336B2 (en) * 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
US8980762B2 (en) * 2012-08-31 2015-03-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20140064458A (en) * 2012-11-20 2014-05-28 삼성전자주식회사 Method of forming semiconductor device and the device
US9378979B2 (en) 2012-11-20 2016-06-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices and devices fabricated thereby
KR102059183B1 (en) 2013-03-07 2019-12-24 삼성전자주식회사 Method of forming semiconductor device and the device
TW201530726A (en) * 2014-01-29 2015-08-01 Eorex Corp Memory chip and memory storage device
JP2015176573A (en) * 2014-03-18 2015-10-05 株式会社ジャパンディスプレイ Electrode substrate, display device, input device, and manufacturing method of electrode substrate
KR20160084236A (en) * 2015-01-05 2016-07-13 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR20160120964A (en) 2015-04-09 2016-10-19 삼성전자주식회사 Semiconductor device
CN106340519B (en) * 2015-07-07 2019-11-29 旺宏电子股份有限公司 Semiconductor device and its manufacturing method
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
TWI704647B (en) * 2015-10-22 2020-09-11 聯華電子股份有限公司 Integrated circuit and process thereof
KR20170091833A (en) 2016-02-01 2017-08-10 삼성전자주식회사 Semiconductor device and method for manufacturing the same
KR20170120895A (en) 2016-04-22 2017-11-01 삼성전자주식회사 Integrated circuit device and method of manufacturing the same
KR102467884B1 (en) * 2018-03-30 2022-11-16 에스케이하이닉스 주식회사 Method of forming a pattern and method of manufacturing a semiconductor device using the same
JP2020047634A (en) * 2018-09-14 2020-03-26 キオクシア株式会社 Pattern forming method, master template, and template manufacturing method
CN111640658B (en) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 Semiconductor device and method of forming the same
CN113611702B (en) * 2021-08-04 2023-07-18 福建省晋华集成电路有限公司 Semiconductor memory device and method for forming semiconductor device
US20230043973A1 (en) * 2021-08-04 2023-02-09 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device and method of forming semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790998B1 (en) * 2006-10-02 2008-01-03 삼성전자주식회사 Method of forming pad pattern using self-align double patterning method, and method of forming contact hole using self-align double patterning method
JP2008098271A (en) * 2006-10-10 2008-04-24 Rohm Co Ltd Inspection pad

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894254B2 (en) * 1995-09-20 1999-05-24 ソニー株式会社 Semiconductor package manufacturing method
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3706533B2 (en) 2000-09-20 2005-10-12 三洋電機株式会社 Semiconductor device and semiconductor module
JP4979154B2 (en) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2001358215A (en) * 2000-06-16 2001-12-26 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
JP4103497B2 (en) * 2002-04-18 2008-06-18 ソニー株式会社 Memory device and method for manufacturing and using the same, semiconductor device and method for manufacturing the same
US6858944B2 (en) * 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
KR100584965B1 (en) 2003-02-24 2006-05-29 삼성전기주식회사 A package substrate, and its manufacturing method
KR20060113162A (en) 2005-04-29 2006-11-02 삼성전자주식회사 Method of forming patterns for semiconductor device
KR100850216B1 (en) 2007-06-29 2008-08-04 삼성전자주식회사 Method of forming fine patterns of semiconductor device using double patterning process
KR100810616B1 (en) * 2006-10-02 2008-03-06 삼성전자주식회사 Semiconductor device having conductinve lines of fine line width and method of fabricating the same
KR100843236B1 (en) 2007-02-06 2008-07-03 삼성전자주식회사 Method of forming fine patterns of semiconductor device using double patterning process
KR100914289B1 (en) 2007-10-26 2009-08-27 주식회사 하이닉스반도체 Method for forming patterns in semiconductor memory device using spacer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790998B1 (en) * 2006-10-02 2008-01-03 삼성전자주식회사 Method of forming pad pattern using self-align double patterning method, and method of forming contact hole using self-align double patterning method
JP2008098271A (en) * 2006-10-10 2008-04-24 Rohm Co Ltd Inspection pad

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884377B2 (en) 2012-02-22 2014-11-11 Samsung Electronics Co., Ltd. Conductive line structures and methods of forming the same
US9318419B2 (en) 2012-02-22 2016-04-19 Samsung Electronics Co., Ltd. Conductive line structures and methods of forming the same
US9793155B2 (en) 2014-08-20 2017-10-17 Samsung Electronics Co., Ltd. Method of fabricating flash memory device

Also Published As

Publication number Publication date
CN102024779B (en) 2014-12-31
JP2011066409A (en) 2011-03-31
KR101645720B1 (en) 2016-08-05
US20140065820A1 (en) 2014-03-06
JP5700982B2 (en) 2015-04-15
US20110062595A1 (en) 2011-03-17
US8618679B2 (en) 2013-12-31
US9558993B2 (en) 2017-01-31
CN102024779A (en) 2011-04-20
TW201133711A (en) 2011-10-01
TWI545691B (en) 2016-08-11

Similar Documents

Publication Publication Date Title
KR101645720B1 (en) Pattern structure and method for forming the same
US7604926B2 (en) Method of manufacturing a semiconductor device
US7906435B2 (en) Semiconductor device and a manufacturing method thereof
KR101566405B1 (en) Method of forming patterns of semiconductor device
JP4271243B2 (en) Method for forming integrated circuit pattern
KR100750950B1 (en) Wiring structure in a semiconductor device and method of forming the same, non-volatile memory device and method of manufacturing the same
US8921233B2 (en) Microelectronic fabrication methods using composite layers for double patterning
KR20060131621A (en) A method for manufacturing semiconductor device
US20120156883A1 (en) Method of forming patterns of semiconductor device
US9343467B2 (en) Semiconductor device
JP2012019184A (en) Method of forming patterns of semiconductor device
US7592271B2 (en) Method of fabricating a flash memory device
US11876048B2 (en) Memory device and method of manufacturing the same
US11889700B2 (en) Semiconductor device including dummy channels and through wiring structure
KR101082092B1 (en) Method of fabricating pattern in semicondutor device using spacer
KR101346294B1 (en) Methods of forming a semiconductor device
US7381652B2 (en) Method of manufacturing flash memory device
JP5524167B2 (en) Manufacturing method of semiconductor device
KR100890400B1 (en) Conductive structure and method for forming the same, and non-volatile memory device including the conductive structure and method for forming the same
KR20080069428A (en) Method for fabricating semiconductor device
KR20100076317A (en) Method for forming pattern of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right