KR20110024239A - 커패시턴스 측정 장치와 그 측정 방법 - Google Patents

커패시턴스 측정 장치와 그 측정 방법 Download PDF

Info

Publication number
KR20110024239A
KR20110024239A KR1020090082147A KR20090082147A KR20110024239A KR 20110024239 A KR20110024239 A KR 20110024239A KR 1020090082147 A KR1020090082147 A KR 1020090082147A KR 20090082147 A KR20090082147 A KR 20090082147A KR 20110024239 A KR20110024239 A KR 20110024239A
Authority
KR
South Korea
Prior art keywords
output voltage
transistor
circuit
capacitance
measuring
Prior art date
Application number
KR1020090082147A
Other languages
English (en)
Inventor
백도현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090082147A priority Critical patent/KR20110024239A/ko
Publication of KR20110024239A publication Critical patent/KR20110024239A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2646—Testing of individual semiconductor devices for measuring noise
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/04—Testing or calibrating of apparatus covered by the other groups of this subclass of instruments for measuring time integral of power or current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

측정 대상 장치의 커패시턴스를 측정하기 위한 측정 장치는, 상기 측정 대상 장치가 상기 측정 장치(10)에 접속될 때, 다수의 제어 신호들에 응답하여 가변되는 제1출력 전압과 제2출력 전압을 출력하기 위한 측정 회로를 포함한다. 상기 측정 장치는 상기 제1출력 전압과 상기 제2출력 전압의 전압 차이를 적분하고 상기 커패시턴스에 상응하는 적분 전압을 출력하기 위한 적분 회로를 더 포함한다.
커패시턴스 측정, DUT, 적분 회로

Description

커패시턴스 측정 장치와 그 측정 방법{Apparatus and method for measuring the capacitance of the device under test}
본 발명의 개념에 따른 실시 예는 커패시턴스 측정 기술에 관한 것으로, 특히 출력 전압들의 전압 차이의 적분 결과에 기초하여 측정 대상 장치의 커패시턴스를 측정하는 장치와 그 방법에 관한 것이다.
반도체 회로의 전기적인 파라미터들과 접속 기생 성분들(interconnect parasitic components)의 변화는 상기 반도체 회로의 성능과 수율에 중요한 역할을 한다. 따라서 상기 반도체 회로의 성능과 수율을 향상시킬 수 있는 방법이 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 출력 전압들의 전압 차이의 적분 결과에 기초하여 측정 대상 장치의 커패시턴스를 측정하는 장치와 그 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 측정 대상 장치의 커패시턴스를 측정하기 위한 측정 장치는, 상기 측정 대상 장치가 상기 측정 장치에 접속될 때, 다수의 제어 신호들에 응답하여 가변되는 제1출력 전압과 제2출력 전압을 출력하기 위한 측정 회로와, 상기 제1출력 전압과 상기 제2출력 전압의 전압 차이를 적분하고 상기 커패시턴스에 상응하는 적분 전압을 출력하기 위한 적분 회로를 포함한다.
상기 측정 회로는 기준 커패시터가 접속된 노드와, 상기 측정 대상 장치가 접속될 수 있는 패드와, 상기 다수의 제어 신호들 중에서 어느 하나에 응답하여 상기 제1출력 전압을 가변시키기 위하여 제1전원과 상기 노드 사이에 전류 패스를 형성함과 동시에 상기 제2출력 전압을 가변시키기 위하여 제2전원과 상기 패드 사이에 전류 패스를 형성하는 전류 패스 회로를 포함한다.
상기 측정 회로는 상기 다수의 제어 신호들 중에서 다른 하나에 응답하여 상기 노드와 상기 패드를 접지에 접속시키기 위한 접속 회로를 더 포함한다.
상기 접속 회로는 상기 전류 패스 회로가 디스에이블될 때 인에이블된다.
상기 적분 회로는 상기 제1출력 전압과 상기 제2출력 전압을 비교하기 위한 비교기와, 상기 비교기의 출력 신호를 적분하여 상기 커패시턴스에 상응하는 상기 적분 전압을 출력하기 위한 적분기를 포함한다.
본 발명의 다른 실시 예에 따른 측정 장치를 이용하여 측정 대상 장치의 커패시턴스를 측정하는 방법은, 상기 측정 대상 장치와 상기 측정 장치가 접속될 때, 다수의 제어 신호들에 응답하여 동시에 가변되는 제1출력 전압과 제2출력 전압을 출력하는 단계와, 상기 제1출력 전압과 상기 제2출력 전압의 전압 차이를 적분하여 상기 커패시턴스에 상응하는 적분 전압을 출력하는 단계를 포함한다.
본 발명의 실시 예에 따른 측정 대상 장치의 커패시턴스를 측정하기 위한 측정 장치는 출력 전압들의 전압 차이의 적분 결과에 기초하여 상기 커패시턴스를 정확하게 측정할 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 커패시턴스 측정 장치의 블락도를 나타낸다.
도 1을 참조하면, 측정 대상 장치(14)의 커패시턴스를 측정할 수 있는 측정 장치(10)는 측정 회로(12), 및 적분 회로(20)를 포함한다. 상기 측정 장치(10)는 테스터일 수 있다.
측정 회로(12)는 측정 대상 장치(14)가 접속 패드(N2)를 통하여 상기 측정 장치(10)에 접속될 때, 다수의 제어 신호들(Vgp와 Vgn)에 응답하여 동시에 가변될 수 있는 제1출력 전압(Vrout)과 제2출력 전압(VLout)을 출력할 수 있다. 예컨대, 제1출력 전압(Vrout)과 제2출력 전압(VLout) 각각은 측정 대상 장치(14)의 커패시턴스에 따라 가변될 수 있다. 예컨대, 측정 회로(12)는 전하-기반(charge-based) 커패시턴스 측정 회로일 수 있다.
적분 회로(20)는 상기 제1출력 전압(Vrout)과 상기 제2출력 전압(VLout)의 전압 차이(Vdiff)를 적분하고 적분 결과에 따라 상기 측정 대상 장치(14)의 커패시턴스에 상응하는 적분 전압(Vo)을 출력할 수 있다.
상기 측정 대상 장치(Device Under Test(DUT); 14)는 온-칩 장치(On-chip device), 웨이퍼, 칩, 또는 커패시턴스를 갖는 전자 장치일 수 있다.
측정 장치(10)는 다수의 제어 신호들(Vgp와 Vgn)을 생성하기 위한 펄스 발생기(16)와, 상기 펄스 발생기(16)의 동작을 제어하기 위한 컨트롤러(18)를 더 포함할 수 있다. 예컨대, 상기 펄스 발생기(16)는 링 오실레이터(미도시)로부터 생성된 클락 신호에 따라 도 3에 도시된 바와 같은 다수의 제어 신호들(Vgp와 Vgn)을 생성할 수 있다.
적분 회로(20)는 비교기(26), 및 적분기(25)를 포함할 수 있다. 상기 비교기 (26)는 상기 제1출력 전압(Vrout)과 상기 제2출력 전압(VLout)을 수신하여 이들(Vrout과VLout)의 전압 차이에 상응하는 출력 전압(Vdiff)을 출력한다. 상기 적분 회로(20)는 그 명칭에도 불구하고 두 전압들의 전압 차이에 따른 출력 신호를 생성하는 회로를 포함한다.
적분기(25)는 상기 비교기(26)의 출력 신호(Vdiff)를 적분하여 측정 대상 장치(14)의 커패시턴스에 상응하는 적분 전압(Vo)을 출력한다.
실시 예에 따라, 적분 회로(20)는 제1출력 전압(Vrout)을 버퍼링하기 위한 제1버퍼(22), 상기 제2출력 전압(VLout))을 버퍼링하기 위한 제2버퍼(24), 및 적분기(25)의 출력 전압 (Vdiff)을 버퍼링하기 위한 제3버퍼(30)를 더 포함할 수 있다.
상기 측정 장치(10)의 컨트롤러(18)는 상기 측정 대상 장치(14)의 동작을 테스트하기 위한 테스트 신호들을 상기 측정 대상 장치(14)로 공급할 수 있다. 예컨 대, 컨트롤러(18)는 클락 신호들, 내부 접속 커패시턴스(interconnect capacitance)를 계산하기 위하여 필요한 DC 신호들을 생성하기 위한 제어 신호들, 및 측정 대상 장치(14)의 성능을 나타내는 클락 주파수를 모니터링하기 위한 제어 신호들을 측정 대상 장치(14)로 공급할 수 있다.
도 2는 도 1에 도시된 측정 회로의 회로도를 나타낸다.
도 1과 도 2를 참조하면, 측정 회로(12)는 기준 커패시터(Cref)가 접속된 노드(N1), 측정 대상 장치(14)가 접속될 수 있는 패드(N2), 전류 패스 회로, 및 접속 회로를 포함한다.
상기 전류 패스 회로는 다수의 제어 신호들(Vgp와 Vgn) 중에서 어느 하나 (Vgp)에 응답하여 제1출력 전압(Vrout)을 가변시키기 위하여 제1전원(Vref)과 상기 노드(N1) 사이에 전류 패스를 형성함과 동시에 제2출력 전압(VLout)을 가변시키기 위하여 제2전원(VLoad)과 상기 패드(N2) 사이에 전류 패스를 형성한다.
상기 접속 회로는 상기 다수의 제어 신호들(Vgp와 Vgn) 중에서 다른 하나 (Vgn)에 응답하여 상기 노드(N1)와 상기 패드(N2)를 접지(VSS)에 접속시킬 수 있다. 즉, 상기 접속 회로는 방전 회로의 기능을 수행할 수 있다.
실시 예에 따라 제1전원(Vref)의 전압과 제2전원(VLoad)의 전압은 서로 동일할 수도 있고 서로 다를 수도 있다.
상기 전류 패스 회로는 다수의 저항들(32와 34)과 다수의 PMOS트랜지스터들 (36와 38)을 포함하고, 상기 접속 회로는 다수의 NMOS트랜지스터들(40과 42)을 포 함한다.
제1전원(Vref)과 접지(VSS) 사이에는 제1저항(32), 제1PMOS 트랜지스터(36), 및 제1NMOS 트랜지스터(40)가 직렬로 접속된다.
제2전원(VLoad)과 접지(VSS) 사이에는 제2저항(34), 제2PMOS 트랜지스터(38), 및 제2NMOS 트랜지스터(42)가 직렬로 접속된다.
다수의 PMOS트랜지스터들(36과 38) 각각의 게이트로 제1제어 신호(Vgp)가 공급되고, 다수의 NMOS트랜지스터들(40과 42) 각각의 게이트로 제2제어 신호(Vgn)가 공급된다.
다수의 저항들(32와 34) 각각의 저항값은 동일할 수 있다. 다수의 PMOS트랜지스터들(36과 38) 각각의 채널의 넓이-대-길이의 비는 동일 할 수 있고 다수의 NMOS트랜지스터들(40과 42) 각각의 채널의 넓이-대-길이의 비는 동일 할 수 있다. 그러나, 각 트랜지스터(36, 38, 40, 및 42)의 채널의 넓이-대-길이의 비는 실시 예에 따라 변경될 수 있다.
도 3은 도 2에 도시된 측정 회로의 동작을 설명하기 위한 타이밍 도를 나타내고, 도 4와 도 5는 도 1에 도시된 적분 회로의 출력 신호와 커패시턴스의 관계를 나타내는 그래프이다.
도 2부터 도 5를 참조하여 측정 회로(12)를 포함하는 측정 장치(10)의 동작을 설명하면 다음과 같다.
제1제어 신호(Vgp)가 제1레벨, 예컨대 하이 레벨일 때 다수의 PMOS트랜지스 터들(36와 38)은 턴-오프된다. 제2제어 신호(Vgn)가 제1레벨일 때 다수의 NMOS트랜지스터들(40과 42)은 턴-온되므로, 각 커패시터(Cref와 CLoad)의 전하는 접지(VSS)로 방전된다. 여기서, CLoad는 측정 대상 장치(14)의 커패시턴스 또는 등가 커패시컨스를 나타낸다.
제2제어 신호(Vgn)가 제2레벨, 예컨대 로우 레벨인 상태에서 제1제어 신호 (Vgp)가 제1레벨로부터 제2레벨로 천이할 때(T1), 각 전원(Vref와 VLoad)으로부터 공급되는 전하(또는 전류)는 각 PMOS트랜지스터(36과 38)를 통하여 각 커패시터 (Cref와 CLoad)로 공급되므로, 각 저항(32와 34)에 흐르는 각 전류(Iref와 ILoad)는 동시에 변동, 예컨대 감소한다. 따라서, 제1출력 전압(Vrout)과 제2출력 전압 (VLout)은 동시에 변동, 예컨대 감소한다.
각 저항(32와 34)의 저항값이 RL일 때, 제1출력 전압(Vrout)과 제2출력 전압 (VLout)은 수학식 1과 같이 표현된다.
[수학식 1]
Figure 112009053891111-PAT00001
그라고, 비교기(26)의 출력 신호(Vdiff)는 수학식 2와 같이 표현된다.
[수학식 2]
Figure 112009053891111-PAT00002
따라서, 측정 장치(10)의 적분기(28)로부터 출력되는 적분 전압(Vo)은 수학식 3과 같이 표현된다.
[수학식 3]
Figure 112009053891111-PAT00003
여기서, Avg(Vdiff)는 적분기(28)의 평균 적분 전압을 나타내고, Freq는 제1제어 신호(Vgp)의 주파수를 나타낸다. 따라서, 측정 대상 장치(14)의 커패시턴스 (CLoad)는 수학식 2 또는 수학식 3에 기초하여 계산될 수 있다.
실시 예에 따라, 측정 장치(10)는 적분기(28)로부터 출력되는 적분 전압(Vo)에 상응하는 측정 대상 장치(14)의 커패시턴스(CLoad)를 자동으로 계산하기 위한 계산기(미 도시)를 더 포함할 수 있다.
도 4와 도 5는 도 1에 도시된 적분 회로의 출력 신호와 측정 대상 장치의 커패시턴스의 관계를 나타내는 그래프들이다.
도 4와 도 5에는 각 적분 전압(Vo)에 상응하는 상기 측정 대상 장치(14)의 각 커패시턴스가 도시되어 있다. 예컨대, 도 4의 그래프는 제1출력 전압(Vrout)과 제2출력 전압(VLout)의 전압 차이(Vdiff)에 따라 감소하는 각 적분 전압(Vo)을 나타 내고, 도 5의 그래프는 제1출력 전압(Vrout)과 제2출력 전압(VLout)의 전압 차이 (Vdiff)에 따라 증가하는 각 적분 전압(Vo)을 나타낸다.
도 6은 본 발명의 실시 예에 따른 커패시턴스 측정 장치의 동작을 설명하기 위한 플로우차트이다.
도 1, 도 2, 및 도 6을 참조하여 측정 장치(10)를 이용하여 측정 대상 장치(14)의 커패시턴스(또는, 등가 커패시컨스)를 측정하는 방법을 설명하면 다음과 같다.
상기 측정 대상 장치(14)와 상기 측정 장치(10)가 패드(N2)를 통하여 서로 접속된다. 상기 측정 장치(10)의 측정 회로(12)는 다수의 제어 신호들(Vgp와 Vgn)에 응답하여 동시에 가변되는 제1출력 전압(Vrout)과 제2출력 전압(VLout)을 출력한다(S10).
상기 측정 장치(10)의 적분 회로(20)는 제1출력 전압(Vrout)과 제2출력 전압(VLout)의 전압 차이(Vdiff)를 적분하고(S20), 적분 결과에 따라 상기 측정 대상 장치(14)의 총 커패시턴스에 상응하는 적분 전압(Vo)을 출력한다(S30).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 커패시턴스 측정 장치의 블락도를 나타낸다.
도 2는 도 1에 도시된 측정 회로의 회로도를 나타낸다.
도 3은 도 2에 도시된 측정 회로의 동작을 설명하기 위한 타이밍 도이다.
도 4와 도 5는 도 1에 도시된 적분 회로의 출력 신호와 커패시턴스의 관계를 나타내는 그래프들이다.
도 6은 본 발명의 실시 예에 따른 커패시턴스 측정 장치의 동작을 설명하기 위한 플로우차트이다.

Claims (9)

  1. 측정 대상 장치의 커패시턴스를 측정하기 위한 측정 장치에 있어서,
    상기 측정 대상 장치가 상기 측정 장치에 접속될 때, 다수의 제어 신호들에 응답하여 가변되는 제1출력 전압과 제2출력 전압을 출력하기 위한 측정 회로; 및
    상기 제1출력 전압과 상기 제2출력 전압의 전압 차이를 적분하고 상기 커패시턴스에 상응하는 적분 전압을 출력하기 위한 적분 회로를 포함하는 측정 장치.
  2. 제1항에 있어서, 상기 측정 회로는,
    기준 커패시터가 접속된 노드;
    상기 측정 대상 장치가 접속될 수 있는 패드;
    상기 다수의 제어 신호들 중에서 어느 하나에 응답하여 상기 제1출력 전압을 가변시키기 위하여 제1전원과 상기 노드 사이에 전류 패스를 형성함과 동시에 상기 제2출력 전압을 가변시키기 위하여 제2전원과 상기 패드 사이에 전류 패스를 형성하는 전류 패스 회로를 포함하는 측정 장치.
  3. 제2항에 있어서, 상기 측정 회로는,
    상기 다수의 제어 신호들 중에서 다른 하나에 응답하여 상기 노드와 상기 패드를 접지에 접속시키기 위한 접속 회로를 더 포함하는 측정 장치.
  4. 제3항에 있어서, 상기 접속 회로는 상기 전류 패스 회로가 디스에이블될 때 인에이블되는 측정 장치.
  5. 제1항에 있어서, 상기 측정 회로는,
    제1전원과 상기 제1출력 전압을 출력하기 위한 제1출력단 사이에 접속된 제1저항;
    제2전원과 상기 제2출력 전압을 출력하기 위한 제2출력단 사이에 접속된 제2저항;
    상기 제1출력단과 접지 사이에 직렬로 접속된 제1트랜지스터와 제2트랜지스터;
    상기 제2출력단과 상기 접지 사이에 직렬로 접속된 제3트랜지스터와 제4트랜지스터;
    상기 제1트랜지스터와 상기 제2트랜지스터의 공통 전극과 상기 접지 사이에 접속된 기준 커패시터; 및
    상기 제3트랜지스터와 상기 제4트랜지스터의 공통 전극과 상기 접지 사이에 접속되며 상기 측정 대상 장치가 접속될 수 있는 패드를 포함하며,
    상기 다수의 제어 신호들 중에서 어느 하나는 상기 제1트랜지스터의 게이트와 상기 제3트랜지스터의 게이트로 공급되고,
    상기 다수의 제어 신호들 중에서 다른 하나는 상기 제2트랜지스터의 게이트와 상기 제4트랜지스터의 게이트로 공급되는 측정 장치.
  6. 제5항에 있어서, 상기 제1트랜지스터와 상기 제3트랜지스터는 PMOS 트랜지스터이고, 상기 제2트랜지스터와 상기 제4트랜지스터는 NMOS트랜지스터인 측정 장치.
  7. 제5항에 있어서, 상기 제1저항의 저항값과 상기 제2저항의 저항값을 동일한 측정 장치.
  8. 제1항에 있어서, 상기 적분 회로는,
    상기 제1출력 전압과 상기 제2출력 전압을 비교하기 위한 비교기; 및
    상기 비교기의 출력 신호를 적분하여 상기 커패시턴스에 상응하는 상기 적분 전압을 출력하기 위한 적분기를 포함하는 측정 장치.
  9. 측정 장치를 이용하여 측정 대상 장치의 커패시턴스를 측정하는 방법에 있어서,
    상기 측정 대상 장치와 상기 측정 장치가 접속될 때, 다수의 제어 신호들에 응답하여 동시에 가변되는 제1출력 전압과 제2출력 전압을 출력하는 단계; 및
    상기 제1출력 전압과 상기 제2출력 전압의 전압 차이를 적분하여 상기 커패시턴스에 상응하는 적분 전압을 출력하는 단계를 포함하는 측정 대상 장치의 커패시턴스를 측정하는 방법.
KR1020090082147A 2009-09-01 2009-09-01 커패시턴스 측정 장치와 그 측정 방법 KR20110024239A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082147A KR20110024239A (ko) 2009-09-01 2009-09-01 커패시턴스 측정 장치와 그 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082147A KR20110024239A (ko) 2009-09-01 2009-09-01 커패시턴스 측정 장치와 그 측정 방법

Publications (1)

Publication Number Publication Date
KR20110024239A true KR20110024239A (ko) 2011-03-09

Family

ID=43932114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082147A KR20110024239A (ko) 2009-09-01 2009-09-01 커패시턴스 측정 장치와 그 측정 방법

Country Status (1)

Country Link
KR (1) KR20110024239A (ko)

Similar Documents

Publication Publication Date Title
JP5170086B2 (ja) リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP4627446B2 (ja) 電流測定装置、試験装置、電流測定方法、および試験方法
US9797951B2 (en) Systems and methods mitigating temperature dependence of circuitry electronic devices
WO2010029709A1 (ja) 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法
US8519730B2 (en) Circuit, system, and method for degradation detection
US10761130B1 (en) Voltage driver circuit calibration
US20080143348A1 (en) On Silicon Interconnect Capacitance Extraction
TW201303544A (zh) 電壓調節器
EP2562932A1 (en) Integrated circuit
EP3038257A1 (en) Reconfigurable delay circuit, delay monitor circuit using said delay circuit, variation correction circuit, variation measurement method, and variation correction method
KR102076824B1 (ko) 보호 회로, 이를 이용한 회로 보호 방법 및 표시장치
US9444458B2 (en) Semiconductor device including inverter gate circuit with connection configuration switch circuit switching real values of gate width and gate length
US8013589B2 (en) Semiconductor device
JP2007040771A (ja) ノイズ測定用半導体装置
US20090140713A1 (en) Regulator circuit for testing inherent performance of an integrated circuit
KR20110024239A (ko) 커패시턴스 측정 장치와 그 측정 방법
US8648617B2 (en) Semiconductor device and method of testing semiconductor device
EP1977261A2 (en) Method of evaluating a delay of an input/output circuit and corresponding device
KR101167203B1 (ko) 반도체 장치의 기생 커패시턴스 및 누설전류를 측정하는 측정 회로
TWI596348B (zh) 測量裝置
JP7289973B2 (ja) ボルテージレギュレータ
JP5098889B2 (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
JP2004228104A (ja) 半導体集積回路
JP5444917B2 (ja) 抵抗値調整回路
JP2013088146A (ja) 試験装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination