KR20110018691A

KR20110018691A - Semiconductor device and method of manufacturing the same

Info

Publication number: KR20110018691A
Application number: KR1020090076282A
Authority: KR
Inventors: 장동인
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-08-18
Filing date: 2009-08-18
Publication date: 2011-02-24
Also published as: KR101111922B1

Abstract

PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve the reliability and the property of a semiconductor device by preventing the fail of the semiconductor device. CONSTITUTION: A semiconductor substrate(100) has a cell region and a peripheral area(P). A storage node(SN) is formed on the cell region of the semiconductor substrate. A cylinder type guard ring is formed on the peripheral region of the semiconductor substrate and has a bended shape on the upper side thereof. A support pattern fixes the storage node and the guard ring.

Description

Semiconductor device and method for manufacturing same {SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게, 반도체 소자의 페일을 방지해서 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device and a method for manufacturing the same, which can prevent the semiconductor device from failing and improve the characteristics and reliability of the semiconductor device.

반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, and its capacity is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.

따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다. Therefore, it is required to use a dielectric film having a high dielectric constant, to enlarge the surface area of the electrode, or to reduce the distance between the electrodes in order to obtain a high capacity capacitor. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitations, and studies for forming a high-capacitance capacitor use a dielectric film having a high dielectric constant or increase the height of the capacitor to increase the surface area of the electrode. It is going to expand.

여기서, 상기 전극의 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 실린더형의 3차원 구조로 형성하는 방법이 있는데, 이렇게 하면 스토리지 노드의 양면을 모두 활용할 수 있기 때문에 상대적으로 매우 넓은 전극 면적을 갖는다. 한편, 상기 실린더형 스토리지 노드를 형성하기 위해서는, 스토리지 노드를 형성한 후에 형성틀로서 작용한 셀 영역의 몰드 절연막을 모두 제거하는 딥-아웃 공정을 수행해야 한다. 이때, 상기 딥-아웃 공정시 페리 지역의 몰드 절연막이 제거되는 것을 방지하기 위해, 셀 영역의 스토리지 노드 형성시 상기 셀 영역과 페리 영역의 경계 부분에 가드링을 형성하는 방법이 제안된 바 있다.Here, the method for increasing the surface area of the electrode is a method of forming the shape of the storage node in the form of a cylindrical three-dimensional structure, since this can utilize both sides of the storage node, a relatively very large electrode area Have On the other hand, in order to form the cylindrical storage node, after forming the storage node, a dip-out process of removing all of the mold insulating film of the cell region serving as a forming frame must be performed. In this case, in order to prevent the mold insulating layer of the ferry region from being removed during the dip-out process, a method of forming a guard ring at a boundary portion between the cell region and the ferry region when forming a storage node of the cell region has been proposed.

그러나, 전술한 종래 기술의 경우에는 상기 가드링이 형성될 홀이 상부에서 경사면을 가져 그 입구가 넓혀진 형태로 형성되기 때문에, 후속 스토리지 노드 간 분리를 위한 에치백 공정시 상기 경사면을 갖는 홀 상부의 가드링 부분이 손실된다. 그 결과, 셀 영역의 몰드 절연막을 제거하기 위한 딥-아웃 공정시 상기 손실된 가드링 부분에서 벙커 등의 페일이 발생되며, 이로 인해, 반도체 소자의 특성 및 신뢰성이 저하된다.However, in the above-described prior art, since the hole in which the guard ring is to be formed has an inclined surface at the top thereof, the inlet is formed to be widened. The guard ring part is lost. As a result, a failing of a bunker or the like occurs in the lost guard ring portion during the dip-out process for removing the mold insulating film of the cell region, thereby degrading the characteristics and reliability of the semiconductor device.

한편, 상기 가드링용 홀을 형성하기 위한 식각 공정 시간을 줄이면 가드링용 홀 상부의 경사면을 어느정도 완화할 수는 있으나, 이 경우에는, 충분한 시간동아 식각 공정이 수행되지 않으므로 셀 영역의 스토리지 노드용 콘택홀이 스토리지 노드 콘택 플러그가 노출되도록 제대로 형성되지 않는다는 단점이 있다.Meanwhile, if the etching process for forming the guard ring hole is reduced, the inclined surface of the upper portion of the guard ring hole may be alleviated to some extent. In this case, since the etching process is not performed for sufficient time, the contact hole for the storage node of the cell region may be reduced. The disadvantage is that this storage node contact plug is not properly formed to be exposed.

본 발명은 반도체 소자의 페일을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.The present invention provides a semiconductor device and a method of manufacturing the same, which can prevent the semiconductor device from failing.

또한, 본 발명은 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 제공한다.In addition, the present invention provides a semiconductor device and a method of manufacturing the same that can improve the characteristics and reliability of the semiconductor device.

본 발명의 실시예에 따른 반도체 소자는, 셀 영역과 페리 영역을 갖는 반도체 기판과, 상기 반도체 기판의 셀 영역에 형성된 스토리지 노드 및 상기 반도체 기판의 페리 영역에 형성되며, 상단부에서 절곡된 형상을 갖는 실린더형 가드링을 포함한다.A semiconductor device according to an embodiment of the present invention includes a semiconductor substrate having a cell region and a ferry region, a storage node formed in a cell region of the semiconductor substrate, and a ferry region of the semiconductor substrate, and having a shape bent at an upper end thereof. It includes a cylindrical guard ring.

상기 가드링은 상단부에서 실린더형 가드링의 내부를 향해 절곡된 형상을 갖는다.The guard ring has a shape bent toward the inside of the cylindrical guard ring at the upper end.

상기 스토리지 노드 및 가드링을 고정하도록 형성된 지지 패턴을 더 포함한다.It further includes a support pattern formed to secure the storage node and the guard ring.

상기 지지 패턴은 식각 선택비가 서로 다른 제1 질화막과 제2 질화막의 적층 구조를 포함한다.The support pattern includes a stacked structure of a first nitride film and a second nitride film having different etching selectivity.

상기 제1 질화막은 상기 제2 질화막보다 상대적으로 높은 식각 선택비를 갖는다.The first nitride layer has an etching selectivity higher than that of the second nitride layer.

또한, 본 발명의 실시예에 따른 반도체 소자의 제조방법은, 셀 영역과 페리 영역을 갖는 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 식각해서 상기 셀 영역에 스토리지 노드용 홀을 형성하고 상기 페리 영역에 상단부에서 절곡 된 형상을 갖는 가드링용 홀을 형성하는 단계와, 상기 스토리지 노드용 홀과 가드링용 홀의 표면을 포함한 절연막 상에 도전막을 형성하는 단계 및 상기 도전막을 에치백해서 상기 셀 영역에 스토리지 노드를 형성하고 상기 페리 영역에 상단부에서 절곡된 형상을 갖는 실린더형 가드링을 형성하는 단계를 포함한다.In addition, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming an insulating film on a semiconductor substrate having a cell region and a ferry region, etching the insulating film to form holes for storage nodes in the cell region. Forming a guard ring hole having a shape bent at an upper end in the ferry region, forming a conductive film on the insulating layer including the storage node hole and the surface of the guard ring hole, and etching back the conductive film to the cell region And forming a cylindrical guard ring having a shape bent at an upper end in the ferry region.

상기 절연막은 지지막이 개재된 적층 구조로 형성한다.The insulating film is formed in a laminated structure with a supporting film interposed therebetween.

상기 지지막은 식각 선택비가 서로 다른 제1 질화막과 제2 질화막의 적층 구조로 형성한다.The support layer has a stacked structure of first and second nitride layers having different etching selectivity.

상기 제1 질화막은 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식으로 형성한다.The first nitride film is formed by a Plasma Enhanced-Chemical Vapor Deposition (PE-CVD) method.

상기 제2 질화막은 LP-CVD(Low Pressure-Chemical Vapor Deposition) 방식으로 형성한다.The second nitride film is formed by a low pressure-chemical vapor deposition (LP-CVD) method.

상기 셀 영역에 스토리지 노드를 형성하고 상기 페리 영역에 가드링을 형성하는 단계 후, 상기 셀 영역의 절연막과 셀 영역에 인접한 가드링 일측의 절연막 부분을 제거하는 단계를 더 포함한다.After forming the storage node in the cell region and the guard ring in the ferry region, the method may further include removing an insulating layer of the cell region and an insulating portion of one side of the guard ring adjacent to the cell region.

게다가, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은, 셀 영역과 페리 영역을 갖는 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상 에 제1 질화막과 제2 질화막의 적층 구조를 포함하는 지지막을 형성하되, 상기 제1 질화막은 상기 제2 질화막보다 상대적으로 높은 식각 선택비를 갖는 막으로 형성하는 단계와, 상기 지지막 및 절연막을 식각해서 상기 셀 영역에 스토리지 노드용 홀을 형성하고 상기 페리 영역에 가드링용 홀을 형성하되, 상기 가드링용 홀은 상기 식각 선택비가 상대적으로 높은 제1 질화막 부분이 상기 제2 질화막과 절연막 부분보다 더 많이 식각되어, 상기 지지막이 형성된 상단부에서 절곡된 형상을 갖도록 형성하는 단계와, 상기 스토리지 노드용 홀과 가드링용 홀의 표면을 포함한 절연막 상에 도전막을 형성하는 단계 및 상기 도전막을 에치백해서 상기 셀 영역에 스토리지 노드를 형성하고 상기 페리 영역에 상단부에서 절곡된 형상을 갖는 실린더형 가드링을 형성하는 단계를 포함한다.In addition, a method of manufacturing a semiconductor device according to another embodiment of the present invention includes forming an insulating film on a semiconductor substrate having a cell region and a ferry region, and forming a stacked structure of a first nitride film and a second nitride film on the insulating film. Forming a support layer, wherein the first nitride layer is formed of a film having an etching selectivity relatively higher than that of the second nitride layer; and etching the support layer and the insulating layer to form holes for storage nodes in the cell region. And forming a guard ring hole in the ferry region, wherein the guard ring hole is more etched than the second nitride layer and the insulating layer because the first nitride layer portion having the relatively high etch selectivity is etched, and is bent at the upper end of the support layer. Forming a conductive film on the insulating film including the surface of the storage node hole and the guard ring hole; And etching back the conductive layer to form a storage node in the cell region and forming a cylindrical guard ring having a shape bent at an upper end in the ferry region.

상기 셀 영역에 스토리지 노드를 형성하고 상기 페리 영역에 가드링을 형성하는 단계 후, 상기 지지막을 식각하여 상기 스토리지 노드 및 가드링을 고정하는 지지 패턴을 형성하는 단계 및 상기 셀 영역의 절연막과 셀 영역에 인접한 가드링 일측의 절연막 부분을 제거하는 단계를 더 포함한다.After forming a storage node in the cell region and forming a guard ring in the ferry region, forming a support pattern for etching the support layer to fix the storage node and the guard ring; and an insulating layer and a cell region of the cell region. The method may further include removing a portion of the insulating layer adjacent to the guard ring.

본 발명은 서로 다른 식각 선택비를 갖는 제1 및 제2 질화막의 적층 구조를 포함하는 지지막을 형성함으로써, 페리 영역에 상단부에서 절곡된 형상을 갖는 가드링을 형성할 수 있으며, 이를 통해, 후속 에치백 공정시 상기 가드링이 손실되는 것을 최소화할 수 있다.The present invention can form a guard ring having a shape bent at the upper end in the ferry region by forming a supporting film including a laminated structure of first and second nitride films having different etching selectivity, thereby allowing subsequent The loss of the guard ring during the tooth back process can be minimized.

따라서, 본 발명은 후속 딥-아웃 공정시 손실된 가드링 부분에서 벙커 등의 페일이 발생되는 것을 방지할 수 있으며, 그러므로, 본 발명은 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.Accordingly, the present invention can prevent the occurrence of failing of bunker or the like in the guard ring portion lost during the subsequent dip-out process, and therefore, the present invention can improve the characteristics and reliability of the semiconductor device.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도로서, 도시된 바와 같이, 셀 영역(C)과 페리 영역(P)을 갖는 반도체 기판(100) 상에 소정의 하부 구조물(도시안됨)이 형성되어 있다. 상기 소정의 하부 구조물이 형성된 반도체 기판(100) 상에 식각 정지막(102), 제1 절연막(104), 제2 절연막(106), 지지 패턴(112) 및 제3 절연막(114)이 차례로 형성되어 있다. 상기 제1 내지 제3 절연막(104, 106, 114)은 상기 페리 영역(P) 일측의 식각 정지막(102) 부분 상에만 형성되어 있다. 상기 지지 패턴(112)은 제1 질화막(108)과 제2 질화막(110)의 적층 구조를 포함하며, 상기 제1 질화막(108)과 제2 질화막(110)은 서로 다른 식각 선택비를 갖는다. 바람직하게, 상기 제1 질화막(108)은 상기 제2 질화막(110)보다 상대 적으로 높은 식각 선택비를 갖는다.FIG. 1 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention, and as illustrated, a predetermined lower structure (shown on a semiconductor substrate 100 having a cell region C and a ferry region P). No) is formed. An etch stop layer 102, a first insulating layer 104, a second insulating layer 106, a support pattern 112, and a third insulating layer 114 are sequentially formed on the semiconductor substrate 100 on which the predetermined lower structure is formed. It is. The first to third insulating layers 104, 106, and 114 are formed only on portions of the etch stop layer 102 on one side of the ferry region P. The support pattern 112 includes a stacked structure of the first nitride film 108 and the second nitride film 110, and the first nitride film 108 and the second nitride film 110 have different etching selectivity. Preferably, the first nitride film 108 has a higher etching selectivity than the second nitride film 110.

상기 반도체 기판(100)의 셀 영역(C)에는 실린더형 스토리지 노드(SN)가 형성되어 있으며, 상기 반도체 기판(100)의 페리 영역(P)에는 상단부에서 절곡된 형상(A)을 갖는 실린더형 가드링(GL)이 형성되어 있다. 상기 가드링(GL)은 상단부에서, 즉, 지지 패턴(112) 부분에서 상기 실린더형 가드링(GL)의 내부를 향해 절곡된 형상(A)을 갖는다. 구체적으로, 상기 가드링(GL)은 제3 절연막(114)과 제1 질화막(110) 부분에서 하부로 갈수록 폭이 좁아지는 경사면을 갖고, 상기 제1 질화막(108)과 제2 질화막(110)의 경계 부분에서 한번 꺾인 후에 하부로 갈수록 폭이 넓어지는 경사면을 가지며, 상기 제2 질화막(108)과 제2 절연막(106)의 경계 부분에서 다시 한번 꺾인 후에 하부로 갈수록 폭이 좁아지는 경사면을 갖는 절곡된 형상을 갖는다. 그리고, 상기 지지 패턴(112)은 상기 스토리지 노드(SN)와 가드링(GL)을 고정하도록 형성되어 있다.A cylindrical storage node SN is formed in the cell region C of the semiconductor substrate 100, and a cylindrical shape having a shape A bent at an upper end in the ferry region P of the semiconductor substrate 100. The guard ring GL is formed. The guard ring GL has a shape A that is bent toward the inside of the cylindrical guard ring GL at the upper end, that is, at the portion of the support pattern 112. Specifically, the guard ring GL has an inclined surface that becomes narrower from the portion of the third insulating film 114 and the first nitride film 110 toward the lower portion, and the first and second nitride films 108 and 110 are formed. It has an inclined surface that is wider toward the lower side after bending once at the boundary portion of, and has an inclined surface that is narrowed toward the lower side after bending once again at the boundary portion between the second nitride film 108 and the second insulating film 106. It has a bent shape. The support pattern 112 is formed to fix the storage node SN and the guard ring GL.

이상에서와 같이, 본 발명의 실시예에 따른 반도체 소자는 페리 영역에 형성된 가드링이 상단부에서 절곡된 형상을 가짐으로써, 상기 가드링이 손실되는 것을 방지할 수 있으며, 이에 따라, 본 발명은 상기 손실된 가드링 부분에서 발생되는 벙커 등의 페일을 개선하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.As described above, the semiconductor device according to the embodiment of the present invention has a shape in which the guard ring formed in the ferry region is bent at the upper end thereof, thereby preventing the guard ring from being lost. It is possible to improve the characteristics and reliability of the semiconductor device by improving failing of bunkers and the like generated in the lost guard ring portion.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.2A through 2F are cross-sectional views of processes for describing a method of manufacturing a semiconductor device, according to an embodiment of the present invention.

도 2a를 참조하면, 셀 영역(C)과 페리 영역(P)을 갖는 반도체 기판(100) 상에 소정의 하부 구조물(도시안됨)을 형성한 다음, 상기 소정의 하부 구조물이 형성 된 반도체 기판(100) 상에 식각 정지막(102)을 형성한다. 상기 식각 정지막(102)은, 예컨대, 질화막 재질의 막으로 형성한다. Referring to FIG. 2A, a predetermined lower structure (not shown) is formed on a semiconductor substrate 100 having a cell region C and a ferry region P, and then a semiconductor substrate having the predetermined lower structure formed thereon ( An etch stop layer 102 is formed on the substrate 100. The etch stop layer 102 is formed of, for example, a nitride film.

이어서, 상기 식각 정지막(102) 상에 제1 절연막(104)과 제2 절연막(106)을 차례로 형성한다. 상기 제1 및 제2 절연막(104, 106)은, 예컨대, 산화막 재질의 막으로 형성한다. 구체적으로, 상기 제1 절연막(104)은 PSG(Phospho Silicate Glass)막으로 형성하고, 상기 제2 절연막(106)은 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성한다.Subsequently, a first insulating film 104 and a second insulating film 106 are sequentially formed on the etch stop film 102. The first and second insulating films 104 and 106 are formed of, for example, an oxide film. Specifically, the first insulating film 104 is formed of a PSG (Phospho Silicate Glass) film, and the second insulating film 106 is formed of a TEOS (Tetra Ethyl Ortho Silicate) film.

도 2b를 참조하면, 상기 제2 절연막(106) 상에 제1 질화막(108)과 제2 질화막(110)의 적층 구조를 포함하는 지지막(112a)을 형성한다. 상기 제1 질화막(108)과 제2 질화막(110)은 서로 다른 식각 선택비를 가지며, 예컨대, 상기 제1 질화막(108)은 상기 제2 질화막(110)보다 상대적으로 높은 식각 선택비를 갖는 막는다. Referring to FIG. 2B, a supporting film 112a including a stacked structure of the first nitride film 108 and the second nitride film 110 is formed on the second insulating film 106. The first nitride film 108 and the second nitride film 110 have different etching selectivity, for example, the first nitride film 108 may have a relatively higher etching selectivity than the second nitride film 110. .

상기 제1 질화막(108)은 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식을 통해 500∼600Å 정도의 두께로 형성하며, 상기 제2 질화막(110)은 LP-CVD(Low Pressure-Chemical Vapor Deposition) 방식을 통해 800∼1000Å 정도의 두께로 형성한다. 한편, 상기 제1 질화막(108)과 제2 질화막(110)의 두께비는 후속으로 형성되는 가드링의 절곡부를 어느 정도로 형성하느냐에 따라 적절히 조절함이 바람직하다.The first nitride film 108 is formed to a thickness of about 500 to 600 kPa through a PE-CVD (Plasma Enhanced-Chemical Vapor Deposition) method, and the second nitride film 110 is LP-CVD (Low Pressure-Chemical Vapor Deposition). Form a thickness of about 800 ~ 1000Å by the method. On the other hand, the thickness ratio of the first nitride film 108 and the second nitride film 110 is preferably adjusted appropriately depending on how much the bent portion of the guard ring to be formed subsequently.

다음으로, 상기 지지막(112a) 상에 제3 절연막(114)을 형성한다. 상기 제3 절연막(114)은 산화막 재질의 막, 예컨대, TEOS막으로 형성한다.Next, a third insulating film 114 is formed on the support film 112a. The third insulating layer 114 is formed of an oxide film, for example, a TEOS film.

도 2c를 참조하면, 상기 제3 절연막(114) 상에 마스크 패턴(도시안됨)을 형 성한 후에, 상기 마스크 패턴을 식각 마스크로 사용해서 제3 절연막(114), 지지막(112a), 제2 절연막(106), 제1 절연막(104) 및 식각 정지막(102)을 식각한다. 상기 식각 공정은, 예컨대, CHF₃ 가스와 O₂ 가스를 사용하는 건식 방식으로 수행하며, 상기 식각 가스들에 CF₄ 가스를 추가하는 것도 가능하다. 그 결과, 반도체 기판(100)의 셀 영역(C)에 스토리지 노드용 홀(H1)이 형성되고, 상기 반도체 기판(100)의 페리 영역(P)에 가드링용 홀(H2)이 형성된다.Referring to FIG. 2C, after forming a mask pattern (not shown) on the third insulating layer 114, the third insulating layer 114, the supporting layer 112a, and the second layer are formed using the mask pattern as an etching mask. The insulating film 106, the first insulating film 104, and the etch stop film 102 are etched. The etching process is performed in a dry manner using, for example, CHF ₃ gas and O ₂ gas, and it is also possible to add CF ₄ gas to the etching gases. As a result, the storage node hole H1 is formed in the cell region C of the semiconductor substrate 100, and the guard ring hole H2 is formed in the ferry region P of the semiconductor substrate 100.

이때, 상기 식각 공정시, 상기 반도체 기판(100)의 페리 영역(P)에서는 식각 선택비가 상대적으로 높은 제1 질화막(108) 부분이 상기 제2 질화막(110)과 제1 내지 제3 절연막(104, 106, 114) 부분보다 더 많이 식각되어, 상기 가드링용 홀(H2)이 상기 지지막(112a)이 형성된 상단부에서 절곡된 형상(A)을 갖도록 형성된다. 상기 가드링용 홀(H2)은 상단부에서 상기 가드링용 홀(H2)의 내부를 향해 약 50∼100Å 정도 절곡된 형상을 갖는다.At this time, during the etching process, in the ferry region P of the semiconductor substrate 100, portions of the first nitride film 108 having a relatively high etching selectivity are formed in the second nitride film 110 and the first to third insulating films 104. More than the portions 106, 114, the guard ring hole H2 is formed to have a shape A bent at the upper end of the support layer 112a. The guard ring hole H2 has a shape that is bent at about 50 to 100 kPa toward the inside of the guard ring hole H2 at an upper end thereof.

구체적으로, 상기 가드링용 홀(H2)은 제3 절연막(114)과 제1 질화막(110) 부분에서 하부로 갈수록 폭이 좁아지는 경사면을 갖고, 상기 제1 질화막(108)과 제2 질화막(110)의 경계 부분에서 한번 꺾인 후에 하부로 갈수록 폭이 넓어지는 경사면을 가지며, 상기 제2 질화막(108)과 제2 절연막(106)의 경계 부분에서 다시 한번 꺾인 후에 하부로 갈수록 폭이 좁아지는 경사면을 갖는 절곡된 형상을 갖는다. Specifically, the guard ring hole H2 has an inclined surface that becomes narrower from the portion of the third insulating layer 114 and the first nitride layer 110 toward the lower portion, and the first nitride layer 108 and the second nitride layer 110 are formed. After having been bent at the boundary portion of the cross-sectional area and has an inclined surface that becomes wider toward the bottom, the inclined surface that is narrowed toward the bottom after being bent once again at the boundary between the second nitride film 108 and the second insulating film 106 Having a bent shape.

도 2d를 참조하면, 상기 마스크 패턴을 제거한 다음, 상기 스토리지 노드용 홀(H1)과 가드링용 홀(H2)의 표면을 포함한 제3 절연막(114) 상에 도전막(116)을 형성한다. 상기 도전막(116)은 상기 홀들(H1, H2)의 프로파일을 따라, 예컨대, Ti/TiN막으로 형성하며, 상기 도전막(116)을 형성한 후에 RTA(Rapid Thermal Annealing) 공정을 수행하는 것도 가능하다.Referring to FIG. 2D, after removing the mask pattern, a conductive layer 116 is formed on the third insulating layer 114 including the surfaces of the storage node hole H1 and the guard ring hole H2. The conductive layer 116 may be formed of, for example, a Ti / TiN layer along the profiles of the holes H1 and H2, and may also be subjected to a rapid thermal annealing (RTA) process after the conductive layer 116 is formed. It is possible.

도 2e를 참조하면, 상기 도전막에 대해 에치백 공정을 수행해서 상기 셀 영역(C)에 실린더형 스토리지 노드(SN)를 형성하고 상기 페리 영역(P)에 상단부에서 절곡된 형상(A)을 갖는 실린더형 가드링(GL)을 형성한다. 상기 에치백 공정은 제3 절연막(114)의 상면이 노출될 때까지 수행하며, 이때, 상기 제3 절연막(114)의 일부 두께가 함께 제거되어도 무방하다.Referring to FIG. 2E, a cylindrical storage node SN is formed in the cell region C by performing an etch back process on the conductive layer, and a shape A bent at an upper end portion in the ferry region P is formed. The cylindrical guard ring GL is formed. The etch back process may be performed until the top surface of the third insulating layer 114 is exposed. In this case, some thicknesses of the third insulating layer 114 may be removed together.

여기서, 본 발명의 실시예에서는 상기 도전막이 가드링용 홀(H2)의 프로파일을 따라 상단부에서 상기 가드링용 홀(H2)의 내부로 절곡된 형상(A)으로 형성되었으므로, 상기 가드링용 홀(H2)의 절곡된 도전막 부분, 즉, 지지막(112a) 부분에 형성된 도전막 부분만 노출될 뿐 제1 내지 제3 절연막(104, 106, 114) 부분에 형성된 도전막 부분은 노출되지 않는다.Here, in the embodiment of the present invention, since the conductive film is formed in a shape A bent into the inside of the guard ring hole H2 at the upper end along the profile of the guard ring hole H2, the guard ring hole H2. Only the conductive film portion of the conductive film portion, that is, the conductive film portion formed on the support layer 112a portion is exposed, but the conductive film portion formed on the first to third insulating layers 104, 106, and 114 portion is not exposed.

따라서, 본 발명의 실시예에서는 상기 에치백 공정시 상기 노출된 도전막 부분, 즉, 지지막(112a) 부분에 형성된 절곡된 형상의 도전막 부분의 손실만 있을 뿐, 노출되지 않은 도전막 부분, 즉, 제1 내지 제3 절연막(104, 106, 114) 부분에 형성된 도전막 부분이 손실되는 것을 방지할 수 있다.Therefore, in the embodiment of the present invention, only the loss of the conductive film portion of the bent shape formed on the exposed conductive film portion, that is, the support layer 112a portion during the etch back process, and the conductive film portion not exposed, That is, it is possible to prevent the loss of the conductive film portion formed in the portions of the first to third insulating films 104, 106, and 114.

도 2f를 참조하면, 상기 제3 절연막(114)과 지지막을 식각하여 상기 스토리지 노드(SN)들과 가드링(GL)을 고정하는 지지 패턴(112)을 형성한다. 그런 다음, 상기 지지 패턴(112)이 형성된 반도체 기판(100)의 결과물 상에 셀 영역(C)을 선택 적으로 노출시키는 마스크 패턴(도시안됨)을 형성하고, 상기 노출된 셀 영역(C)의 제1 내지 제3 절연막(104, 106, 114)을 제거하기 위한 셀 딥-아웃 공정을 수행한다. Referring to FIG. 2F, the third insulating layer 114 and the support layer are etched to form a support pattern 112 for fixing the storage nodes SN and the guard ring GL. Then, a mask pattern (not shown) for selectively exposing the cell region C is formed on the resultant of the semiconductor substrate 100 on which the support pattern 112 is formed, and the exposed cell region C is formed. A cell dip-out process is performed to remove the first to third insulating layers 104, 106, and 114.

본 발명의 실시예에서는, 상기 가드링(GL)이 지지 패턴(112) 부분에서 절곡된 형상(A)을 갖도록 형성되어 에치백 공정시 제1 내지 제3 절연막(104, 106, 114) 부분에서 손실되지 않았으므로, 상기 셀 딥-아웃 공정시 노출된 셀 영역(C)의 제1 내지 제3 절연막(104, 106, 114) 부분과 상기 셀 영역(C)에 인접한 페리 영역(P) 부분, 즉, 상기 셀 영역(C)과 인접한 가드링(GL) 일측의 제1 내지 제3 절연막(104, 106, 114) 부분만 제거된다.In the exemplary embodiment of the present invention, the guard ring GL is formed to have a shape A bent in the support pattern 112, so that the first and third insulating films 104, 106, and 114 may be formed in the etch back process. Since not lost, portions of the first to third insulating layers 104, 106, and 114 of the exposed cell region C and the ferry region P adjacent to the cell region C may be removed. That is, only portions of the first to third insulating layers 104, 106, and 114 on one side of the guard ring GL adjacent to the cell region C are removed.

다시 말해, 본 발명은 상기 셀 딥-아웃 공정시 사용된 케미컬이 가드링(GL)의 손실부를 통해 침투하여 상기 가드링(GL) 부분에서 벙커 등의 페일이 발생되는 것을 방지할 수 있으며, 이에 따라, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.In other words, the present invention can prevent the chemical used in the cell dip-out process from penetrating through the loss portion of the guard ring GL to prevent the occurrence of a bunker or the like in the guard ring GL. Therefore, the characteristics and the reliability of the semiconductor device can be improved.

이후, 도시하지는 않았으나 마스크 패턴을 제거한 후에 상기 스토리지 노드의 표면 상에 유전체막과 플레이트 노드를 차례로 형성하고, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.Subsequently, although not shown, after removing the mask pattern, a dielectric layer and a plate node are sequentially formed on the surface of the storage node, and a series of known subsequent processes are sequentially performed to complete the fabrication of a semiconductor device according to an embodiment of the present invention. do.

본 발명의 실시예에서는 서로 다른 식각 선택비를 갖는 제1 및 제2 질화막의 적층 구조를 포함하는 지지막을 형성함에 따라 상기 지지막이 형성된 상단부에서 절곡된 형상을 갖는 가드링용 홀을 형성할 수 있으며, 상기 가드리용 홀의 프로파 일을 따라 절곡된 형상을 갖는 도전막을 형성할 수 있다.In the embodiment of the present invention, as the support layer including the laminated structure of the first and second nitride films having different etching selectivity may be formed, a guard ring hole having a shape bent at the upper end of the support layer may be formed. A conductive film having a shape bent along the profile of the guard hole may be formed.

그래서, 본 발명은 후속 에치백 공정시 지지막 부분에 형성된 도전막 부분만 식각될 뿐 절연막 부분의 도전막 부분이 손실되는 것을 방지할 수 있으며, 따라서, 후속 셀 딥-아웃 공정시 가드링의 손실부를 통해 케미컬이 침투하여 발생되는 벙커 등의 페일을 개선할 수 있다.Thus, the present invention can prevent the conductive film portion of the insulating film portion from being lost by only etching the conductive film portion formed in the supporting film portion during the subsequent etchback process, and thus, the loss of the guard ring during the subsequent cell dip-out process. Through this, it is possible to improve the failing of bunker or the like caused by chemical penetration.

특히, 상기 지지막 형성시 식각 선택비가 상대적으로 높은 제1 질화막의 두께를 증가시키면 절곡된 부분을 좀더 깊게 형성할 수 있으며, 따라서, 상기 가드링에서 발생되는 도전막의 손실을 더욱 최소화할 수 있다.In particular, by increasing the thickness of the first nitride film having a relatively high etching selectivity when forming the support layer, the bent portion can be formed deeper, thus minimizing the loss of the conductive film generated in the guard ring.

또한, 본 발명은 상기 도전막의 손실을 최소화하기 위해 상기 홀 형성시 식각 공정 시간을 줄일 필요가 없으므로, 상기 식각 공정시 셀 영역의 스토리지 노드용 콘택홀이 스토리지 노드 콘택 플러그가 노출되도록 제대로 형성되지 않는 문제점도 해결할 수 있다.In addition, the present invention does not need to reduce the etching process time during the hole formation in order to minimize the loss of the conductive layer, so that the contact hole for the storage node of the cell region during the etching process is not properly formed to expose the storage node contact plug. Problems can also be solved.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도.1 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.2A through 2F are cross-sectional views of processes for describing a method of manufacturing a semiconductor device, according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

C : 셀 영역 P : 페리 영역C: cell area P: ferry area

100 : 반도체 기판 102 : 식각 정지막100 semiconductor substrate 102 etch stop film

104 : 제1 절연막 106 : 제2 절연막104: first insulating film 106: second insulating film

108 : 제1 질화막 110 : 제2 질화막108: first nitride film 110: second nitride film

112a : 지지막 112 : 지지 패턴112a: support film 112: support pattern

114 : 제3 절연막 H1 : 스토리니 노드용 홀114: third insulating film H1: hole for storyline node

H2 : 가드링용 홀 A : 절곡된 형상H2: Guard ring hole A: Bent shape

116 : 도전막 SN : 스토리지 노드116: conductive film SN: storage node

GL : 가드링GL: Guard Ring

Claims

A semiconductor substrate having a cell region and a ferry region;

A storage node formed in a cell region of the semiconductor substrate; And

A cylindrical guard ring formed in the ferry region of the semiconductor substrate and having a shape bent at an upper end thereof;

Semiconductor device comprising a.

The method of claim 1,

The guard ring is a semiconductor device characterized in that it has a shape bent toward the inside of the cylindrical guard ring at the upper end.

The method of claim 1,

A support pattern formed to secure the storage node and a guard ring;

A semiconductor device further comprising.

The method of claim 3, wherein

The support pattern may include a stacked structure of a first nitride film and a second nitride film having different etching selectivity.

The method of claim 4, wherein

And the first nitride layer has a higher etching selectivity than the second nitride layer.

Forming an insulating film on a semiconductor substrate having a cell region and a ferry region;

Etching the insulating layer to form a hole for a storage node in the cell region, and forming a guard ring hole having a shape bent at an upper end in the ferry region;

Forming a conductive film on an insulating film including surfaces of the storage node hole and the guard ring hole; And

Etching back the conductive layer to form a storage node in the cell region and forming a cylindrical guard ring having a shape bent at an upper end in the ferry region;

Method of manufacturing a semiconductor device comprising a.

The method of claim 6,

The insulating film is a semiconductor device manufacturing method, characterized in that formed in a laminated structure interposed a supporting film.

The method of claim 7, wherein

The support film is a semiconductor device manufacturing method, characterized in that formed by the laminated structure of the first nitride film and the second nitride film having different etching selectivity.

The method of claim 8,

The method of claim 1, wherein the first nitride layer has an etching selectivity higher than that of the second nitride layer.

The method of claim 8,

The first nitride film is a method of manufacturing a semiconductor device, characterized in that formed by PE-CVD (Plasma Enhanced-Chemical Vapor Deposition) method.

The method of claim 8,

The second nitride film is a method of manufacturing a semiconductor device, characterized in that formed by the LP-CVD (Low Pressure-Chemical Vapor Deposition) method.

The method of claim 6,

The guard ring is a semiconductor device manufacturing method characterized in that it has a shape bent toward the inside of the cylindrical guard ring at the upper end.

The method of claim 6,

After forming the storage node in the cell area and the guard ring in the ferry area,

Removing an insulating film of the cell region and an insulating film portion of one side of the guard ring adjacent to the cell region;

Method of manufacturing a semiconductor device further comprising.

Forming a supporting film including a stacked structure of a first nitride film and a second nitride film on the insulating film, wherein the first nitride film is formed of a film having an etching selectivity relatively higher than that of the second nitride film;

The support layer and the insulating layer are etched to form holes for storage nodes in the cell region, and to form a guard ring hole in the ferry region, wherein the first ring portion of the guard ring has a relatively high etching selectivity. Etching more than the nitride film and the insulating film part to form a bent shape at an upper end of the support film;

Method of manufacturing a semiconductor device comprising a.

The method of claim 14,

Etching the support layer to form a support pattern fixing the storage node and the guard ring; And

Method of manufacturing a semiconductor device further comprising.