KR20110017546A - 광배선 소자 - Google Patents

광배선 소자 Download PDF

Info

Publication number
KR20110017546A
KR20110017546A KR1020090075063A KR20090075063A KR20110017546A KR 20110017546 A KR20110017546 A KR 20110017546A KR 1020090075063 A KR1020090075063 A KR 1020090075063A KR 20090075063 A KR20090075063 A KR 20090075063A KR 20110017546 A KR20110017546 A KR 20110017546A
Authority
KR
South Korea
Prior art keywords
substrate
optical
goi
germanium
semiconductor chip
Prior art date
Application number
KR1020090075063A
Other languages
English (en)
Inventor
이상흥
김해천
남은수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090075063A priority Critical patent/KR20110017546A/ko
Priority to US12/847,174 priority patent/US8304859B2/en
Publication of KR20110017546A publication Critical patent/KR20110017546A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

광배선 소자가 제공된다. 상기 광배선 소자는 고이(GOI: Germanuim-On-Insulator) 기판 상에 배치된 제 1 반도체 칩, 고이 기판 상에, 상기 제 1 반도체 칩으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기, 고이 기판 상에, 상기 광신호를 감지하여 전기 신호로 변환하는 광검출기, 및 고이 기판 상에, 상기 광검출기로부터 전기 신호를 입력받는 제 2 반도체 칩을 포함한다.
광배선, 고이 기판

Description

광배선 소자{OPTIC INTERCONNECTION DEVICE}
본 발명은 광배선 소자에 관한 것으로, 더욱 상세하게는 동작 특성이 향상된 광배선 소자에 관한 것이다.
서브 미크론(sub-micron) 이하의 미세 선폭을 갖는 반도체 소자의 제조 기술이 발전함에 따라 1GHz 이상의 매우 빠른 클럭 속도를 갖는 칩들이 많이 개발되고 있다. 그러나, ULSI칩들에서 각 소자의 동작 속도는 소자 간 배선에서의 데이터 전송속도의 지연에 의해 제한을 받고 있다. 배선에 의한 속도의 지연은 칩과 칩 사이, 보드와 보드 사이, 기기와 기기 사이의 데이터 연결 거리가 멀어질수록 더욱 심화된다. 특히, SoC(system on chip)의 집적도와 칩 크기의 증대에 따라 반도체-금속 배선 간의 접촉 저항이 기하급수적으로 증가하고, 금속 배선의 자체저항과 인덕턴스 및 배선 상호간 신호 간섭이 증가하기 때문에, 수십 GHz 이상의 집적회로 칩 내부 및 칩 간의 전송시간 지연, 신호 왜곡이 문제가 되고 있어 전기 신호를 광 신호로 변환하여 전송하는 것이 필요하다.
이러한 문제를 해소하기 위하여 반도체 소자 간의 연결 배선으로서 금속 배선 대신에 광 배선을 적용하는 기술이 고려되고 있다. 광 배선을 이용하여 연결된 소자를 포함하는 광배선 전자소자는 데이터 수송의 밴드폭이 높고, 채널간 누화 또는 EMI(electro-magnetic interference)가 적을 뿐만 아니라 병렬처리 기능을 수행하고, 높은 연결 밀도를 가지며, 많은 채널의 팬인(fan-in), 팬아웃(fan-out), 낮은 소자 전력, 적은 신호 지연, 접지를 통한 잡음 전류 발생 방지 효과를 제공한다.
본 발명의 목적은 고속 동작 및 신뢰성이 향상된 광배선 소자를 제공하는 것이다.
본 발명의 실시예에 따른 광배선 소자는 게르마늄 기판, 상기 게르마늄 기판 상의 절연막 및 상기 절연막 상의 게르마늄막을 포함하는 고이(GOI: Germanium-On-Insulator) 기판 상에 배치된 제 1 반도체 칩, 상기 고이 기판 상에, 상기 제 1 반도체 칩으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기, 상기 고이 기판 상에, 상기 광신호를 감지하여 전기 신호로 변환하는 광검출기, 및 상기 고이 기판 상에, 상기 광검출기로부터 전기 신호를 입력받는 제 2 반도체 칩을 포함한다.
상기 고이(GOI) 기판은 상기 제 1 반도체 칩 및 상기 광방출기가 배치되는 제 1 고이 기판, 및 상기 제 2 반도체 칩 및 상기 광검출기가 배치되는 제 2 고이 기판을 포함하되, 상기 제 1 고이 기판과 상기 제 2 고이 기판은 분리되어 배치될 수 있다.
본 발명의 실시예에 따른 광배선 소자는 상기 제 1 고이 기판과 상기 제 2 고이 기판이 배치되는 회로 기판을 더 포함할 수 있다.
본 발명의 실시예에 따른 상기 광방출기는 3족-5족 화합물 반도체층을 포함할 수 있다.
본 발명의 실시예에 따른 상기 제 1 반도체 칩 및 제 2 반도체 칩은 각각 게르마늄으로 구성된 트랜지스터를 포함할 수 있다.
본 발명의 실시예에 따른 광배선 소자는 상기 광방출기 상에 배치된 홀로그램 광기판, 및 상기 홀로그램 광기판 상에 배치된 거울판을 더 포함할 수 있다.
상기 홀로그램 광기판은 상기 광방출기로부터 출력된 광신호를 이용하여 홀로그램을 생성하는 홀로그램 트랜스미터를 포함할 수 있다.
상기 광검출기는 게르마늄 핀(PIN: Positive Intrinsic Negative) 포토 다이오드 또는 게르마늄 포토 다이오드 중 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따른 광배선 소자는 상기 소이 기판 아래에 배치된 광판을 더 포함하되, 상기 광방출기에서 출력된 광신호는 상기 광판을 통하여 상기 광검출기에 도달할 수 있다.
본 발명의 실시예에 따른 상기 광판은 광도파로를 포함할 수 있다.
본 발명의 실시예에 따르면, 광배선 소자는 고이 기판을 포함한다. 고이 기판은 게르마늄 기판에서의 기생성분으로 인한 성능열화를 최소화할 수 있고, 전력소모를 감소시킬 수 있다.
또한, 상기 고이 기판 상에 3족-5족 화합물 반도체층으로 구성된 광방출기, 상기 고이 기판 상에 게르마늄 핀 포토 다이오드 또는 게르마늄 포토 다이오드를 사용한 광검출기 및 상기 고이 기판 상에 게르마늄으로 구성된 트랜지스터를 사용한 집적회로를 동시에 구현함으로써, 반도체 소자의 집적도를 향상시킬 수 있다.
한편, 게르마늄 기판의 높은 캐리어 이동도 특성을 이용하여 전자회로의 고속 동작이 가능하며, 유무선 통신회로의 고속화 및 칩간 고속 데이터 전송이 가능할 수 있다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 제공되는 것이다.
본 발명의 실시예들에서 제 1, 제 2 등의 용어가 각각의 구성요소를 기술하기 위하여 설명되었지만, 각각의 구성요소는 이 같은 용어들에 의하여 한정되어서는 안 된다. 이러한 용어들은 단지 소정의 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다.
도면들에 있어서, 각각의 구성요소는 명확성을 기하기 위하여 과장되게 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
한편, 설명의 간략함을 위해 아래에서는 본 발명의 기술적 사상이 적용될 수 있는 몇가지 실시예들을 예시적으로 설명하고, 다양한 변형된 실시예들에 대한 설명은 생략한다. 하지만, 이 분야에 종사하는 통상의 지식을 가진 자는, 상술한 설 명 및 예시될 실시예들에 기초하여, 본 발명의 기술적 사상을 다양한 경우들에 대하여 변형하여 적용할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 고이(GOI: Germanium-On-Insulator) 기판(300) 상에 제 1 반도체 칩(301)이 배치된다. 상기 고이 기판(300)은 차례로 적층된 기판(300a), 절연막(300b) 및 고이층(300c)을 포함한다. 상기 기판(300a) 및 고이층(300c)은 게르마늄으로 구성된다. 상기 고이 기판(300)은 게르마늄 기판에서의 기생성분으로 인한 성능열화를 최소화할 수 있다. 예를 들면, 상기 고이 기판(300)은 기생 커패시턴스를 최소화할 수 있고 전력 소모를 감소시킬 수 있다. 상기 절연막(300b)은 게르마늄 산화막 또는 실리콘 산화막일 수 있다. 상기 고이 기판(300) 상에 제 1 반도체 칩(301)으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기(302)가 배치된다. 상기 광방출기(302)는 상기 제 1 반도체 칩(301)으로부터 제 1 전기 배선(303)을 통하여 전기 신호를 입력받을 수 있다. 상기 광방출기(302)는 상기 제 1 반도체 칩(301)으로부터 옆으로 이격되어 배치될 수 있다.
상기 고이 기판(300) 상에 상기 광방출기(302)가 출력하는 광신호를 감지하여 전기 신호로 변화하는 광검출기(304)가 배치된다. 그리고, 상기 광검출기(304)로부터 전기 신호를 입력받는 제 2 반도체 칩(305)이 배치된다. 상기 제 2 반도체 칩(305)은 상기 광검출기(304)로부터 제 2 전기 배선(306)을 통하여 광신호를 입력받을 수 있다. 상기 제 2 반도체 칩(305)은 상기 광검출기(302)로부터 옆으로 이격 되어 배치될 수 있다.
상기 광방출기(302)는 3족-5족 화합물 반도체층을 포함할 수 있다. 상기 3족-5족 화합물 반도체층은 갈륨(Ga) 및 비소(As)를 포함할 수 있다. 상기 제 1 반도체 칩(301) 및 상기 제 2 반도체 칩(305)은 게르마늄으로 구성된 트랜지스터를 포함할 수 있다. 상기 게르마늄으로 구성된 트랜지스터는 고이층(300c)에 형성된 소오스(source)/드레인(drain), 상기 고이층(300c) 상에 형성된, 게이트 절연막으로서 기능하는, 게르마늄 절연막 및 게르마늄을 포함하는 게이트(gate)를 포함할 수 있다. 또는, 상기 게르마늄으로 구성된 트랜지스터는 게르마늄으로 형성된 쌍극성 접합 트랜지스터(bipolar junction transistor)를 포함할 수 있다.
상기 광방출기(302) 상에 홀로그램 광기판(103)이 배치된다. 상기 홀로그램 광기판(103) 상에 거울판(105)이 배치된다. 상기 홀로그램 광기판(103)은 상기 광방출기(302)로부터 출력된 광신호를 이용하여 홀로그램을 생성하는 홀로그램 트랜스미터(104)를 포함할 수 있다. 상기 광검출기(304)는 게르마늄 핀(PIN: Positive Intrinsic Negative) 포토 다이오드 또는 게르마늄 포토 다이오드 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 광배선 소자에서 광의 경로는 다음과 같다. 상기 광 방출기(302)는 상기 고이 기판(300) 상에 배치된 상기 제 1 반도체 칩(301)으로부터의 전기 신호를 입력받아 광신호를 출력하며, 출력된 광신호는 홀로그램 광기판(103)에 배치된 홀로그램 트랜스미터(104)를 통과하게 되고, 이때 생성된 홀로그램이 상기 거울판(105)에서 반사되어 상기 광검출기(304)로 입사된다. 상기 광 검출기(304)는 상기 거울판(105)을 통해 반사된 홀로그램을 입력받아 이를 전기적 신호로 변환하여 상기 제 2 반도체 칩(305)으로 출력한다.
본 발명의 일 실시예에 따르면, 광배선 소자는 고이 기판을 포함한다. 고이 기판은 게르마늄 기판에서의 기생성분으로 인한 성능열화를 최소화할 수 있고, 전력소모를 감소시킬 수 있다. 또한, 상기 고이 기판 상에 3족-5족 화합물 반도체층으로 구성된 광방출기, 상기 고이 기판 상에 게르마늄 핀 포토 다이오드 또는 게르마늄 포토 다이오드를 사용한 광검출기 및 상기 고이 기판 상에 게르마늄으로 구성된 트랜지스터를 사용한 집적회로를 동시에 구현함으로써, 반도체 소자의 집적도를 향상시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 게르마늄 기판은 높은 캐리어(carrier) 이동도 특성을 가질 수 있다. 예를 들면, 게르마늄의 전자 이동도(electron mobility)는 실리콘의 전자 이동도에 비하여 약 3배인 것으로 알려져 있다. 따라서, 고이 기판의 높은 이동도 특성을 이용하여 전자회로의 고속 동작이 가능하며, 유무선 통신회로의 고속화 및 칩간 고속 데이터 전송이 가능할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.
도 2를 참조하면, 회로 기판(400)이 준비된다. 상기 회로 기판(400) 상에 제 1 고이(GOI: Germanium-On-Insulator) 기판(310) 및 제 2 고이 기판(311)이 서로 이격되어 배치된다. 상기 제 1 고이 기판(310)은 차례로 적층된 기판(310a), 절연막(310b) 및 고이층(310c)을 포함한다. 상기 제 2 고이 기판(311)은 차례로 적층된 기판(311a), 절연막(311b) 및 고이층(311c)을 포함한다. 상기 절연막(310b, 311b)은 게르마늄 산화막 또는 실리콘 산화막일 수 있다. 상기 제 1 고이 기판(310) 및 제 2 고이 기판(311)은 게르마늄 기판의 기생 성분으로 인한 성능열화를 최소화할 수 있다. 예를 들면, 상기 제 1, 제 2 고이 기판(310, 311)은 기생 커패시턴스를 최소화할 수 있고 전력 소모를 감소시킬 수 있다.
상기 제 1 고이 기판(310) 상에 제 1 반도체 칩(301)이 배치된다. 상기 제 1 고이 기판(310) 상에 제 1 반도체 칩(301)으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기(302)가 배치된다. 상기 광방출기(302)는 상기 제 1 반도체 칩(301)으로부터 제 1 전기 배선(303)을 통하여 전기 신호를 입력받을 수 있다. 상기 제 2 고이 기판(311) 상에 상기 광방출기(302)가 출력하는 광신호를 감지하여 전기 신호로 변화하는 광검출기(304)가 배치된다. 그리고, 상기 광검출기(304)로부터 전기 신호를 입력받는 제 2 반도체 칩(305)이 상기 제 2 고이 기판(311) 상에 배치된다. 상기 제 2 반도체 칩(305)은 상기 광검출기(304)로부터 제 2 전기 배선(306)을 통하여 광신호를 입력받을 수 있다.
상기 광방출기(302)는 3족-5족 화합물 반도체층을 포함할 수 있다. 상기 3족-5족 화합물 반도체층은 갈륨(Ga) 및 비소(As)를 포함할 수 있다. 상기 제 1 반도체 칩(301) 및 상기 제 2 반도체 칩(305)은 게르마늄으로 구성된 트랜지스터를 포함할 수 있다. 상기 트랜지스터는 고이층(310c, 311c)에 형성된 소오스(source)/드레인(drain), 상기 고이층(310c, 311c) 상에 형성된, 게이트 절연막으로서 기능하는, 게르마늄 절연막 및 게르마늄을 포함하는 게이트(gate)를 포함할 수 있다. 또 는, 상기 게르마늄으로 구성된 트랜지스터는 쌍극성 접합 트랜지스터(bipolar junction transistor)를 포함할 수 있다.
상기 광방출기(302) 상에 홀로그램 광기판(103)이 배치된다. 상기 홀로그램 광기판(103) 상에 거울판(105)이 배치된다. 상기 홀로그램 광기판(103)은 상기 광방출기(302)로부터 출력된 광신호를 이용하여 홀로그램을 생성하는 홀로그램 트랜스미터(104)를 포함할 수 있다. 상기 광검출기(304)는 게르마늄 핀(PIN: Positive Intrinsic Negative) 포토 다이오드 또는 게르마늄 포토 다이오드 중 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 광배선 소자에서 광의 경로는 다음과 같다. 상기 광 방출기(302)는 상기 제 1 고이 기판(310) 상에 배치된 상기 제 1 반도체 칩(301)으로부터의 전기 신호를 입력받아 광신호를 출력하며, 출력된 광신호는 홀로그램 광기판(103)에 배치된 홀로 그램 트랜스미터(104)를 통과하게 되고, 이때 생성된 홀로그램이 상기 거울판(105)에서 반사되어 상기 제 2 고이 기판(311) 상에 배치된 상기 광검출기(304)로 입사된다. 상기 광검출기(304)는 상기 거울판(105)을 통해 반사된 홀로그램을 입력받아 이를 전기적 신호로 변환하여 상기 제 2 반도체 칩(305)으로 출력한다.
본 발명의 다른 실시예에 따른 게르마늄 기판은 높은 캐리어(carrier) 이동도 특성을 가질 수 있다. 예를 들면, 게르마늄의 전자 이동도(electron mobility)는 실리콘의 전자 이동도에 비하여 약 3배인 것으로 알려져 있다. 따라서, 고이 기판의 높은 이동도 특성을 이용하여 전자회로의 고속 동작이 가능하며, 유무선 통신 회로의 고속화 및 칩간 고속 데이터 전송이 가능할 수 있다.
도 3는 본 발명의 변형예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.
도 3을 참조하면, 고이(GOI: Germanium-On-Insulator) 기판(300) 상에 제 1 반도체 칩(301)이 배치된다. 상기 고이 기판(300)은 게르마늄 기판에서의 기생성분으로 인한 성능열화를 최소화할 수 있다. 예를 들면, 상기 고이 기판(300)은 기생 커패시턴스를 최소화할 수 있고 전력 소모를 감소시킬 수 있다. 상기 고이 기판(300)은 차례로 적층된 기판(300a), 절연막(300b) 및 고이층(300c)을 포함한다. 상기 절연막(300b)은 게르마늄 산화막 또는 실리콘 산화막일 수 있다. 상기 고이 기판(300) 상에 제 1 반도체 칩(301)으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기(302)가 배치된다. 상기 광방출기(302)는 상기 제 1 반도체 칩(301)으로부터 제 1 전기 배선(303)을 통하여 전기 신호를 입력받을 수 있다.
상기 고이 기판(300) 상에 상기 광방출기(302)가 출력하는 광신호를 감지하여 전기 신호로 변화하는 광검출기(304)가 배치된다. 그리고, 상기 광검출기(304)로부터 전기 신호를 입력받는 제 2 반도체 칩(305)이 배치된다. 상기 제 2 반도체 칩(305)은 상기 광검출기(304)로부터 제 2 전기 배선(306)을 통하여 광신호를 입력받을 수 있다.
상기 광방출기(302)는 3족-5족 화합물 반도체층을 포함할 수 있다. 상기 제 1 반도체 칩(301) 및 상기 제 2 반도체 칩(305)은 각각 게르마늄으로 구성된 트랜지스터를 포함할 수 있다. 상기 트랜지스터는 고이층(300c)에 형성된 소오 스(source)/드레인(drain), 상기 고이층(300c) 상에 형성된, 게이트 절연막으로서 기능하는, 게르마늄 절연막 및 게르마늄을 포함하는 게이트(gate)를 포함할 수 있다. 또는, 상기 트랜지스터는 게르마늄으로 형성된 쌍극성 접합 트랜지스터(bipolar junction transistor)를 포함할 수 있다.
상기 고이 기판(300) 아래에 광판(207)이 배치된다. 상기 광판(207)은 광을 전파시킬 수 있도록 광도파로를 포함할 수 있다. 상기 광도파로는 고분자를 이용하여 형성할 수 있다. 상기 광검출기(304)는 게르마늄 핀(PIN: Positive Intrinsic Negative) 포토 다이오드 또는 게르마늄 포토 다이오드 중 어느 하나를 포함할 수 있다.
본 발명의 변형예에 따른 광배선 소자에서 광의 경로(208)는 다음과 같다. 상기 광 방출기(302)는 상기 고이 기판(300) 상에 배치된 상기 제 1 반도체 칩(301)으로부터의 전기 신호를 입력받아 광신호를 상기 기판(300)의 아래 방향으로 출력한다. 출력된 광신호는 상기 고이 기판(300)을 통과하여 상기 광판(207)에 도달한다. 이어서, 상기 광판(207)을 따라 수평 방향으로 전파되다가 상부로 분기되어 상기 광검출기(304)에 도달하게 된다. 상기 광의 경로를 유도하기 위하여, 광통로가 상기 기판(300)에 배치될 수 있다. 즉, 상기 광판(207)은 광도파로를 포함할 수 있고, 상기 광도파로와 연결되도록 상기 기판(300)에 수직방향으로 광통로가 배치될 수 있다. 이에 따라, 광신호는 수직방향의 광통로를 따라 상기 광방출기(302)로부터 광도파로로 전달되고, 수평방향으로 광도파로를 따라 전파되다가 수직방향의 광통로를 따라 상기 광검출기(304)로 전달될 수 있다. 상기 광검출 기(304)는 입력된 광신호를 감지하여 전기신호로 변환하여 제 2 전기 배선(306)을 통해 상기 제 2 반도체 칩(305)으로 전달한다.
본 발명의 또 다른 실시예에 따른 게르마늄 기판은 높은 캐리어(carrier) 이동도 특성을 가질 수 있다. 예를 들면, 게르마늄의 전자 이동도(electron mobility)는 실리콘의 전자 이동도에 비하여 약 3배인 것으로 알려져 있다. 따라서, 고이 기판의 높은 이동도 특성을 이용하여 전자회로의 고속 동작이 가능하며, 유무선 통신회로의 고속화 및 칩간 고속 데이터 전송이 가능할 수 있다.
도 1은 본 발명의 일 실시예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.
도 3은 본 발명의 변형예에 따른 광배선 소자를 설명하기 위한 개략적인 단면도이다.

Claims (10)

  1. 게르마늄 기판, 상기 게르마늄 기판 상의 절연막 및 상기 절연막 상의 게르마늄막을 포함하는 고이(GOI: Germanium-On-Insulator) 기판 상에 배치된 제 1 반도체 칩;
    상기 고이 기판 상에, 상기 제 1 반도체 칩으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기;
    상기 고이 기판 상에, 상기 광신호를 감지하여 전기 신호로 변환하는 광검출기; 및
    상기 고이 기판 상에, 상기 광검출기로부터 전기 신호를 입력받는 제 2 반도체 칩을 포함하는 광배선 소자.
  2. 청구항 1에 있어서,
    상기 고이(GOI) 기판은
    상기 제 1 반도체 칩 및 상기 광방출기가 배치되는 제 1 고이 기판; 및
    상기 제 2 반도체 칩 및 상기 광검출기가 배치되는 제 2 고이 기판을 포함하되,
    상기 제 1 고이 기판과 상기 제 2 고이 기판은 분리되어 배치되는 광배선 소자.
  3. 청구항 2에 있어서,
    상기 제 1 고이 기판과 상기 제 2 고이 기판이 배치되는 회로 기판을 더 포함하는 광배선 소자.
  4. 청구항 1에 있어서,
    상기 광방출기는 3족-5족 화합물 반도체층을 포함하는 광배선 소자.
  5. 청구항 1에 있어서,
    상기 제 1 반도체 칩 및 제 2 반도체 칩은 게르마늄으로 구성된 트랜지스터를 포함하는 광배선 소자.
  6. 청구항 1에 있어서,
    상기 광방출기 상에 배치된 홀로그램 광기판; 및
    상기 홀로그램 광기판 상에 배치된 거울판을 더 포함하는 광배선 소자.
  7. 청구항 6에 있어서,
    상기 홀로그램 광기판은 상기 광방출기로부터 출력된 광신호를 이용하여 홀로그램을 생성하는 홀로그램 트랜스미터를 포함하는 광배선 소자.
  8. 청구항 1에 있어서,
    상기 광검출기는 게르마늄 핀(PIN: Positive Intrinsic Negative) 포토 다이오드, 또는 게르마늄 포토 다이오드 중 어느 하나를 포함하는 광배선 소자.
  9. 청구항 1에 있어서,
    상기 고이 기판 아래에 배치된 광판을 더 포함하되,
    상기 광방출기에서 출력된 광신호는 상기 광판을 통하여 상기 광검출기에 도달하는 광배선 소자.
  10. 청구항 9에 있어서,
    상기 광판은 광도파로를 포함하는 광배선 소자.
KR1020090075063A 2009-08-14 2009-08-14 광배선 소자 KR20110017546A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090075063A KR20110017546A (ko) 2009-08-14 2009-08-14 광배선 소자
US12/847,174 US8304859B2 (en) 2009-08-14 2010-07-30 Optical interconnection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090075063A KR20110017546A (ko) 2009-08-14 2009-08-14 광배선 소자

Publications (1)

Publication Number Publication Date
KR20110017546A true KR20110017546A (ko) 2011-02-22

Family

ID=43588069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090075063A KR20110017546A (ko) 2009-08-14 2009-08-14 광배선 소자

Country Status (2)

Country Link
US (1) US8304859B2 (ko)
KR (1) KR20110017546A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447969B (zh) * 2010-10-20 2014-08-01 Interlight Optotech Corp 發光二極體封裝結構
US9041135B2 (en) * 2013-03-13 2015-05-26 The Aerospace Corporation Monolithic sun sensors assemblies thereof
US9690042B2 (en) 2013-05-23 2017-06-27 Electronics And Telecommunications Research Institute Optical input/output device, optical electronic system including the same, and method of manufacturing the same
KR102031953B1 (ko) * 2013-05-23 2019-10-15 한국전자통신연구원 광 입출력 장치 및 그를 구비한 광 전자 시스템
US9362444B1 (en) 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
KR102514710B1 (ko) * 2021-05-07 2023-03-29 한국과학기술원 초소형 온칩 광 센싱을 위한 광 검출 소자 및 goi 디바이스, 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587605B2 (en) * 1999-01-06 2003-07-01 Intel Corporation Method and apparatus for providing optical interconnection
KR100352076B1 (ko) 2000-08-09 2002-09-12 광주과학기술원 광배선 회로소자
US7148526B1 (en) * 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
JP2006023579A (ja) 2004-07-08 2006-01-26 Ricoh Co Ltd 光半導体装置・光半導体装置の接続方法・光インターコネクション・光配線モジュール
KR100864869B1 (ko) 2006-12-06 2008-10-22 한국전자통신연구원 광 배선 전자소자

Also Published As

Publication number Publication date
US8304859B2 (en) 2012-11-06
US20110037078A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
US10120150B2 (en) Optical transceiver by FOWLP and DOP multichip integration
US5889903A (en) Method and apparatus for distributing an optical clock in an integrated circuit
US5159700A (en) Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates
CN103312415B (zh) 用于通信的方法和系统
US20160246018A1 (en) Method And System For Hybrid Integration Of Optical Communication Systems
KR20110017546A (ko) 광배선 소자
US20140270629A1 (en) Optical waveguide network of an interconnecting ic module
US20010031109A1 (en) Method and apparatus for providing optical interconnection
US6393169B1 (en) Method and apparatus for providing optical interconnection
WO2014144590A1 (en) Photonic multi-chip module
Andreou et al. Silicon on sapphire CMOS for optoelectronic microsystems
US11573387B2 (en) Optical engine
KR20230007929A (ko) 스택된 포토닉 다이들을 갖는 통합된 3dic 및 이를 형성하는 방법
US8058658B2 (en) High-speed optical interconnection device
KR100864869B1 (ko) 광 배선 전자소자
KR100352076B1 (ko) 광배선 회로소자
CN105006468B (zh) 一种多层硅片封装结构中的信息传输装置
KR101042708B1 (ko) 광배선 소자
Jokerst et al. Microsystem optoelectronic integration for mixed multisignal systems
JP4797221B2 (ja) 光電子集積回路装置
KR20230009849A (ko) 고속 신호 전송을 위한 광배선 소자
JP4543956B2 (ja) 半導体装置およびそれを用いた電子機器
EP1074049B1 (en) Method and apparatus for distributing an optical clock in an integrated circuit
Apsel et al. Merging traditional VLSI with photonics
WO2020201539A1 (en) Optical engine

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application