KR20110010410A - 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 - Google Patents

씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20110010410A
KR20110010410A KR1020090067966A KR20090067966A KR20110010410A KR 20110010410 A KR20110010410 A KR 20110010410A KR 1020090067966 A KR1020090067966 A KR 1020090067966A KR 20090067966 A KR20090067966 A KR 20090067966A KR 20110010410 A KR20110010410 A KR 20110010410A
Authority
KR
South Korea
Prior art keywords
gate
electrode
forming
wiring
layer
Prior art date
Application number
KR1020090067966A
Other languages
English (en)
Other versions
KR101591333B1 (ko
Inventor
김환
임경남
천기철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090067966A priority Critical patent/KR101591333B1/ko
Publication of KR20110010410A publication Critical patent/KR20110010410A/ko
Application granted granted Critical
Publication of KR101591333B1 publication Critical patent/KR101591333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동영역을 갖는 비표시영역이 정의(定義)되며, 상기 비표시영역에는 구동 IC가 실장되는 영역이 정의(定義)된 COG 타입 액정표시장치용 어레이 기판에 있어서, 상기 화소영역 내에 순차 적층된 게이트 전극과 게이트 절연막과 아일랜드 형태의 액티브층과 서로 이격하는 오믹콘택층과 서로 이격하며 그 끝단이 상기 액티브층 및 오믹콘택층의 끝단 측면을 완전히 덮도록 형성된 소스 및 드레인 전극을 포함하는 스위칭 박막트랜지스터와; 상기 게이트 절연막을 사이에 두고 그 하부 및 그 상부에서 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 구동영역에 상기 스위칭 박막트랜지스터와 동일한 적층 구조를 가지며 서로 이웃하며 일전극이 연결되며 형성된 제 1 및 제 2 구동 박막트랜지스터을 포함하며, 상기 게이트 및 데이터 배선의 일끝단과 상기 제 1 또는 제 2 구동 박막트랜지스터의 일전극과의 연결 또는 상기 제 1 및 제 2 구동 박막트랜지스터의 일전극간의 연결은 상기 서로 연결되는 구성요소를 각각 제 1 구성요소와 제 2 구성요소라 정의할 때, 적층 구조상 상기 게이트 절연막의 하부에 구성된 상기 제 1 구성요소를 노출시키는 하나의 콘택홀과 상기 게이트 절연막 상부에 형성된 제 2 구성요소가 연장하여 상기 제 1 구성요소를 노출시키는 콘택홀을 통해 상기 제 1 구성요소와 접촉하도록 이루어지는 것이 특징인 COG 타입 액정표시장치용 어레이 기판을 제공한다.
액정표시장치, 어레이기판, COG, 연결전극, 콘택홀

Description

씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법{Array substrate for chip on glass type liquid crystal display device and method of fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 특히 웨이비 노이즈를 방지하며 구동영역에서 콘택홀 수를 최소화 하는 것을 특징으로 하는 COG(chip on glass) 타입 액정표시장치용 어레이 기판 및 이의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 디스플레이 장치의 필요성이 대두되었고, 이에 따라 평판표시장치(flat panel display)에 대한 개발이 활발히 이루어지고 있으며, 특히 액정표시장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 컴퓨터의 모니터에 활발하게 적용되고 있다.
일반적으로 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 그 구조에 대해 설명하면, 도시한 바와 같이, 액정표시장치는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막(미도시)이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면 에는 편광판(미도시)이 구비되어 있다.
또한, 어레이 기판(10)의 외측면으로는 백라이트(미도시)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다
이러한 구조를 갖는 액정표시장치에서, 상기 어레이 기판 및 컬러필터 기판(10, 20)과, 이들 두 기판(10, 20) 사이에 개재된 액정층(30)은 액정패널로 정의되며, 액정패널의 외곽에는 이를 구동하기 위한 구동부가 구성된다. 구동부는 여러 가지 제어 신호, 데이터 신호 등을 생성하는 부품들이 실장되는 인쇄회로기판(PCB : Printed Circuit Board)과, 액정패널 및 인쇄회로기판에 연결되고 액정패널의 배선에 신호를 인가하기 위한 구동 집적회로(Driving IC, 이하 구동 IC라 칭함)를 포함하는데, 구동 IC를 상기 액정패널에 실장(packaging)시키는 방법에 따라, 칩 온 글래스(COG : Chip On Glass) 방식, 테이프 캐리어 패키지(TCP : Tape Carrier Package) 방식, 칩 온 필름(COF : Chip On Film) 방식 등으로 나누어진다.
이중 COG 방식은, TCP 방식 및 COF 방식에 비해 구조가 간단하고 액정표시장치에서 액정패널이 차지하는 비율을 높일 수 있기 때문에 최근에 액정표시장치에 널리 적용되고 있다.
도 2는 종래의 COG타입 액정표시장치의 어레이 기판 내의 하나의 화소영역을 스위칭 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면이며, 도 3은 종래의 COG타입 액정표시장치의 어레이 기판 내의 칩의 범프와 연결되는 패드가 구비된 비표시영역에 있어 데이터 패드와 표시영역의 데이터 배선간의 연결된 부분에 대한 단면도이며, 도 4는 종래의 COG타입 액정표시장치의 어레이 기판에 있어 구동 IC가 부착되는 영역에 대한 단면도로서 서로 이웃하여 위치하는 2개의 구동 박막트랜지스터간 연결 상태를 도시한 것이다.
우선, 투명한 절연기판(59) 상의 표시영역에 서로 교차하여 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(미도시)과 데이터 배선(73)이 교차하여 정의되는 다수의 화소영역(P) 내에는 제 1 게이트 전극(60a)이 형성되어 있으며, 상기 제 1 게이트 전극(60a) 상부로 전면에 게이트 절연막(68)이 형성되어 있으며, 그 위에 제 1 액티브층(70a)과 서로 이격하는 제 1 오믹콘택층(72a)이 형성되어 있으며, 상기 서로 이격하는 제 1 오믹콘택층(72a) 위로는 서로 이격하며 제 1 소스 전극(76a)과, 제 1 드레인 전극(78a)이 형성되어 있다.
또한, 상기 제 1 소스 및 드레인 전극(76a, 78a) 위로 상기 제 1 드레인 전극(78a)을 노출시키는 드레인 콘택홀(80)을 포함하는 보호층(86)이 형성되어 있으며, 상기 보호층(86) 상부에는 각 화소영역(P)별로 독립되며, 투명 도전성 물질로서 상기 드레인 콘택홀(80)을 통해 상기 제 1 드레인 전극(78)과 접촉하는 화소전극(88)이 형성되어 있다.
한편, 데이터 패드부(DPA)에 있어서는 상기 데이터 배선(73)의 끝단이 게이트 배선(미도시)을 이루는 단계에서 동일한 층에 형성된 데이터 패드전극(61)과 이들 구성요소를 각각 노출시키는 데이터 패드 콘택홀(81)과 데이터 배선 콘택홀(82) 을 통해 이들 두 구성요소와 각각 접촉하는 투명 도전성 물질로 이루어진 제 1 연결전극(90)에 의해 연결되고 있다.
또한, 구동 IC가 부착되는 부분에는 다수의 구동 박막트랜지스터(설명의 편의를 위해 도면에서는 제 1 및 2 구동 박막트랜지스터(DTr1, DTr2)라 칭함)가 구비되고 있으며, 이러한 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2) 간의 연결은 상기 화소전극(88)을 형성하는 단계에서 상기 화소전극(88)과 동일한 투명 도전성 물질로 이루어진 제 2 연결전극(89)에 의해 이루어지고 있다. 이때 투명 도전성 물질로 이루어진 상기 제 2 연결전극(89)은 상기 제 1 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(60b)과 상기 제 2 구동 박막트랜지스터(DTr2)의 제 3 드레인 전극(72c)을 각각 노출시키는 제 1 및 제 2 콘택홀(83, 84)을 통해 제 1 구동 박막트랜지스터(DTr1)의 제 2 게이트 전극(61b)과 상기 제 2 구동 박막트랜지스터(DTr2)의 제 3 드레인 전극(78c)을 전기적으로 연결시키고 있다.
한편, 전술한 구성을 갖는 종래의 COG 타입 액정표시장치용 어레이 기판(59)은 총 4 회의 마스크 공정에 의해 제조되고 있다. 하지만, 전술한 4마스크 공정에 의해 제조된 COG타입 액정표시장치용 어레이 기판(59)은 하나의 마스크 공정을 줄이기 위해 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속층을 순차적으로 적층하고, 포토레지스트를 도포한 후, 회절노광을 통해, 금속물질로 이루어진 데이터 배선(73)과 소스 및 드레인 전극((76a, 76b, 76c), (78a, 78b, 78c))과, 순수 및 불순물 실리콘으로 이루어진 액티브층(70a, 70b, 70c)과 오믹콘택층(72a, 72b, 72c)을 하나의 마스크 공정에 의해 형성함으로써 원치 않는 구조, 즉, 상기 데이터 배선(73)의 양측단 외측으로 순수 비정질 실리콘의 더미패턴(71a)이 노출되며, 상기 소스 및 드레인 전극((76a, 76b, 76c), (78a, 78b, 78c)) 각각의 양끝단의 외측으로 순수 비정질 실리콘의 액티브층(70a, 70b, 70c)이 노출되는 구조를 이루게 된다.
따라서, 이렇게 상기 데이터 배선(73)의 측단 외측으로 노출되는 순수 비정질 실리콘의 더미패턴(71a)과, 상기 각 소스 및 드레인 전극((76a, 76b, 76c), (78a, 78b, 78c))의 끝단 외측으로 노출된 액티브층(70a, 70b, 70c)이 형성된 어레이 기판(59)을 이용하여 완성된 액정표시장치(미도시)의 구동하게 되면, 하부에 구비된 백라이트(미도시) 등으로부터 입사된 빛, 또는 외부로부터 들어온 빛에 의해 상기 데이터 배선(73) 외측으로 노출된 더미패턴(71a) 및 각 소스 및 드레인 전극((76a, 76b, 76c), (78a, 78b, 78c)) 외측으로 노출된 액티브층(70a, 70b, 70c)이 여기(excite)되어 스위칭 및 구동 박막트랜지스터(STr, DTr1, DTr2)의 스위칭 또는 데이터 신호를 입력하는 데이터 배선(73)에 영향을 미쳐 화면상에 얼룩을 유발시키는 웨이비 노이즈(wavy noise)를 발생시키고, 나아가 스위칭 및 구동 박막트랜지스터(STr, DTr1, DTr2) 내에서의 오프 전류(off current)를 증가시켜 박막트랜지스터의 특성을 저하시키는 문제가 발생하고 있는 실정이다.
또한, 데이터 배선(73)과 데이터 패드전극(61)간의 연결과 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2)간의 연결은 서로 연결되는 2개의 구성요소에 대해 각각 콘택홀을 형성하고, 이러한 2개의 콘택홀을 통해 상기 2개의 구성요소와 동시에 접촉하는 연결전극(89, 90)이 형성되고 있으므로, 서로 연결되는 구성요소에 대 해 이들을 노출시키는 최소 2개의 콘택홀((81, 82), (83, 84))을 구비해야 하므로 콘택홀 형성을 위한 영역 확보를 위해 비표시영역의 면적이 증가하고, 상기 연결전극(89, 90)이 일반적인 금속물질보다 내부 저항이 비교적 큰 투명 도전성 물질로 이루어짐으로써 단기간 내에 저항 증가 및 열화로 인해 상기 연결전극의 단선이 발생함으로써 수명이 저하되는 문제가 발생하고 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 웨이비 노이즈를 방지하고 박막트랜지스터 내의 오프 전류를 낮추어 박막트랜지스터의 특성을 향상시킬 수 있는 COG 타입 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
또한, 비표시영역에 있어, 서로 이웃하는 구동 박막트랜지스터간의 연결 또는 패드전극과 배선간의 연결을 위한 면적을 최소화함으로써 비표시영역의 면적을 저감시키며, 비교적 내부 저항이 큰 투명 도전성 물질이 아닌 소스 및 드레인 전극을 이루는 금속물질로서 연결되도록 함으로써 저항을 감소시키고, 나아가 열화에 의한 단선을 저감시켜 최종적으로 수명을 연장시킬 수 있는 COG 타입 액정표시장치용 어레이 기판을 제공하는 것을 또 다른 목적으로 한다.
본 발명의 일실시예에 따른 COG타입 액정표시장치용 어레이 기판은, 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동영역을 갖는 비표시영역이 정의(定義)되며, 상기 비표시영역에는 구동 IC가 실장되는 영역이 정의(定義)된 COG 타입 액정표시장치용 어레이 기판에 있어서, 상기 화소영역 내에 순차 적층된 게이트 전극과 게이트 절연막과 아일랜드 형태의 액티브층과 서로 이격하는 오믹콘택층과 서로 이격하며 그 끝단이 상기 액티브층 및 오믹콘택층의 끝단 측면을 완전히 덮도록 형성된 소스 및 드레인 전극을 포함하는 스위칭 박막트랜지스터와; 상기 게이트 절연막을 사이에 두고 그 하부 및 그 상부에서 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 구동영역에 상기 스위칭 박막트랜지스터와 동일한 적층 구조를 가지며 서로 이웃하며 일전극이 연결되며 형성된 제 1 및 제 2 구동 박막트랜지스터을 포함하며, 상기 게이트 및 데이터 배선의 일끝단과 상기 제 1 또는 제 2 구동 박막트랜지스터의 일전극과의 연결 또는 상기 제 1 및 제 2 구동 박막트랜지스터의 일전극간의 연결은 상기 서로 연결되는 구성요소를 각각 제 1 구성요소와 제 2 구성요소라 정의할 때, 적층 구조상 상기 게이트 절연막의 하부에 구성된 상기 제 1 구성요소를 노출시키는 하나의 콘택홀과 상기 게이트 절연막 상부에 형성된 제 2 구성요소가 연장하여 상기 제 1 구성요소를 노출시키는 콘택홀을 통해 상기 제 1 구성요소와 접촉하도록 이루어지는 것이 특징이다.
이때, 상기 제 1 구성요소는 상기 게이트 배선 상기 제 1 및 제 2 구동 박막트랜지스터의 게이트 전극 중 어느 하나이며, 상기 제 2 구성요소는 상기 데이터 배선과 상기 제 1 및 제 2 구동 박막트랜지스터의 소스 전극 또는 드레인 전극 중 어느 하나인 것이 특징이다.
또한, 상기 제 1 구성요소는 상기 게이트 배선 상기 제 1 및 제 2 구동 박막트랜지스터의 게이트 전극 중 어느 하나이며, 상기 제 2 구성요소는 상기 데이터 배선과 상기 제 1 및 제 2 구동 박막트랜지스터의 소스 전극 또는 드레인 전극 중 어느 하나인 것이 특징이다.
또한, 상기 비표시영역에 상기 게이트 및 데이터 배선과 각각 연결된 게이트 패드전극 및 데이터 패드전극이 구비되며, 상기 게이트 패드전극은 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 동일한 물질로 이루어진 제 1 게이트 패드전극과, 상기 제 1 게이트 패드전극 위로 상기 데이터 배선과 동일한 물질로 이루어진 제 2 게이트 패드전극과, 상기 화소전극과 동일한 물질로 이루어진 게이트 보조패턴으로 구성되며, 상기 데이터 패드전극은 상기 게이트 절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지며 그 상부로 상기 화소전극과 동일한 물질로 이루어진 데이터 보조패턴으로 구성된 것이 특징이다.
또한, 상기 화소전극은 전단의 게이트 배선과 중첩하여 형성됨으로써 중첩하는 상기 전단의 게이트 배선과 상기 게이트 절연막과 상기 화소전극은 스토리지 커패시터를 이루는 것이 특징이다.
본 발명의 일실시예에 따른 액정표시장치용 어레이 기판 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동영역을 갖는 비표시영역이 정의(定義)된 액정표시장치용 어레이 기판의 제조 방법에 있어서, 절연기판 상에 일방향으로 연장하는 게이트 배선과, 상기 화소영역에 상기 게이트 배선과 연결된 제 1 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 제 1 게이트 전극 위로 게이트 절연막을 형성하고, 상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 불순물 비정질 실리콘 패턴 위로 서로 이격하며 상기 불순물 비정질 실리콘패턴과 상기 제 1 액티브층 끝단의 측면까지 완전히 덮는 형태로 제 1 소스 및 드레인 전극을 형성하고, 동시에 상기 서로 이격하는 제 1 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 서로 이격하는 제 1 오믹콘택층을 형성하고, 상기 게이트 절연막 위로 상기 제 1 소스 전극과 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 제 1 소스 및 드레인 전극과 데이터 배선 위로 전면에 보호층을 형성하는 단계와; 상기 보호층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 보호층을 제거함으로써 상기 화소영역 내에 상기 제 1 드레인 전극의 일끝단 및 상기 게이트 절연막을 노출시키는 단계와; 상기 노출된 게이트 절연막과 상기 포토레지스트 패턴 위로 전면에 투명 도전성 물질층을 형성하는 단계와; 리프트 오프 공정을 진행하여 상기 포토레지스터 패턴과 이의 상부에 형성된 상기 투명 도전성 물질층을 제거함으로써 상기 각 화소영역 내의 상기 보호층 외부로 노출된 상기 게이트 절연막 상에 상기 제 1 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계를 포함한다.
상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터와, 제 3 게이트 전극과 상기 게이트 절연막과 제 3 액티브층과 서로 이격하는 제 3 오믹콘택층과 서로 이격하는 제 3 소스 및 드레인 전극 제 2 구동 박막트랜지스터가 형성되며, 상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계를 포함하며, 상기 제 2 구동 박막트랜지스터의 제 3 소스 또는 드레인 전극은 상기 게이트 콘택홀을 통해 상기 제 2 게이트 전극과 접촉하도록 형성하는 것이 특징이다.
또한, 상기 비표시영역에 상기 게이트 절연막 하부로 상기 게이트 배선을 이루는 동일한 물질로 제 1 배선을 형성하고, 상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선을 노출시키는 배선 콘택홀을 형성하는 단계를 포함하며, 상기 게이트 절연막 상부로 상기 데이터 배선을 이루는 동일한 물질로 상기 배선 콘택홀을 통해 상기 제 1 배선과 접촉하는 제 2 배선을 형성하는 단계를 포함한다.
또한, 상기 비표시영역에 상기 게이트 절연막 하부로 상기 게이트 배선을 이루는 동일한 물질로 제 1 배선을 형성하고, 상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선을 노출시키는 배선 콘택홀을 형성하는 단계를 포함하며, 상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘 택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터를 형성하며, 상기 제 2 소스 또는 드레인 전극은 상기 배선 콘택홀을 통해 상기 제 1 배선과 접촉하도록 형성하는 것이 특징이다.
또한, 상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터를 형성하며, 상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 2 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계를 포함하며, 상기 비표시영역에 상기 게이트 절연막 상부로 상기 데이터 배선을 이루는 동일한 물질로 상기 게이트 콘택홀을 통해 상기 제 2 게이트 전극과 접촉하는 제 1 배선을 형성하는 것을 특징으로 한다.
또한, 상기 게이트 배선을 형성하는 단계는 상기 비표시영역에 제 1 게이트 패드전극을 형성하는 단계를 포함하며, 상기 게이트 절연막을 형성하는 단계는 상기 제 1 게이트 패드전극을 노출시키는 제 1 게이트 패드콘택홀을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 비표시영역에 상기 제 1 게이트 콘택홀을 통해 노출된 상기 제 1 게이트 패드전극 위로 제 2 게이트 패드전극을 형성하고, 동시에 상기 비표시영역에 데이터 패드전극을 형성하는 단계를 포함하며, 상기 포토레지스트 패턴 외부로 노출된 상기 보호층을 제거함으로써 상기 화소영역 내에 상기 제 1 드레인 전극의 일끝단 및 상기 게이트 절연막을 노출시키는 단계는 상기 제 2 게이트 패드전극을 노출시키는 제 2 게이트 패드 콘택홀과 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는 상기 제 2 게이트 패드 콘택홀을 통해 노출된 상기 제 2 게이트 패드전극 위로 보조 게이트 패드전극을 형성하고, 상기 데이터 패드 콘택홀을 통해 노출된 상기 데이터 패드전극 위로 보조 데이터 패드전극을 형성하는 단계를 포함한다.
본 발명에 따른 COG타입 액정표시장치용 어레이 기판은 데이터 배선 하부에 순수 비정질 실리콘으로 이루어진 더미패턴이 존재하지 않고, 소스 및 드레인 전극 끝단 외측으로 액티브층이 노출되지 않으므로 웨이비 노이즈를 방지하고 박막트랜지스터 내부의 오프 전류치를 낮추어 박막트랜지스터의 특성을 향상시키는 효과가 있다.
또한, 비표시영역에 있어 서로 이웃하는 구동 박막트랜지스터간의 연결 또는 패드전극과 배선간의 연결을 하나의 콘택홀만을 형성하여 연결시키는 구성에 의해 비표시영역의 면적을 저감시키는 효과가 있다.
또한, 비교적 내부 저항이 큰 투명 도전성 물질이 아닌 소스 및 드레인 전극을 이루는 저저항 금속물질로서 제 1 및 제 2 구동 박막트랜지스터 간 또는 패드전극과 배선간에 연결되도록 함으로써 연결되는 부분의 저항을 감소시키고, 나아가 열화에 의한 연결부분의 단선을 저감시켜 최종적으로 어레이 기판의 수명을 연장시 키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 5는 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도이며, 도 6은 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 비표시영역 중 구동 IC가 부착되는 부분의 서로 연결되는 2개의 구동 박막트랜지스터에 대한 단면도이며, 도 7과 도 8은 각각 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 게이트 패드부 및 데이터 패드부에 대한 단면도이다. 설명의 편의를 위해 화소영역(P) 내의 스위칭 박막트랜지스터(STr)가 형성되는 부분을 스위칭 영역(SA), 비표시영역에 상기 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2)가 형성되는 부분을 구동 영역(DA), 각 화소영역(P) 내에 스토리지 커패시터(StgC)가 형성되는 부분을 스토리지 영역(StgA), 게이트 패드전극이 형성된 부분을 게이트 패드부(GPA), 데이터 패드전극이 형성된 부분을 데이터 패드부(DPA)라 정의한다.
우선, 기판(101) 상에 일방향으로 게이트 배선(105)이 구비되고 있으며, 스위칭 영역(SA)에는 상기 게이트 배선(105)에서 분기하여 제 1 게이트 전극(107a)이 구비되고 있다. 또한, 구동 영역(DA)에는 제 2 및 제 3 게이트 전극(107b, 107c)이 서로 이격하며 형성되고 있으며, 상기 게이트 패드부(GPA)에는 제 1 게이트 패드전극(109)이 형성되어 있다.
또한, 상기 제 1, 2, 3 게이트 전극(107a, 107b, 107c)과 게이트 배선(105) 위로 상기 제 1 게이트 패드전극(109)을 노출시키는 제 1 게이트 패드 콘택홀(112)과 상기 제 2 게이트 전극(107v)을 노출시키는 게이트 콘택홀(111)을 구비한 게이트 절연막(110)이 전면에 형성되어 있다.
상기 게이트 절연막(110) 위로는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나의 물질로 상기 게이트 배선(105)과 교차하여 상기 화소영역을 정의하는 데이터 배선이 형성되어 있다.
또한, 상기 게이트 절연막(110) 위로 상기 스위칭 및 구동 영역(SA, DA)에 있어서 각각 아일랜드 형태로 상기 제 1, 2, 3 게이트 전극(107a, 107b, 107c) 각각에 대응하여 순수 비정질 실리콘의 제 1, 2, 3 액티브층(117a, 117b, 117c)과 상기 제 1, 2, 3 액티브층(117a, 117b, 117c) 각각의 상부에 서로 이격하며 불순물 비정질 실리콘의 제 1, 2, 3 오믹콘택층(122a, 122b, 122c)이 형성되어 있다.
또한, 상기 서로 이격하는 제 1 오믹콘택층(122a) 각각과 접촉하며 그 상부로 상기 제 1 액티브층(117a)의 중앙부를 노출시키며 상기 저저항 금속물질로 이루어진 제 1 소스 및 드레인 전극(133a, 136a)이 형성되어 있다. 이때, 상기 제 1 소스 및 드레인 전극(133a, 136a)은 그 끝단이 상기 제 1 액티브층(117a) 양끝단의 측면까지 완전히 덮는 형태로 형성되고 있는 것이 특징이다. 상기 스위칭 영역(SA)에 순차 적층된 상기 제 1 게이트 전극(107a)과 게이트 절연막(110)과 제 1 액티브층(117a)과 제 1 오믹콘택층(122a)과 제 1 소스 및 드레인 전극(133a, 136a)은 스 위칭 박막트랜지스터(STr)를 이룬다.
또한, 구동 영역(DA)에는 제 2 및 제 3 액티브층(117b, 117c) 각각의 상부로 각각 서로 이격하는 불순물 비정질 실리콘의 제 2, 3 오믹콘택층(122b, 122c)이 형성되고 있으며, 각각의 서로 이격하는 제 2, 3 오믹콘택층(122b, 122c) 위로 서로 이격하며 상기 저저항 금속물질로 이루어진 제 2, 3 소스 및 드레인 전극((133b, 136b), (133c, 136c))이 형성되고 있다. 이때 상기 구동 영역(DA)에 순차 적층된 상기 제 2 게이트 전극(107b)과 게이트 절연막(110)과 제 2 액티브층(117b)과 제 2 오믹콘택층(122b)과 제 2 소스 및 드레인 전극(133b, 136b)은 제 1 구동 박막트랜지스터(DTr1)를 이루며, 상기 제 3 게이트 전극(107c)과 게이트 절연막(110)과 제 3 액티브층(117c)과 제 3 오믹콘택층(122c)과 제 3 소스 및 드레인 전극(133c, 136c)은 제 2 구동 박막트랜지스터(DTr2)를 이룬다.
이때, 상기 제 2 구동 박막트랜지스터(DTr2)의 제 3 드레인 전극(136c)은 연장하여 상기 제 1 구동 박막트랜지스터(DTr1)의 제 2 게이트 전극(107b)과 상기 게이트 콘택홀(111)을 통해 접촉하고 있는 것이 특징이다.
한편, 본 발명에 있어서는 금속물질로 이루어진 상기 각 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c))과, 그 하부에 위치하는 불순물 및 순수 비정질 실리콘으로 이루어진 오믹콘택층(122a, 122b, 122c)과 액티브층(117a, 117b, 117c)은 서로 다른 마스크 공정을 통해 이루어졌기 때문에 데이터 배선(미도시)의 하부에는 순수 및 불순물 비정질 실리콘의 더미패턴이 형성되지 않고, 상기 각 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c)) 끝단 외측으 로 액티브층(117a, 117b, 117c)이 노출되지 않는 것이 특징이다.
또한, 본 발명에 따른 COG 타입 액정표시장치용 어레이 기판(101)은 서로 이웃한 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2) 간에는 투명 도전성 물질이 아닌 데이터 배선(미도시)을 이루는 상기 저저항 금속물질로 하나의 콘택홀을 통해 구동 박막트랜지스터(DTr2)의 일전극이 연장한 형성된 형태로 이웃한 다른 구동 박막트랜지스터(DTr1)의 일전극과 연결됨으로써 콘택홀 수를 최소화하며, 동시에 저저항 금속물질로 두 구성요소간 연결이 이루어짐으로써 내부 저항 저감에 따라 열화 최소화 및 단선 발생의 가능성을 저감시킬 수 있다.
한편, 상기 게이트 패드부(GPA)에는 상기 게이트 절연막(110) 위로 상기 데이터 배선(미도시)을 이루는 동일한 금속물질로 제 1 게이트 패드 콘택홀(112)을 통해 상기 제 1 게이트 패드전극(109)과 접촉하며 제 2 게이트 패드전극(138)이 형성되고 있으며, 상기 데이터 패드부(DPA)에는 상기 게이트 절연막(110) 위로 데이터 패드전극(139)이 형성되어 있다.
다음, 상기 스위칭 박막트랜지스터(STr)와, 상기 제 1, 2 구동 박막트랜지스터(DTr1, DTr2)와 제 2 게이트 패드전극(138) 위로 무기절연물질로 이루어진 보호층(151)이 형성되어 있다. 이때 상기 보호층(151)은 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(136a)의 끝단을 노출시키며, 상기 제 2 게이트 패드전극(138)과 데이터 패드전극(139)을 각각 노출시키는 게이트 및 데이터 패드 콘택홀(153, 154)이 구비되고 있다.
다음, 상기 화소영역에는 상기 게이트 절연막(110) 위로 상기 스위칭 박막트 랜지스터(STr)의 제 1 드레인 전극(136a)과 접촉하며 투명 도전성 물질로서 화소전극(160)이 형성되어 있다. 이때 상기 화소전극(160)은 그 끝단이 전단의 게이트 배선(105)과 중첩하도록 형성되고 있으며, 중첩하는 부분의 전단 게이트 배선(105)과 화소전극(160)은 각각 제 1 스토리지 전극 및 제 2 스토리지 전극을 이루며, 이들 두 전극 사이에 개재된 게이트 절연막(110)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이루고 있다.
또한, 상기 게이트 패드부(GPA) 및 데이터 패드부(DPA)에는 상기 제 2 게이트 패드 콘택홀(153) 및 데이터 패드 콘택홀(154)을 통해 각각 노출된 상기 제 2 게이트 패드전극(138) 및 데이터 패드전극(139) 위로 각각 상기 화소전극(160)을 이루는 투명 도전성 물질로 게이트 보조 패드전극(162)과 데이터 보조패드 전극(164)이 형성되어 있다.
한편, 본 발명의 실시예에 있어서는 상기 구동 영역(DA)에 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2)만이 형성됨을 보이고 있지만, 다수의 구동 박막트랜지스터가 더 구비될 수 있다. 또한, 구동 박막트랜지스터(DTr1, DTr2) 간의 연결 뿐 아니라 상기 게이트 및 데이터 배선(105, 미도시) 또는 상기 게이트 및 데이터 배선(105, 미도시)과 동일한 층에 동일한 물질로 상기 비표시영역에 제 1 및 제 2 배선(미도시)이 더욱 형성될 수 있으며, 이들 제 1 및 제 2 배선(미도시)간의 연결과, 상기 제 1 또는 제 2 배선(미도시)과 상기 구동 박막트랜지스터(DTr1, DTr2) 간의 연결이 이루어질 수도 있다.
이때, 도면에 나타나지 않았지만, 일례로 게이트 배선(또는 상기 게이트 절 연막 하부에 상기 게이트 배선을 이루는 동일한 물질로 형성된 제 1 배선)과 상기 구동 박막트랜지스터의 소스 전극 또는 드레인 전극과 연결되는 경우는 상기 게이트 배선(또는 제 1 배선)의 일끝단을 노출시키는 게이트 배선 콘택홀이 형성되고, 상기 구동 박막트랜지스터의 소스 또는 드레인 전극이 연장되어 상기 게이트 배선 콘택홀을 통해 상기 게이트 배선(또는 제 1 배선)과 접촉하는 형태를 이루는 것이 특징이다. 또한, 상기 데이터 배선(또는 상기 게이트 절연막 상부에 상기 데이터 배선과 동일한 물질로 이루어진 제 2 배선)과 상기 구동 박막트랜지스터의 게이트 전극과 연결되는 경우는 상기 구동 박막트랜지스터의 게이트 전극을 노출시키는 게이트 콘택홀이 형성되고 상기 데이터 배선(또는 상기 제 2 배선)을 상기 게이트 콘택홀을 통해 상기 구동 박막트랜지스터의 게이트 전극과 접촉하도록 형성되는 것이 특징이다.
이 경우 게이트 배선(또는 제 1 배선) 및 데이터 배선(또는 제 2 배선)과 구동 박막트랜지스터 간의 연결도 별도의 투명 도전성 물질로 이루어진 연결전극 형성없이 하나의 콘택홀을 통해 어느 하나의 구성요소 자체를 연결전극으로 이용하여 형성됨으로써 콘택홀 수를 최소화하여 비표시영역의 면적을 줄일 수 있으며, 동시에 저저항 금속물질로 두 구성요소간 연결이 이루어짐으로써 내부 저항 저감에 따라 열화 최소화 및 단선 발생의 가능성을 저감시킬 수 있다.
이후에는 전술한 구성을 갖는 본 발명에 따른 COG 타입 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 9a 내지 도 9i는 본 발명의 COG타입 액정표시장치용 어레이 기판의 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역 및 구동 IC가 부착되는 비표시영역의 서로 이웃한 2개의 구동 박막트랜지스터에 대한 단면도이며, 도 10a 내지 10i는 본 발명의 COG타입 액정표시장치용 어레이 기판의 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터가 형성될 부분을 스위칭 영역(SA), 스토리지 커패시터가 형성될 부분을 스토리지 영역(StgA), 구동 박막트랜지스터(DTr1, FTr2)가 형성되는 영역을 구동 영역(DA)이라 정의한다.
우선, 도 9a 및 도 10a에 도시한 바와 같이, 투명한 절연 기판(101)상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr)을 증착하여 제 1 금속층(미도시)을 형성한 후, 포토레지스트의 도포, 마스크(미도시)를 이용한 노광, 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각, 포토레지스트의 스트립(strip) 등의 공정을 포함하는 마스크 공정을 진행하여 일방향으로 연장하는 게이트 배선(105)을 형성한다. 그리고 동시에 상기 스위칭 영역(SA)에 있어서 상기 게이트 배선(105)과 연결된 제 1 게이트 전극(107a)을 형성하고, 상기 구동 영역(DA)에는 서로 이격하도록 아일랜드 형상의 제 2 및 제 3 게이트 전극(107b, 107c)을 형성한다. 또한, 상기 게이트 패드부(GPA)에 있어서는 제 1 게이트 패드전극(109)을 형성한다.
이때, 상기 제 1 금속층(미도시)을 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성하고 이를 패터닝함으로써, 이중충 또는 삼중층 구조의 게이트 배선과 제 1, 2, 3 게이트 전극과 제 1 게이트 패드전극을 형성할 수도 있다. 도면에서는 편의상 단일층으로 형성된 것으로 도시하였다.
다음, 도 9b 및 도 10b에 도시한 바와 같이, 상기 게이트 배선(105)과 제 1, 2, 3 게이트 전극(107a, 107b, 107c)과 제 1 게이트 패드전극(109) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(110)을 형성하고, 연속하여 상기 게이트 절연막(110) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속하여 증착함으로써 상기 게이트 절연막(110) 상부로 순수 비정질 실리콘층(116)과 불순물 비정질 실리콘층(120)을 형성한다.
이후, 상기 불순물 비정질 실리콘층(120) 위로 감광성 유기물질인 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한다.
다음, 상기 포토레지스트층(미도시)이 형성된 기판(101)의 상부에 빛의 투과영역과 차단영역(미도시) 그리고, 상기 투과영역(미도시)의 투과율과 차단영역(미도시)의 투과율 사이의 투과율을 갖는 반투과영역(미도시)으로 구성된 노광 마스크(미도시)를 위치시킨 후, 상기 노광 마스크(미도시)를 통한 노광을 실시한다. 상기 반투과영역(HTA)이 구비된 노광 마스크(191)를 이용하여 노광함으로써 상기 포토레지스트층(미도시)에 도달되는 광량을 조절하는 하프톤 노광기법을 적용하여 두께를 달리하는 제 1 및 제 2 포토레지스트 패턴(181a, 181b)을 형성하기 위함이며, 상기 노광 마스크를 통해 노광 시 빛이 투과되는 정도는 투과영역에서는 거의 100% 빛이 투과하고, 차단영역에서는 빛이 전혀 투과하지 못하고 차단되며, 반투과영역 에서는 코팅막의 두께(또는 코팅막의 코팅수)에 따라 통상적으로 10% 내지 90% 사이에서 결정되는 하나의 투과량을 갖는 빛이 투과된다. 이때, 상기 노광은 상기 노광 마스크의 차단영역이 스위칭 영역(SA) 및 구동 영역(DA)의 상기 각 제 1, 2, 3 게이트 전극(107a, 107b, 107c)에 대응되도록, 상기 투과영역은 게이트 패드부(GPA)의 제 1 게이트 패드전극(109)의 중앙부 및 상기 제 2 게이트 전극(107b)의 중앙부를 기준으로 우측에 대응되도록, 그리고 그 외의 영역에 대해서는 반투과영역이 대응되도록 한 상태에서 진행한다. 이 경우, 상기 구동 영역(DA)의 제 2 게이트 전극(107b)에 대응해서는 그 중앙부를 기준으로 좌측 일부(이하 제 1 부분이라 칭함)에는 차단영역(미도시)이 그 우측 일부(이하 제 2 부분이라 칭함)에는 투과영역(미도시)이 대응되도록 노광 마스크(미도시)를 위치시킨 후 진행하게 되는 것이 특징이다.
이후, 전술한 바와 같은 상태에서 노광된 기판(101)상의 포토레지스트층(미도시)을 현상하면, 상기 불순물 비정질 실리콘층(120) 위로 상기 제 1, 3 게이트 전극(107a, 107c)의 중앙부와 상기 제 2 게이트 전극(107b)의 제 1 부분에 대응해서는 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(181a)이, 그리고 상기 제 1, 3 게이트 전극(107a, 170c) 및 상기 제 2 게이트 전극(107b)의 제 1 부분과 상기 제 1 게이트 패드전극(109)이 형성된 영역을 제외한 영역에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)이 형성되며, 상기 제 1 게이트 패드전극(109) 중앙부 및 상기 제 2 게이트 전극(107b)의 제 2 부분에 대응해서는 상기 제 1 포토레지스트층(미도시)이 제거되어 상기 불순물 비정질 실리 콘층(120)을 노출시키게 된다.
다음, 도 9c 및 도 10c에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(181a, 181b) 외부로 노출된 상기 불순물 비정질 실리콘층(120)과 그 하부의 순수 비정질 실리콘층(116)과 게이트 절연막(110)을 식각함으로써 상기 게이트 패드부(GPA)에 있어서 상기 제 1 게이트 패드전극(109)의 중앙부를 노출시키는 제 1 게이트 패드 콘택홀(112)을 형성하고, 동시에 구동 영역(DA)에 있어 상기 제 2 게이트 전극(107b)의 제 2 부분에 대응해서 상기 제 2 게이트 전극(107b)을 노출시키는 게이트 콘택홀(111)을 형성한다.
이후, 상기 제 1 게이트 패드 콘택홀(112) 및 게이트 콘택홀(111)이 형성된 기판(101)에 대해 애싱(ashing)을 진행함으로써 상기 제 2 두께의 제 2 포토레지스트 패턴(도 9b 및 도 10b의 181b)을 제거함으로써 상기 제 1, 3 게이트 전극(107a, 107c) 상부 및 상기 제 2 게이트 전극(107b)의 제 1 부분을 제외한 영역에서 상기 불순물 비정질 실리콘층(120)을 노출시킨다.
다음, 도 9d 및 도 10d에 도시한 바와 같이, 상기 노출된 불순물 비정질 실리콘층(도 9c 및 10c의 120)과 그 하부의 순수 비정질 실리콘층(도 9c 및 10c의 116)을 식각함으로써 제 1 포토레지스트 패턴(181a)으로 여전히 덮혀있는 영역을 제외한 영역에 대해 상기 게이트 절연막(110)을 노출시킨다. 이때, 스위칭 영역(SA) 및 구동 영역(DA)에 있어 상기 제 1 포토레지스트 패턴(181a)에 의해 제거되지 않고 남게되는 불순물 및 순수 비정질 실리콘층(도 9c 및 10c의 120, 116)은 각각 제 1, 2, 3 불순물 비정질 실리콘 패턴(121a, 121b, 121c)과 제 1, 2, 3 액티 브층(117a, 117b, 117c)을 이룬다.
다음, 도 9e 및 도 10e에 도시한 바와 같이, 상기 제 1, 2, 3 불순물 비정질
실리콘 패턴(도 9d 및 10d의 121a, 121b, 121c) 및 제 1, 2, 3 액티브층(117a, 117b, 117c)이 형성된 기판(101)에 대해 애싱(ashing) 또는 스트립(strip)을 진행함으로써 상기 제 1 포토레지스트 패턴(도 9d 및 10d의 181a)을 제거한 후, 상기 제 1, 2, 3 불순물 비정질 실리콘 패턴(도 9d의 121a, 121b, 121c) 위로 전면에 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 하나를 증착하여 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 배선(105)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 스위칭 영역(SA)과 구동 영역(DA)에 있어 상기 제 1, 2, 3 불순물 비정질 실리콘 패턴(도 9d의 121a, 121b, 121c) 각각의 상부에서 서로 이격하며, 상기 제 1, 2, 3 불순물 비정질 실리콘 패턴(도 9d의 121a, 121b, 121c)의 끝단 측면까지 완전히 덮는 형태로서 제 1, 2, 3 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c))을 형성한다. 또한, 게이트 패드부(GPA)에 있어서는 상기 제 1 게이트 패드 콘택홀(112)을 통해 상기 제 1 게이트 패드전극(109)과 접촉하는 제 2 게이트 패드전극(138)을 형성하고, 상기 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(139)을 형성한다.
한편, 상기 구동 영역(DA)에 있어서는 상기 제 3 불순물 비정질 실리콘 패 턴(도 9d의 121c) 상부에 형성된 상기 제 2 드레인 전극(136c)은 그 끝단이 상기 제 2 게이트 전극(107b)의 제 2 부분까지 연장 형성됨으로써 상기 게이트 콘택홀(111)을 통해 상기 제 2 게이트 전극(107b)과 접촉하도록 형성하는 것이 특징이다.
다음, 상기 제 1, 2, 3 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c))이 형성된 기판(101)에 대해 건식식각을 진행함으로서 상기 각 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c)) 사이로 이격하는 영역으로 노출된 상기 제 1, 2, 3 불순물 비정질 실리콘 패턴(도 9d의 121a, 121b, 121c)을 제거함으로써 스위칭 영역(SA) 및 구동 영역(DA)에 있어 제 1, 2, 3 액티브층(117a, 117b, 117c) 각각의 상부와 상기 제 1, 2, 3 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c)) 하부에 각각 서로 이격하는 형태로 불순물 비정질 실리콘의 제 1, 2, 3 오믹콘택층(122a, 122b, 122c)을 형성한다. 이때, 상기 제 1, 2, 3 소스 및 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c)) 사이로는 상기 제 1, 2, 3 액티브층(117a, 117b, 117c)의 중앙부가 각각 노출된다.
이때 스위칭 영역(SA)에 있어 순차 적층된 상기 제 1 게이트 전극(107a)과 게이트 절연막(110)과 제 1 액티브층(117a)과 제 1 오믹콘택층(122a)과 제 1 소스 및 드레인 전극(133a, 136a)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동 영역(DA)에 있어 순차 적층된 상기 제 2 게이트 전극(107b)과 게이트 절연막(110)과 제 2 액티브층(117b)과 제 2 오믹콘택층(122b)과 제 2 소스 및 드레인 전 극(133b, 136b)은 제 1 구동 박막트랜지스터(DTr1)를 이루며, 상기 제 3 게이트 전극(107c)과 게이트 절연막(110)과 제 3 액티브층(117c)과 제 3 오믹콘택층(122c)과 제 3 소스 및 드레인 전극(133c, 136c)은 제 2 구동 박막트랜지스터(DTr2)를 이룬다.
다음, 도 9f 및 도 10f에 도시한 바와 같이, 상기 데이터 배선(미도시)과 제 1, 2, 3 소스 드레인 전극((133a, 136a), (133b, 136b), (133c, 136c))과 제 2 게이트 패드전극(138) 및 데이터 패드전극(139) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 전면에 보호층(151)을 형성한다.
이후, 상기 보호층(151) 위로 포토레지스트를 도포하여 제 2 포토레지스트층(미도시)을 형성하고, 이를 패터닝함으로써 스위칭 영역(SA)에 있어서는 상기 제 1 드레인 전극(136a)의 일끝단과 접촉하는 화소전극(도 9i의 160)이 형성될 부분과 스토리지 영역(StgA), 게이트 패드부(GPA)에 있어서는 상기 제 2 게이트 패드전극(138)의 중앙부, 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(139) 중앙부에 대응해서는 상기 제 2 포토레지스트층(미도시)에 제거되어 상기 보호층(151)을 노출시키며, 그 외의 영역에 대응해서는 상기 제 2 포토레지스트층(미도시)이 남게되어 제 3 포토레지스트 패턴(183)을 이루도록 한다.
다음, 도 9g 및 도 10g에 도시한 바와 같이, 상기 제 3 포토레지스트 패턴(183) 외부로 노출된 상기 보호층(151)을 식각함으로써 상기 화소영역(P)에 있어서 화소전극(160)이 형성될 부분에 대응해서는 상기 제 1 드레인 전극의 일끝단과 게이트 절연막(110)을 노출시키고, 게이트 패드부(GPA)에 있어서는 제 2 게이트 패드전극(138)의 중앙부를 노출시키는 제 2 게이트 콘택홀(153)을 형성하고, 상기 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(139)의 중앙부를 노출시키는 데이터 패드 콘택홀(154)을 형성한다.
한편, 상기 보호층(151)의 식각은 과식각을 진행함으로써 상기 제 3 포토레지스트패턴(183) 끝단 내측으로 상기 보호층(151) 끝단의 위치하도록 하여 상기 보호층(151)이 상기 제 3 포토레지스트 패턴(183)에 대해 언더컷(under cut) 형태를 이루도록 하는 것이 특징이다. 이렇게 보호층(151)의 과식각을 진행하는 것은 추후 형성될 투명 도전성 물질층(도 9h 및 10h의 158)이 상기 제 3 포토레지스트 패턴(183) 끝단 더욱 정확히는 상기 언더컷이 발생한 부분에서 끊김이 발생하도록 하기 위함이다.
다음, 도 9h 및 도 10h에 도시한 바와 같이, 상기 보호층(151)의 일부가 제거된 상태에서 상기 제 3 포토레지스트 패턴(183) 위로 상기 기판(101) 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(158)을 형성한다. 이때, 상기 투명 도전성 물질층(158)은 상기 제 3 포토레지스트 패턴(183)의 끝단에서 보호층(151)의 끝단이 상기 제 3 포토레지스트 패턴(183)의 끝단보다 그 내측에 위치하여 언더컷 형태를 이룸으로써 상기 보호층(151)의 두께만큼의 단차가 발생하여 상기 3 포토레지스트 패턴(183)의 끝단에서 끊김이 발생하게 된다.
한편, 상기 제 3 포토레지스트 패턴(183)의 끝단은 각 화소영역(P)에 있어서 는 상기 스위칭 박막트랜지스터(STr)의 제 1 드레인 전극(136a)이 형성된 부분과 전단 게이트 배선(105)의 중앙에 위치함으로써 상기 제 1 드레인 전극(136a)의 일끝단과 상기 투명 도전성 물질층(158)은 접촉한 상태가 되는 것이 특징이다.
다음, 도 9i 및 도 10i에 도시한 바와 같이, 상기 부분적으로 끊김이 발생하도록 투명 도전성 물질층(도 9h 및 10h의 158)이 형성된 기판(101)을 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183)을 녹이는 현상액에 노출시킴으로써 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183)과 그 상부 및 측면에 형성된 투명 도전성 물질층(도 9h 및 10h의 158)을 함께 제거하는 리프트 오프(lift-off) 공정을 진행한다.
따라서, 이러한 리프트 오프 공정 진행 후에는 상기 기판(101)상의 각 화소영역(P)에 투명 도전성 물질로 이루어진 화소전극(160)이 형성되며, 상기 게이트 패드부(GPA)에 있어서는 상기 제 2 게이트 패드 콘택홀(153)을 통해 노출된 상기 제 2 게이트 패드전극(138) 상부에 보조 게이트 패드전극(162)이 형성되며, 상기 데이터 패드부(DPA)에 있어서는 상기 제 데이터 패드 콘택홀(154)을 통해 노출된 상기 데이터 패드전극(139) 상부에 보조 데이터 패드전극(164)이 형성된다.
이때 상기 화소전극(160)은 전단의 게이트 배선(105)과 중첩하도록 형성됨으로써 서로 중첩하는 전단 게이트 배선(105)은 제 1 스토리지 전극, 상기 화소전극(160)은 제 2 스토리지 전극을 이루며, 이들 두 전극 사이에 개재된 게이트 절연막(110)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이룬다.
한편, 상기 리프트 오프 공정을 진행하기 전에 더욱 원활한 리프트 오프 공 정 진행이 이루어지도록 하기 위해 상기 투명 도전성 물질층(도 9h 및 10h의 158)이 형성된 기판(101)에 대해 열처리 공정을 더욱 실시할 수도 있다. 이러한 열처리 공정 진행에 의해 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183)은 그 부피가 팽창하며, 이때 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183) 상에 형성된 투명 도전성 물질층(도 9h 및 10h의 158)에는 크렉이 발생하게 된다. 따라서 현상액에 상기 기판(101)을 노출시키는 단계에서 상기 크렉이 발생한 부분으로 상기 현상액이 침투하여 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183)과 반응함으로써 보다 빠른 시간내에 상기 제 3 포토레지스트 패턴(도 9h 및 10h의 183) 및 그 상부에 위치하는 투명 도전성 물질층(도 9h 및 10h의 158)을 기판(101)으로부터 제거할 수 있다.
한편, 본 발명은 상기 전술한 실시예 및 그 변형예에 한정되지 않고 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
도 1은 일반적인 액정표시장치에 대한 분해사시도.
도 2는 종래의 COG타입 액정표시장치의 어레이 기판 내의 하나의 화소영역을 스위칭 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 3은 종래의 COG타입 액정표시장치의 어레이 기판 내의 구동 IC의 범프와 연결되는 패드가 구비된 비표시영역에 있어 데이터 패드와 표시영역의 데이터 배선간의 연결된 부분에 대한 단면도.
도 4는 종래의 COG타입 액정표시장치의 어레이 기판에 있어 구동 IC가 부착되는 영역에 대한 단면도.
도 5는 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 6은 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 비표시영역 중 구동 IC가 부착되는 부분의 서로 연결되는 2개의 구동 박막트랜지스터에 대한 단면도.
도 7은 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 게이트 패드부에 대한 단면도.
도 8은 본 발명에 따른 COG타입 액정표시장치용 어레이 기판의 데이터 패드부에 대한 단면도.
도 9a 내지 도 9i는 본 발명의 COG타입 액정표시장치용 어레이 기판의 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역 및 구동 IC가 부착 되는 비표시영역의 서로 이웃한 2개의 구동 박막트랜지스터에 대한 단면도.
도 10a 내지 10i는 본 발명의 COG타입 액정표시장치용 어레이 기판의 게이트 패드부 및 데이터 패드부에 대한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 어레이 기판 105 : 게이트 배선
107a : 제 1 게이트 전극 110 : 게이트 절연막
117a : 제 1 액티브층 122a : 제 1 오믹콘택층
133a : 제 1 소스 전극 136a : 제 1 드레인 전극
151 : 보호층 160 : 화소전극
P : 화소영역 SA : 스위칭 영역
StgA : 스토리지 영역 StgC : 스토리지 커패시터
STr : 스위칭 박막트랜지스터

Claims (11)

  1. 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동영역을 갖는 비표시영역이 정의(定義)되며, 상기 비표시영역에는 구동 IC가 실장되는 영역이 정의(定義)된 COG 타입 액정표시장치용 어레이 기판에 있어서,
    상기 화소영역 내에 순차 적층된 게이트 전극과 게이트 절연막과 아일랜드 형태의 액티브층과 서로 이격하는 오믹콘택층과 서로 이격하며 그 끝단이 상기 액티브층 및 오믹콘택층의 끝단 측면을 완전히 덮도록 형성된 소스 및 드레인 전극을 포함하는 스위칭 박막트랜지스터와;
    상기 게이트 절연막을 사이에 두고 그 하부 및 그 상부에서 서로 교차하며 형성된 게이트 배선 및 데이터 배선과;
    상기 구동영역에 상기 스위칭 박막트랜지스터와 동일한 적층 구조를 가지며 서로 이웃하며 일전극이 연결되며 형성된 제 1 및 제 2 구동 박막트랜지스터
    을 포함하며, 상기 게이트 및 데이터 배선의 일끝단과 상기 제 1 또는 제 2 구동 박막트랜지스터의 일전극과의 연결 또는 상기 제 1 및 제 2 구동 박막트랜지스터의 일전극간의 연결은 상기 서로 연결되는 구성요소를 각각 제 1 구성요소와 제 2 구성요소라 정의할 때, 적층 구조상 상기 게이트 절연막의 하부에 구성된 상기 제 1 구성요소를 노출시키는 하나의 콘택홀과 상기 게이트 절연막 상부에 형성된 제 2 구성요소가 연장하여 상기 제 1 구성요소를 노출시키는 콘택홀을 통해 상기 제 1 구성요소와 접촉하도록 이루어지는 것이 특징인 COG 타입 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 구성요소는 상기 게이트 배선 상기 제 1 및 제 2 구동 박막트랜지스터의 게이트 전극 중 어느 하나이며, 상기 제 2 구성요소는 상기 데이터 배선과 상기 제 1 및 제 2 구동 박막트랜지스터의 소스 전극 또는 드레인 전극 중 어느 하나인 것이 특징인 COG 타입 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 1 구성요소는 상기 게이트 배선 상기 제 1 및 제 2 구동 박막트랜지스터의 게이트 전극 중 어느 하나이며, 상기 제 2 구성요소는 상기 데이터 배선과 상기 제 1 및 제 2 구동 박막트랜지스터의 소스 전극 또는 드레인 전극 중 어느 하나인 것이 특징인 COG 타입 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 비표시영역에 상기 게이트 및 데이터 배선과 각각 연결된 게이트 패드전극 및 데이터 패드전극이 구비되며,
    상기 게이트 패드전극은 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 동일한 물질로 이루어진 제 1 게이트 패드전극과, 상기 제 1 게이트 패드전극 위로 상기 데이터 배선과 동일한 물질로 이루어진 제 2 게이트 패드전극과, 상기 화소전극과 동일한 물질로 이루어진 게이트 보조패턴으로 구성되며,
    상기 데이터 패드전극은 상기 게이트 절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지며 그 상부로 상기 화소전극과 동일한 물질로 이루어진 데이터 보조패턴으로 구성된 것이 특징인 COG 타입 액정표시장치용 어레이 기판.
  5. 상기 제 1 항에 있어서,
    상기 화소전극은 전단의 게이트 배선과 중첩하여 형성됨으로써 중첩하는 상기 전단의 게이트 배선과 상기 게이트 절연막과 상기 화소전극은 스토리지 커패시터를 이루는 것이 특징인 COG 타입 액정표시장치용 어레이 기판.
  6. 다수의 화소영역을 갖는 표시영역과 상기 표시영역 외측으로 구동영역을 갖는 비표시영역이 정의(定義)된 액정표시장치용 어레이 기판의 제조 방법에 있어서,
    절연기판 상에 일방향으로 연장하는 게이트 배선과, 상기 화소영역에 상기 게이트 배선과 연결된 제 1 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 제 1 게이트 전극 위로 게이트 절연막을 형성하고, 상 기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계와;
    상기 불순물 비정질 실리콘 패턴 위로 서로 이격하며 상기 불순물 비정질 실리콘패턴과 상기 제 1 액티브층 끝단의 측면까지 완전히 덮는 형태로 제 1 소스 및 드레인 전극을 형성하고, 동시에 상기 서로 이격하는 제 1 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 서로 이격하는 제 1 오믹콘택층을 형성하고, 상기 게이트 절연막 위로 상기 제 1 소스 전극과 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 제 1 소스 및 드레인 전극과 데이터 배선 위로 전면에 보호층을 형성하는 단계와;
    상기 보호층 위로 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 상기 보호층을 제거함으로써 상기 화소영역 내에 상기 제 1 드레인 전극의 일끝단 및 상기 게이트 절연막을 노출시키는 단계와;
    상기 노출된 게이트 절연막과 상기 포토레지스트 패턴 위로 전면에 투명 도전성 물질층을 형성하는 단계와;
    리프트 오프 공정을 진행하여 상기 포토레지스터 패턴과 이의 상부에 형성된 상기 투명 도전성 물질층을 제거함으로써 상기 각 화소영역 내의 상기 보호층 외부로 노출된 상기 게이트 절연막 상에 상기 제 1 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터와, 제 3 게이트 전극과 상기 게이트 절연막과 제 3 액티브층과 서로 이격하는 제 3 오믹콘택층과 서로 이격하는 제 3 소스 및 드레인 전극 제 2 구동 박막트랜지스터가 형성되며,
    상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계를 포함하며,
    상기 제 2 구동 박막트랜지스터의 제 3 소스 또는 드레인 전극은 상기 게이트 콘택홀을 통해 상기 제 2 게이트 전극과 접촉하도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 비표시영역에 상기 게이트 절연막 하부로 상기 게이트 배선을 이루는 동일한 물질로 제 1 배선을 형성하고,
    상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선을 노출시키는 배선 콘택홀을 형성하는 단계를 포함하며,
    상기 게이트 절연막 상부로 상기 데이터 배선을 이루는 동일한 물질로 상기 배선 콘택홀을 통해 상기 제 1 배선과 접촉하는 제 2 배선을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 비표시영역에 상기 게이트 절연막 하부로 상기 게이트 배선을 이루는 동일한 물질로 제 1 배선을 형성하고,
    상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선을 노출시키는 배선 콘택홀을 형성하는 단계를 포함하며,
    상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터를 형성하며, 상기 제 2 소스 또는 드레인 전극은 상기 배선 콘택홀을 통해 상기 제 1 배선과 접촉하도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 6 항에 있어서,
    상기 구동 영역에 서로 이웃하며 제 2 게이트 전극과 상기 게이트 절연막과 아일랜드 형태의 제 2 액티브층과 서로 이격하는 제 2 오믹콘택층과 서로 이격하는 제 2 소스 및 드레인 전극으로 구성된 제 1 구동 박막트랜지스터를 형성하며,
    상기 게이트 절연막 위로 상기 제 1 게이트 전극에 대응하여 아일랜드 형태로 순차 적층된 제 1 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 2 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계를 포함하며,
    상기 비표시영역에 상기 게이트 절연막 상부로 상기 데이터 배선을 이루는 동일한 물질로 상기 게이트 콘택홀을 통해 상기 제 2 게이트 전극과 접촉하는 제 1 배선을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 6 항에 있어서,
    상기 게이트 배선을 형성하는 단계는 상기 비표시영역에 제 1 게이트 패드전극을 형성하는 단계를 포함하며,
    상기 게이트 절연막을 형성하는 단계는 상기 제 1 게이트 패드전극을 노출시키는 제 1 게이트 패드콘택홀을 형성하는 단계를 포함하며,
    상기 데이터 배선을 형성하는 단계는 상기 비표시영역에 상기 제 1 게이트 콘택홀을 통해 노출된 상기 제 1 게이트 패드전극 위로 제 2 게이트 패드전극을 형성하고, 동시에 상기 비표시영역에 데이터 패드전극을 형성하는 단계를 포함하며,
    상기 포토레지스트 패턴 외부로 노출된 상기 보호층을 제거함으로써 상기 화소영역 내에 상기 제 1 드레인 전극의 일끝단 및 상기 게이트 절연막을 노출시키는 단계는 상기 제 2 게이트 패드전극을 노출시키는 제 2 게이트 패드 콘택홀과 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며,
    상기 화소전극을 형성하는 단계는 상기 제 2 게이트 패드 콘택홀을 통해 노출된 상기 제 2 게이트 패드전극 위로 보조 게이트 패드전극을 형성하고, 상기 데이터 패드 콘택홀을 통해 노출된 상기 데이터 패드전극 위로 보조 데이터 패드전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020090067966A 2009-07-24 2009-07-24 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 KR101591333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090067966A KR101591333B1 (ko) 2009-07-24 2009-07-24 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067966A KR101591333B1 (ko) 2009-07-24 2009-07-24 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110010410A true KR20110010410A (ko) 2011-02-01
KR101591333B1 KR101591333B1 (ko) 2016-02-04

Family

ID=43770954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067966A KR101591333B1 (ko) 2009-07-24 2009-07-24 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101591333B1 (ko)

Also Published As

Publication number Publication date
KR101591333B1 (ko) 2016-02-04

Similar Documents

Publication Publication Date Title
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
US8053802B2 (en) Liquid crystal display device and method of fabricating the same
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US7511782B2 (en) Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof
US20050186359A1 (en) Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment
US8847234B2 (en) Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
US20150062522A1 (en) Liquid crystal display device and febrication method thereof
EP2818917B1 (en) Array substrate for liquid crystal display and method of fabricating the same
JP2007011340A (ja) 液晶表示装置とその製造方法
KR20110054156A (ko) 어레이 기판 및 그의 제조방법
KR20080023109A (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US8877570B2 (en) Array substrate with improved pad region and method for manufacturing the same
US11955491B2 (en) Array substrate and manufacturing method thereof, motherboard and display device
JP2004205552A (ja) 画像表示パネル、画像表示装置および画像表示パネルの製造方法
US7768587B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US6869833B1 (en) Method of manufacturing a thin film transistor of a liquid crystal display
KR101886861B1 (ko) 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101715226B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101591333B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101066484B1 (ko) 액정표시소자의 제조방법
KR20000065687A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR101380228B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4