KR20110008737A - 엘티씨씨 인덕터를 포함하는 전자 장치 - Google Patents
엘티씨씨 인덕터를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR20110008737A KR20110008737A KR1020090066230A KR20090066230A KR20110008737A KR 20110008737 A KR20110008737 A KR 20110008737A KR 1020090066230 A KR1020090066230 A KR 1020090066230A KR 20090066230 A KR20090066230 A KR 20090066230A KR 20110008737 A KR20110008737 A KR 20110008737A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive pattern
- sheet
- substrate
- electronic device
- inductor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 125000006850 spacer group Chemical group 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 230000005389 magnetism Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 10
- 238000010304 firing Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002270 dispersing agent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 229920005596 polymer binder Polymers 0.000 description 3
- 239000002491 polymer binding agent Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
LTCC 인덕터를 포함하는 전자 장치를 제공한다. 기판 상에 제공되고 제 1 도전 패턴을 포함하는 제 1 시트, 상기 제 1 시트 상에 제공되고 제 2 도전 패턴을 포함하는 제 2 시트, 상기 제 1 도전 패턴과 상기 제 2 도전 패턴을 전기적으로 연결하는 비아를 포함하는 LTCC 인덕터 및 상기 제 1 시트 하부면 제공되어 상기 기판과 상기 제 1 시트 사이에 에어갭을 형성하는 스페이서를 제공한다. 상기 제 1 도전 패턴이 상기 제 1 시트의 하부면에서 노출된다.
LTCC, 인덕터, Q 값, 자기 공진 주파수, 기생 커패시턴스
Description
본 발명은 LTCC 인덕터에 관련된 것으로, 더욱 상세하게는 LTCC 인덕터를 포함하는 전자 장치에 관련된 것이다.
현재 전자 제품 구현에서 요구되는 기술은 소형화, 고성능화이다. 이와 같은 소형화 및 고성능화를 구현하기 위해서는 시스템 인 패키지 공정 등을 적용하여 다종의 집적 회로 및 수동 소자들을 모두 같은 모듈 내에 제작하기 위하여 3-D 형태로 적층하는 기술에 대한 수요가 증가하고 있다.
저온 동시 소성 세라믹(Low Temperature Cofired Ceramic: 이하, LTCC) 기술은 주로 글래스-세라믹 재료를 기반으로 이루어진 다수의 그린 시트(Green sheet) 층에 내부 전극 및 수동 소자를 프린팅하여 주어진 회로를 구현하고, 각 층을 적층한 후 동시 소성하여 멀티 칩 모듈 등을 제조하는 기술이다.
LTCC 기술은 고기능성, 고신뢰성을 갖는 회로 기판 및 복합 모듈을 실현할 수 있는 기술이다. LTCC 기술은 최초 개발된 당시에는 다양한 용도로 개발 및 보급이 기대되었으나 슈퍼 컴퓨터용이나 항공 우주용과 같이 특별한 신뢰성이 요구되는 분야에서만 제한적으로 사용되었을 뿐, 기존의 수지 다층기판 등에 가려 그 시장이 기대했던 것 만큼 확대되지 않았다. 그러나 최근에 이동 통신 시장이 폭발적으로 확대됨에 따라 고주파 아날로그 회로의 소형화, 저가격화, 고기능화를 실현해내는 가장 강력한 수단으로써 LTCC 기술이 활용되고 있다.
알루미나(alumina) 등을 주성분으로 하는 종래의 세라믹 다층 기판이 고온의 소성온도를 필요로 하는데 반해, LTCC 기술은 글래스(glass)계 재료를 첨가함으로써 더 낮은 온도에서의 저온 소성을 가능하게 하였다. 이와 같이 소성 온도를 저온화함으로써 저가이고 저융점인 고전기전도도의 금속을 내층배선용 소재로 사용할 수 있다. 또한 LTCC 기술은 그린 시트의 수축을 X,Y 축 방향으로 억제하여 초기 설계한 회로를 그대로 구현 가능한 장점이 있다.
이와 같은 LTCC 기술은 전력증폭기 모듈, 차량용 ECU(engine control unit), 밴드 패스 필터, 마이크로 안테나, 휴대 전화 등의 무선 인터페이스 등의 제품 등에 사용되어 고주파, 고신뢰성, 저가격, 소형, 저소비전력의 제품을 구현하고 있다.
본 발명이 해결하고자 하는 과제는 높은 품질 계수 및 자기 공진 주파수 특성을 갖는 LTCC 인덕터를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 LTCC 인덕터를 포함하는 전자 장치를 제공한다. 상기 전자 장치는 기판 상에 제공되고 제 1 도전 패턴을 포함하는 제 1 시트, 상기 제 1 시트 상에 제공되고 제 2 도전 패턴을 포함하는 제 2 시트, 상기 제 1 도전 패턴과 상기 제 2 도전 패턴을 전기적으로 연결하는 비아를 포함하는 LTCC 인덕터 및 상기 제 1 시트 하부면 제공되어 상기 기판과 상기 제 1 시트 사이에 에어갭을 형성하는 스페이서를 포함하고, 상기 제 1 도전 패턴이 상기 제 1 시트의 하부면에서 노출되어 있는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 LTCC 인덕터는 도전 패턴을 포함하는 복수의 시트를 더 포함할 수 있다. 상기 기판에 상기 기판의 상부면이 리세스된 에어 캐비티가 형성되어 상기 LTCC 인덕터와 상기 기판 사이에 추가적 에어갭이 형성되는 것을 특징으로 한다.
본 발명의 다른 실시예에 있어서, 상기 제 1 도전 패턴은 제 1 도전 라인 및 상기 제 1 도전 라인 양단에 각각 형성된 제 1 접속부 및 제 2 접속부를 포함하고, 상기 제 2 도전 패턴은 제 2 도전 라인 및 상기 제 2 도전 라인 양단에 각각 형성된 제 3 접속부 및 제 4 접속부를 포함할 수 있다. 상기 제 1 도전 라인 및 상기 제 2 도전 라인은 상호 교차하고, 상기 제 1 접속부와 상기 제 4 접속부는 상기 비아를 통하여 전기적으로 연결되고, 상기 제 2 접속부와 상기 제 3 접속부는 상기 비아를 통하여 전기적으로 연결될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 제 1 도전 라인 또는 상기 제 2 도전 라인에 전기적으로 연결된 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 기판과 전기적으로 연결될 수 있다. 또한, 상기 스페이서는 상기 LTCC 인덕터와 상기 기판 사이에 전기적 연결을 제공할 수 있다. 또한, 상기 제 2 도전 패턴은 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 제 1 시트에 형성된 비아를 통하여 상기 스페이서와 전기적으로 연결될 수 있다. 또한, 상기 제 1 도전 패턴은 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 스페이서와 전기적으로 연결될 수 있다.
LTCC 인덕터 하부 시트의 도전 패턴을 공기중에 노출하고, LTCC 인덕터와 기판 사이에 스페이서 또는 에어 캐비티를 형성하여 높은 품질 계수 및 자기 공진 주파수 특성을 얻을 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 특정 단계 등을 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 단계 등을 다른 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들 의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1 내지 도 3은 본 발명의 제 1 실시예에 따른 LTCC 인덕터를 포함하는 전자 장치를 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하여, 기판 상에 실장된 LTCC 인덕터가 제공된다. 상기 LTCC 인덕터는 복수의 시트(110,120)로 구성될 수 있다. 상기 시트는 그린 시트(green sheet)일 수 있다. 상기 그린 시트는 세라믹 분말, 분산제, 솔벤트, 고분자 바인더, 가소제 및 필요에 따라 기타 첨가제를 소정의 비율로 배합한 물질로 이루어질 수 있다.
도 2는 도 1의 제 1 시트(110) 하부면의 평면도이다. 제 1 시트(110)의 하부면에 제 1 도전 패턴(114)이 형성될 수 있다. 상기 제 1 도전 패턴(114)은 Au, Ag 및 Cu를 포함하는 그룹에서 선택되는 1 이상의 도전 물질일 수 있다. 상기 제 1 도전 패턴(114)은 스크린 프린팅(screen printing) 공정, 잉크젯 프린팅 방법 등 일반적인 LTCC 공정에 의하여 형성될 수 있다. 상기 제 1 도전 패턴(114)은 제 1 도전 라인(115) 및 상기 제 1 도전 라인(115) 양단에 연결된 제 1 접속부(116) 및 제 2 접속부(117)를 포함할 수 있다. 상기 제 1 도전 라인(115)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다.
상기 제 1 시트(110)의 하부면에는 실장부(145)가 추가로 형성될 수 있다. 상기 실장부(145)는 상기 제 1 도전 패턴(114)과 이격될 수 있다. 상기 실장부(145)는 상기 제 1 도전 패턴(114)과 같은 방법으로 함께 형성될 수 있다. 상기 실장부(145)의 형태는 도 2에 도시되는 형태에 한정되지 않고, 실장을 위한 어떤 형태라도 가능하다. 즉, 상기 실장부(145)의 형태는 기판과의 접속 방법에 따라서 변화될 수 있다.
도 3은 도 1의 상기 제 2 시트(120) 상부면의 평면도이다. 상기 제 2 시트(120) 상부면에 제 2 도전 패턴(124)이 형성될 수 있다. 상기 제 2 도전 패턴(124)은 상기 제 1 도전 패턴(114)과 같은 방법으로 형성될 수 있다. 상기 제 2 도전 패턴(124)은 제 2 도전 라인(125) 및 상기 제 2 도전 라인(125) 양단에 연결된 제 3 접속부(126) 및 제 4 접속부(127)를 포함할 수 있다. 상기 제 2 도전 라인(125)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다. 상기 제 2 도전 라인(125)은 상기 제 1 도전 라인(115)과 상호 교차할 수 있다. 상기 제 2 도전 패턴(124)은 입/출력 단자(128,129)를 더 포함할 수 있다. 상기 입/출력 단자(128,129)는 상기 제 2 도전 라인(125)과 연결될 수 있다. 상기 입/출력 단자(128,129)는 이하 설명될 기판과 전기적 연결을 위한 수단으로 사용될 수 있다.
도 1 내지 도 3을 참조하여, 상기 제 1 시트(110)에 제 1 비아홀(130)이 형성될 수 있다. 상기 제 1 비아홀(130)은 상기 제 1 접속부(116) 및 상기 제 2 접속 부(117) 상에 형성될 수 있다. 상기 제 1 비아홀(130)은 상기 제 1 시트(110)의 일부를 펀칭하는 것에 의하여 형성할 수 있다. 상기 제 1 비아홀(130)에 도전성 페이스트를 채워 제 1 예비 비아(131)를 형성할 수 있다.
상기 제 2 시트(120)에 제 2 비아홀(135)이 형성될 수 있다. 상기 제 2 비아홀(135)은 상기 제 3 접속부(126) 및 상기 제 4 접속부(127) 아래에 형성될 수 있다. 상기 제 2 비아홀(135)은 상기 제 1 비아홀(130)과 동일한 방법으로 형성될 수 있다. 상기 제 2 비아홀(135)에 도전성 페이스트를 채워 제 2 예비 비아(136)를 형성할 수 있다. 상기 제 2 예비 비아(136)는 상기 제 1 예비 비아(131)와 함께 비아(139)를 형성한다. 상기 비아(139)에 의하여 상기 제 1 도전 패턴(114)과 상기 제 2 도전 패턴(124)이 전기적으로 연결될 수 있다.
본 발명의 제 1 실시예에 따르면, 상기 제 1 도전 패턴(114), 상기 제 2 도전 패턴(124) 및 상기 비아(139)는 도시된 바와 같이 전기적으로 연결되어 솔레노이드형 인덕터를 형성할 수 있다. 즉, 상기 제 3 접속부(126)는 상기 제 2 접속부(117)와 상기 비아(139)를 통하여 전기적으로 연결된다. 또한 상기 제 4 접속부(127)는 상기 제 1 접속부(116)와 상기 비아(139)를 통하여 전기적으로 연결된다. 따라서 입력 단자(128)에서 입력된 전기 신호가 상기 제 1 도전 패턴(114), 상기 비아(139) 및 상기 제 2 도전 패턴(124)을 반복 통과하여 다시 출력 단자(129)로 전달된다. 따라서 본 발명의 제 1 실시예에 따라 상기 제 1 도전 패턴(114), 상기 비아(139) 및 상기 제 2 도전 패턴(124)은 솔레노이드형 LTCC 인덕터를 형성할 수 있다. 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(114) 및 상기 제 2 도전 패턴(124)을 변형하여 턴수나 두께를 조절함으로써 인덕턴스를 변화시킬 수 있다. 또한 상기 제 1 도전 패턴(114)과 상기 제 2 도전 패턴(124) 사이의 유전체 층의 두께를 조절하거나, 추가적 유전체 시트를 제공하여 인덕턴스를 변화시킬 수 있다. 이와 같이 인덕터를 외부에 구현하는 경우 집적 회로 상에서 구현하기 힘든 큰 인덕턴스를 갖는 인덕터의 제작이 용이하다.
본 발명의 제 1 실시예에 따른 상기 LTCC 인덕터는 상기 제 1 시트(110)의 하부면의 상기 제 1 도전 패턴(114)이 공기 중에 노출된다. 따라서 기판 내부에 실장되는 임베디드형(embedded) LTCC 인덕터에 비하여 기생 커패시턴스가 감소한다. 인덕터의 품질 계수(Quality Factor:이하, Q 값)는 주어진 주파수에서 인덕터의 저항에 대한 유도 리액턴스의 비로, 인덕터의 효율을 나타낸다. 일반적으로 Q 값은 GHz 대역에서 주파수 변화에 따라 주파수가 증가할 수록 증가하다가 최대값을 지나면서 감소하는 포물선 형태를 갖는다. 이때 주파수에 의해 증가 및 감소하는 영역은 인덕터의 저항 성분 및 기생 커패시턴스 성분에 의해 좌우된다. 즉, 기생 커패시턴스를 줄이는 경우 Q 값이 개선될 수 있다. 본 발명의 일 실시예에 따른 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(114)이 유전율이 작은 공기 중에 노출되어 있다. 따라서 내장형 인덕터에 비해 기생 커패시턴스가 감소한다. 그에 의하여, 높은 Q 값을 얻을 수 있다.
또한, 본 발명의 제 1 실시예에 따른 LTCC 인덕터의 경우 높은 자기 공진 주파수 특성을 갖는다. 자기 공진 주파수(Self Resonant Frequency)는 기생 성분의 증가로 인해 인덕터의 기능이 상실되는 주파수를 말한다. 즉, 본 발명의 제 1 실시 예에 따른 상기 LTCC 인덕터는 기생 커패시턴스를 낮출 수 있기 때문에 상기 자기 공진 주파수 값이 증가한다.
상기 제 1 시트(110) 상에 상기 제 2 시트(120)가 제공된 상태로 소성 공정을 진행한다. 상기 소성 공정은 일반적인 LTCC 공정과 같이 1000℃ 이하의 낮은 온도에서 진행될 수 있다. 상기 공정에 의하여 LTCC 인덕터가 완성된다.
상기 LTCC 인덕터는 기판(150) 상에 제공된다. 상기 기판(150)은 실리콘 기판, PCB 기판, IC 칩 등을 포함한다. 상기 기판(150)의 상부면이 리세스되어 에어 캐비티(cavity)(151)가 형성될 수 있다. 상기 에어 캐비티(151)는 상기 기판(150)과 상기 LTCC 인덕터 사이에 추가적인 공간을 확보하기 위한 구조이다. 상기 에어 캐비티(151)의 형상은 도 1의 형상에 제한되지 않고 추가적 공간의 확보하기 위한 어떠한 구조도 가능하다. 본 발명의 제 1 실시예에 따르면, 상기 에어 캐비티(151)는 종단면이 V형, U형 또는 사각형일 수 있다. 상기 에어 캐비티(151)는 습식 식각, 건식 식각, 포토 공정 등에 의하여 형성될 수 있다. 본 발명의 제 1 실시예에서는, 수산화칼륨(KOH), TMAH(Tetramethyl Ammonium Hydroxide) 및 EDP(Ethylene Diamine Pyrocatechol)를 포함하는 식각액으로 습식 식각에 의하여 형성하였다.
상기 LTCC 인덕터와 상기 기판(150) 사이에 스페이서(140)가 형성될 수 있다. 상기 스페이서(140)는 상기 기판(150)과 상기 LTCC 인덕터 사이에 에어갭을 형성한다. 그에 의하여 노출된 상기 제 1 도전 패턴(114) 하부에 공기층이 유지될 수 있다. 따라서 상기 설명과 같이 높은 Q값과 자기 공진 주파수 특성을 얻을 수 있다. 상기 스페이서(140)의 형태는 도 1의 형태에 한정되지 않는다. 상기 스페이 서(140)의 형태는 상기 기판과 간격을 유지할 수 있는 어떠한 형태라도 가능하다. 일 예로, 상기 스페이서(140)는 솔더볼, Cu 필러(Pillar) 스터드 범프(Stud Bump), 고분자 볼(ball) 등일 수 있다. 본 발명의 제 1 실시예에 있어서, 상기 스페이서(140)는 상기 실장부(145) 상에 형성될 수 있다. 즉, 상기 실장부(145)와 상기 기판(150)에 솔더 페이스트(paste)를 형성하고 솔더볼을 형성하여 상기 LTCC 인덕터와 상기 기판(150) 사이에 에어갭을 제공할 수 있다.
상기 입/출력 단자(128,129)와 상기 기판(150) 사이에 전기적 연결이 이루어진다. 본 발명의 제 1 실시예에 있어서 상기 전기적 연결은 와이어 연결(160)에 의하여 이루어질 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 LTCC 인덕터의 품질 계수를 나타내는 그래프이다. 도시된 바와 같이 일반적인 내장형 솔레노이드 인덕터의 경우 최대 35의 Q값을 갖는 반면, 스페이서 및 에어 캐비티를 갖는 인덕터는 최대 52의 Q 값을 보여 약 40%의 특성 개선이 이루어진 것을 알 수 있다. 또한 턴수가 증가함에 따라 일반적인 내장형 LTCC 인덕터의 경우 품질 계수가 급감하는 반면, 본 발명의 LTCC 인덕터는 높은 값이 유지되는 특성을 보이고 있다. 또한, 본 발명의 일 실시예에 따른 LTCC 인덕터는 자기 공진 주파수도 우수한 특성을 보이고 있다. 본 그래프에서 자기 공진 주파수는 Q값이 0이 되는 주파수이다.
도 5 내지 도 7은 본 발명의 제 2 실시예에 LTCC 인덕터를 포함하는 전자 장치를 설명하기 위한 단면도 또는 평면도이다. 인덕터의 전기적 연결 형태, 스페이 서의 구성 등의 차이를 제외하면 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 5 내지 도 7을 참조하여, 기판 상에 실장된 LTCC 인덕터가 제공된다. 상기 LTCC 인덕터는 복수의 시트(210,220)로 구성될 수 있다. 상기 시트는 그린 시트(green sheet)일 수 있다. 상기 그린 시트는 세라믹 분말, 분산제, 솔벤트, 고분자 바인더, 가소제 및 필요에 따라 기타 첨가제를 소정의 비율로 배합한 물질로 이루어질 수 있다.
도 6은 도 5의 제 1 시트(210) 하부면의 평면도이다. 제 1 시트(210)의 하부면에 제 1 도전 패턴(214)이 형성될 수 있다. 상기 제 1 도전 패턴(214)은 Au, Ag 및 Cu를 포함하는 그룹에서 선택되는 1 이상의 도전 물질일 수 있다. 상기 제 1 도전 패턴(214)은 스크린 프린팅(screen printing) 공정, 잉크젯 프린팅 방법 등 일반적인 LTCC 공정에 의하여 형성될 수 있다. 상기 제 1 도전 패턴(214)은 제 1 도전 라인(215) 및 상기 제 1 도전 라인(215) 양단에 연결된 제 1 접속부(216) 및 제 2 접속부(217)를 포함할 수 있다. 상기 제 1 도전 라인(215)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다.
도 7은 도 5의 상기 제 2 시트(220) 하부면의 평면도이다. 상기 제 2 시트(220) 하부면에 제 2 도전 패턴(224)이 형성될 수 있다. 상기 제 2 도전 패턴(224)은 상기 제 1 도전 패턴(214)과 같은 방법으로 형성될 수 있다. 상기 제 2 도전 패턴(224)은 제 2 도전 라인(225) 및 상기 제 2 도전 라인(225) 양단에 연결 된 제 3 접속부(226) 및 제 4 접속부(227)를 포함할 수 있다. 상기 제 2 도전 라인(225)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다. 상기 제 2 도전 라인(225)은 상기 제 1 도전 라인(215)과 상호 교차할 수 있다. 상기 제 2 도전 패턴(224)은 입/출력 단자(228,229)를 더 포함할 수 있다. 상기 입/출력 단자(228,229)는 상기 제 2 도전 라인(225)과 연결될 수 있다. 상기 입/출력 단자(228,229)는 이하 설명될 기판과 전기적 연결을 위한 수단으로 사용될 수 있다.
도 5 내지 도 7을 참조하여, 상기 제 1 시트(210)에 제 1 비아홀(230)이 형성될 수 있다. 상기 제 1 비아홀(230)은 상기 제 1 접속부(216) 및 상기 제 2 접속부(217) 상에 형성될 수 있다. 상기 제 1 비아홀(230)은 상기 제 1 시트(210)의 일부를 펀칭하는 것에 의하여 형성할 수 있다. 상기 제 1 비아홀(230)에 도전성 페이스트를 채워 제 1 비아(231)를 형성할 수 있다. 상기 제 1 비아(231)에 의하여 상기 제 1 도전 패턴(214)과 상기 제 2 도전 패턴(224)이 전기적으로 연결될 수 있다.
상기 제 1 시트(210)에 제 2 비아홀(237)이 형성될 수 있다. 상기 제 2 비아홀(237)은 상기 입/출력 단자(228, 229) 아래에 위치하도록 형성될 수 있다. 상기 제 2 비아홀(237)은 상기 제 1 비아홀(230)과 동일한 방법으로 형성될 수 있다. 상기 제 2 비아홀(237)에 도전성 페이스트를 채워 제 2 비아(238)를 형성할 수 있다.
본 발명의 제 2 실시예에 따르면, 상기 제 1 도전 패턴(214), 상기 제 2 도전 패턴(224) 및 상기 제 1 비아(231)는 도시된 바와 같이 전기적으로 연결되어 솔레노이드형 인덕터를 형성할 수 있다. 즉, 상기 제 3 접속부(226)는 상기 제 1 접 속부(216)와 상기 제 1 비아(231)를 통하여 전기적으로 연결된다. 또한 상기 제 4 접속부(227)는 상기 제 2 접속부(217)와 상기 비아(231)를 통하여 전기적으로 연결된다. 따라서 입력 단자(228)에서 입력된 전기 신호가 상기 제 1 도전 패턴(214), 상기 제 1 비아(231) 및 상기 제 2 도전 패턴(224)을 반복 통과하여 다시 출력 단자(229)로 전달된다. 따라서 본 발명의 제 2 실시예에 따라 상기 제 1 도전 패턴(214), 상기 제 1 비아(231) 및 상기 제 2 도전 패턴(224)은 솔레노이드형 LTCC 인덕터를 형성할 수 있다. 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(214) 및 상기 제 2 도전 패턴(224)을 변형하여 턴수나 두께를 조절함으로써 인덕턴스를 변화시킬 수 있다. 또한 상기 제 1 도전 패턴(214)과 상기 제 2 도전 패턴(224) 사이의 유전체 층의 두께를 조절하거나, 추가적 유전체 시트를 제공하여 인덕턴스를 변화시킬 수 있다. 이와 같이 인덕터를 외부에 구현하는 경우 집적 회로 상에서 구현하기 힘든 큰 인덕턴스를 갖는 인덕터의 제작이 용이하다.
본 발명의 제 2 실시예에 따른 상기 LTCC 인덕터는 상기 제 1 시트(210)의 하부면의 상기 제 1 도전 패턴(214)이 공기 중에 노출된다. 따라서 기판 내부에 실장되는 임베디드형(embedded) LTCC 인덕터에 비하여 기생 커패시턴스가 감소한다. 인덕터의 품질 계수(Quality Factor:이하, Q 값)는 주어진 주파수에서 인덕터의 저항에 대한 유도 리액턴스의 비로, 인덕터의 효율을 나타낸다. 일반적으로 Q 값은 GHz 대역에서 주파수 변화에 따라 주파수가 증가할 수록 증가하다가 최대값을 지나면서 감소하는 포물선 형태를 갖는다. 이때 주파수에 의해 증가 및 감소하는 영역은 인덕터의 저항 성분 및 기생 커패시턴스 성분에 의해 좌우된다. 즉, 기생 커패 시턴스를 줄이는 경우 Q 값이 개선될 수 있다. 본 발명의 일 실시예에 따른 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(214)이 유전율이 작은 공기 중에 노출되어 있다. 따라서 내장형 인덕터에 비해 기생 커패시턴스가 감소한다. 그에 의하여, 높은 Q 값을 얻을 수 있다.
또한, 본 발명의 제 2 실시예에 따른 LTCC 인덕터의 경우 높은 자기 공진 주파수 특성을 갖는다. 자기 공진 주파수(Self Resonant Frequency)는 기생 성분의 증가로 인해 인덕터의 기능이 상실되는 주파수를 말한다. 즉, 본 발명의 제 2 실시예에 따른 상기 LTCC 인덕터는 기생 커패시턴스를 낮출 수 있기 때문에 상기 자기 공진 주파수 값이 증가한다.
상기 제 1 시트(210) 상에 상기 제 2 시트(220)가 제공된 상태로 소성 공정을 진행한다. 상기 소성 공정은 일반적인 LTCC 공정과 같이 1000℃ 이하의 낮은 온도에서 진행될 수 있다. 상기 공정에 의하여 LTCC 인덕터가 완성된다.
상기 LTCC 인덕터는 기판(250) 상에 제공된다. 상기 기판(250)은 실리콘 기판, PCB 기판, IC 칩 등을 포함한다. 상기 기판(250)의 상부면이 리세스되어 에어 캐비티(cavity)(251)가 형성될 수 있다. 상기 에어 캐비티(251)는 상기 기판(250)과 상기 LTCC 인덕터 사이에 추가적인 공간을 확보하기 위한 구조이다. 상기 에어 캐비티(251)의 형상은 도 5의 형상에 제한되지 않고 추가적 공간의 확보하기 위한 어떠한 구조도 가능하다. 본 발명의 제 2 실시예에 따르면, 상기 에어 캐비티(251)는 종단면이 V형, U형 또는 사각형일 수 있다. 상기 에어 캐비티(251)는 습식 식각, 건식 식각, 포토 공정 등에 의하여 형성될 수 있다.
상기 LTCC 인덕터와 상기 기판(250) 사이에 스페이서(240)가 형성될 수 있다. 상기 스페이서(240)는 상기 기판(250)과 상기 LTCC 인덕터 사이에 에어갭을 형성한다. 그에 의하여 노출된 상기 제 1 도전 패턴(214) 하부에 공기층이 유지될 수 있다. 따라서 상기 설명과 같이 높은 Q값과 자기 공진 주파수 특성을 얻을 수 있다. 상기 스페이서(240)의 형태는 도 5의 형태에 한정되지 않는다. 상기 스페이서(240)의 형태는 상기 기판과 간격을 유지할 수 있는 어떠한 형태라도 가능하다.
본 발명의 제 2 실시예에 있어, 상기 스페이서(240)는 솔더볼 등 도전성 물질로 형성되어 상기 LTCC 인덕터와 상기 기판(250) 사이에 전기적 연결을 형성할 수 있다. 즉, 상기 스페이서(240)는 상기 제 1 실시예와는 달리 상기 LTCC 인덕터와 상기 기판(250) 사이에 에어갭을 형성할 뿐 아니라, 전기적 연결 또한 제공한다. 상기 스페이서(240)는 상기 입/출력 단자(228, 229)에 전기적으로 연결된 상기 제 2 비아(238)와 전기적으로 연결된다. 상기 전기적 연결을 위하여 상기 기판(250) 상에 패드(255)가 형성될 수 있다. 그에 의하여 상기 LTCC 인덕터와 상기 기판(250)이 전기적으로 연결될 수 있다.
도 8 내지 도 10은 본 발명의 제 3 실시예에 LTCC 인덕터를 포함하는 전자 장치를 설명하기 위한 단면도 또는 평면도이다. 인덕터의 전기적 연결 형태, 스페이서의 구성 등의 차이를 제외하면 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 8 내지 도 10을 참조하여, 기판 상에 실장된 LTCC 인덕터가 제공된다. 상기 LTCC 인덕터는 복수의 시트(310,320)로 구성될 수 있다. 상기 시트는 그린 시트(green sheet)일 수 있다. 상기 그린 시트는 세라믹 분말, 분산제, 솔벤트, 고분자 바인더, 가소제 및 필요에 따라 기타 첨가제를 소정의 비율로 배합한 물질로 이루어질 수 있다.
도 9는 도 8의 제 1 시트(310) 하부면의 평면도이다. 제 1 시트(310)의 하부면에 제 1 도전 패턴(314)이 형성될 수 있다. 상기 제 1 도전 패턴(314)은 Au, Ag 및 Cu를 포함하는 그룹에서 선택되는 1 이상의 도전 물질일 수 있다. 상기 제 1 도전 패턴(314)은 스크린 프린팅(screen printing) 공정, 잉크젯 프린팅 방법 등 일반적인 LTCC 공정에 의하여 형성될 수 있다. 상기 제 1 도전 패턴(314)은 제 1 도전 라인(315) 및 상기 제 1 도전 라인(315) 양단에 연결된 제 1 접속부(316) 및 제 2 접속부(317)를 포함할 수 있다. 상기 제 1 도전 라인(315)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다. 상기 제 1 도전 패턴(314)은 입/출력 단자(318,319)를 더 포함할 수 있다. 상기 입/출력 단자(318,319)는 상기 제 1 도전 라인(315)과 연결될 수 있다. 상기 입/출력 단자(318,319)는 이하 설명될 기판과 전기적 연결을 위한 수단으로 사용될 수 있다.
도 10은 도 8의 상기 제 2 시트(320) 상부면의 평면도이다. 상기 제 2 시트(320) 상부면에 제 2 도전 패턴(324)이 형성될 수 있다. 상기 제 2 도전 패턴(324)은 상기 제 1 도전 패턴(314)과 같은 방법으로 형성될 수 있다. 상기 제 2 도전 패턴(324)은 제 2 도전 라인(325) 및 상기 제 2 도전 라인(325) 양단에 연결 된 제 3 접속부(326) 및 제 4 접속부(327)를 포함할 수 있다. 상기 제 2 도전 라인(325)은 사선형으로 각 라인이 서로 평행하게 제공될 수 있다. 상기 제 2 도전 라인(325)은 상기 제 1 도전 라인(315)과 상호 교차할 수 있다.
도 8 내지 도 10을 참조하여, 상기 제 1 시트(310)에 제 1 비아홀(330)이 형성될 수 있다. 상기 제 1 비아홀(330)은 상기 제 1 접속부(316) 및 상기 제 2 접속부(317) 상에 형성될 수 있다. 상기 제 1 비아홀(330)은 상기 제 1 시트(310)의 일부를 펀칭하는 것에 의하여 형성할 수 있다. 상기 제 1 비아홀(330)에 도전성 페이스트를 채워 제 1 예비 비아(331)를 형성할 수 있다.
상기 제 2 시트(320)에 제 2 비아홀(335)이 형성될 수 있다. 상기 제 2 비아홀(335)은 상기 제 3 접속부(326) 및 상기 제 4 접속부(327) 아래에 형성될 수 있다. 상기 제 2 비아홀(335)은 상기 제 1 비아홀(330)과 동일한 방법으로 형성될 수 있다. 상기 제 2 비아홀(335)에 도전성 페이스트를 채워 제 2 예비 비아(336)를 형성할 수 있다. 상기 제 2 예비 비아(336)는 상기 제 1 예비 비아(331)와 함께 비아(339)를 형성한다. 상기 비아(339)에 의하여 상기 제 1 도전 패턴(314)과 상기 제 2 도전 패턴(324)이 전기적으로 연결될 수 있다.
본 발명의 제 3 실시예에 따르면, 상기 제 1 도전 패턴(314), 상기 제 2 도전 패턴(324) 및 상기 비아(339)는 도시된 바와 같이 전기적으로 연결되어 솔레노이드형 인덕터를 형성할 수 있다. 즉, 상기 제 3 접속부(326)는 상기 제 2 접속부(317)와 상기 비아(339)를 통하여 전기적으로 연결된다. 또한 상기 제 4 접속부(327)는 상기 제 1 접속부(316)와 상기 비아(339)를 통하여 전기적으로 연결된 다. 따라서 상기 입력 단자(318)에서 입력된 전기 신호가 상기 제 1 도전 패턴(314), 상기 비아(339) 및 상기 제 2 도전 패턴(324)을 반복 통과하여 다시 출력 단자(319)로 전달된다. 따라서 본 발명의 제 3 실시예에 따라 상기 제 1 도전 패턴(314), 상기 비아(339) 및 상기 제 2 도전 패턴(324)은 솔레노이드형 LTCC 인덕터를 형성할 수 있다. 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(314) 및 상기 제 2 도전 패턴(324)을 변형하여 턴수나 두께를 조절함으로써 인덕턴스를 변화시킬 수 있다. 또한 상기 제 1 도전 패턴(314)과 상기 제 2 도전 패턴(324) 사이의 유전체 층의 두께를 조절하거나, 추가적 유전체 시트를 제공하여 인덕턴스를 변화시킬 수 있다. 이와 같이 인덕터를 외부에 구현하는 경우 집적 회로 상에서 구현하기 힘든 큰 인덕턴스를 갖는 인덕터의 제작이 용이하다.
본 발명의 제 3 실시예에 따른 상기 LTCC 인덕터는 상기 제 1 시트(310)의 하부면의 상기 제 1 도전 패턴(314)이 공기 중에 노출된다. 따라서 기판 내부에 실장되는 임베디드형(embedded) LTCC 인덕터에 비하여 기생 커패시턴스가 감소한다. 인덕터의 품질 계수(Quality Factor:이하, Q 값)는 주어진 주파수에서 인덕터의 저항에 대한 유도 리액턴스의 비로, 인덕터의 효율을 나타낸다. 일반적으로 Q 값은 GHz 대역에서 주파수 변화에 따라 주파수가 증가할 수록 증가하다가 최대값을 지나면서 감소하는 포물선 형태를 갖는다. 이때 주파수에 의해 증가 및 감소하는 영역은 인덕터의 저항 성분 및 기생 커패시턴스 성분에 의해 좌우된다. 즉, 기생 커패시턴스를 줄이는 경우 Q 값이 개선될 수 있다. 본 발명의 일 실시예에 따른 상기 LTCC 인덕터의 경우 상기 제 1 도전 패턴(314)이 유전율이 작은 공기 중에 노출되 어 있다. 따라서 내장형 인덕터에 비해 기생 커패시턴스가 감소한다. 그에 의하여, 높은 Q 값을 얻을 수 있다.
또한, 본 발명의 제 1 실시예에 따른 LTCC 인덕터의 경우 높은 자기 공진 주파수 특성을 갖는다. 자기 공진 주파수(Self Resonant Frequency)는 기생 성분의 증가로 인해 인덕터의 기능이 상실되는 주파수를 말한다. 즉, 본 발명의 제 3 실시예에 따른 상기 LTCC 인덕터는 기생 커패시턴스를 낮출 수 있기 때문에 상기 자기 공진 주파수 값이 증가한다.
상기 제 1 시트(310) 상에 상기 제 2 시트(320)가 제공된 상태로 소성 공정을 진행한다. 상기 소성 공정은 일반적인 LTCC 공정과 같이 1000℃ 이하의 낮은 온도에서 진행될 수 있다. 상기 공정에 의하여 LTCC 인덕터가 완성된다.
상기 LTCC 인덕터는 기판(350) 상에 제공된다. 상기 기판(350)은 실리콘 기판, PCB 기판, IC 칩 등을 포함한다. 상기 기판(350)의 상부면이 리세스되어 에어 캐비티(cavity)(351)가 형성될 수 있다. 상기 에어 캐비티(351)는 상기 기판(350)과 상기 LTCC 인덕터 사이에 추가적인 공간을 확보하기 위한 구조이다. 상기 에어 캐비티(351)의 형상은 도 8의 형상에 제한되지 않고 추가적 공간의 확보하기 위한 어떠한 구조도 가능하다. 본 발명의 제 3 실시예에 따르면, 상기 에어 캐비티(351)는 종단면이 V형, U형 또는 사각형일 수 있다. 상기 에어 캐비티(351)는 습식 식각, 건식 식각, 포토 공정 등에 의하여 형성될 수 있다.
상기 LTCC 인덕터와 상기 기판(350) 사이에 스페이서(340)가 형성될 수 있다. 상기 스페이서(340)는 상기 기판(350)과 상기 LTCC 인덕터 사이에 에어갭을 형 성한다. 그에 의하여 노출된 상기 제 1 도전 패턴(314) 하부에 공기층이 유지될 수 있다. 따라서 상기 설명과 같이 높은 Q값과 자기 공진 주파수 특성을 얻을 수 있다. 상기 스페이서(340)의 형태는 도 8의 형태에 한정되지 않는다. 상기 스페이서(340)의 형태는 상기 기판과 간격을 유지할 수 있는 어떠한 형태라도 가능하다.
본 발명의 제 3 실시예에 있어, 상기 스페이서(340)는 솔더볼 등 도전성 물질로 형성되어 상기 LTCC 인덕터와 상기 기판(350) 사이에 전기적 연결을 형성할 수 있다. 즉, 상기 스페이서(340)는 상기 제 1 실시예와는 달리 상기 LTCC 인덕터와 상기 기판(350) 사이에 에어갭을 형성할 뿐 아니라, 전기적 연결 또한 제공한다. 상기 스페이서(340)는 상기 입/출력 단자(318, 319)와 전기적으로 연결된다. 상기 전기적 연결을 위하여 상기 기판(350) 상에 패드(355)가 형성될 수 있다. 그에 의하여 상기 LTCC 인덕터와 상기 기판(350)이 전기적으로 연결될 수 있다.
상기 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
도 1은 본 발명의 제 1 실시예에 따른 LTCC 인덕터를 포함하는 전자 장치 및 LTCC 인덕터의 실장 방법을 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 제 2 실시예에 따른 제 1 시트 및 제 2 시트의 의 평면도이다.
도 4는 본 발명의 실시예들에 따른 LTCC 인덕터의 Q 값을 설명하기 위한 그래프이다.
도 5는 본 발명의 제 2 실시예에 따른 LTCC 인덕터를 포함하는 전자 장치 및 LTCC 인덕터의 실장 방법을 설명하기 위한 단면도이다.
도 6 및 도 7은 본 발명의 제 2 실시예에 따른 제 1 시트 및 제 2 시트의 의 평면도이다.
도 8은 본 발명의 제 3 실시예에 따른 LTCC 인덕터를 포함하는 전자 장치 및 LTCC 인덕터의 실장 방법을 설명하기 위한 단면도이다.
도 9 및 도 10은 본 발명의 제 3 실시예에 따른 제 1 시트 및 제 2 시트의 의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
150,250,350: 기판 110,210,310: 제 1 시트
114,214,314: 제 1 도전 패턴 130,135,230,330,237:비아홀
131,136,231,238,331,336:비아 120,220,320: 제 2 시트
214,224,324:제 2 도전 패턴 151,251,351: 에어 캐비티
Claims (13)
- 기판 상에 제공되고 제 1 도전 패턴을 포함하는 제 1 시트, 상기 제 1 시트 상에 제공되고 제 2 도전 패턴을 포함하는 제 2 시트, 상기 제 1 도전 패턴과 상기 제 2 도전 패턴을 전기적으로 연결하는 비아를 포함하는 LTCC 인덕터; 및상기 제 1 시트 하부면 제공되어 상기 기판과 상기 제 1 시트 사이에 에어갭을 형성하는 스페이서를 포함하고,상기 제 1 도전 패턴이 상기 제 1 시트의 하부면에서 노출되어 있는 것을 특징으로 하는 전자 장치.
- 제 1 항에 있어서, 상기 기판에, 상기 기판의 상부면이 리세스된 에어 캐비티가 제공되는 것을 특징으로 하는 전자 장치.
- 제 2 항에 있어서, 상기 에어 캐비티는 종단면이 V형, U형 또는 사각형인 전자 장치.
- 제 1 항에 있어서, 상기 스페이서는 솔더볼, 스터드 범프 또는 구리 필러(pillar)로 형성되어, 상기 제 1 도전 패턴과 상기 기판 사이에 에어갭을 제공하는 전자 장치.
- 제 1 항에 있어서, 상기 LTCC 인덕터는 솔레노이드형, 나선형, 헬리칼형 또는 대칭형인 것을 특징으로 하는 전자 장치.
- 제 1 항에 있어서, 상기 제 1 시트와 상기 제 2 시트 사이에 유전체 시트를 더 포함하는 전자 장치.
- 제 1 항에 있어서, 상기 제 2 도전 패턴은 상기 제 2 시트의 상부에 제공되는 전자 장치.
- 제 1 항에 있어서, 상기 제 1 도전 패턴은 제 1 도전 라인 및 상기 제 1 도전 라인 양단에 각각 형성된 제 1 접속부 및 제 2 접속부를 포함하고, 상기 제 2 도전 패턴은 제 2 도전 라인 및 상기 제 2 도전 라인 양단에 각각 형성된 제 3 접속부 및 제 4 접속부를 포함하는 전자 장치.
- 제 8 항에 있어서, 상기 제 1 도전 라인 및 상기 제 2 도전 라인은 상호 교차하고, 상기 제 1 접속부와 상기 제 4 접속부는 상기 비아를 통하여 전기적으로 연결되고, 상기 제 2 접속부와 상기 제 3 접속부는 상기 비아를 통하여 전기적으로 연결되는 전자 장치.
- 제 1 항에 있어서, 상기 제 1 도전 라인 또는 상기 제 2 도전 라인에 전기적 으로 연결된 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 기판과 전기적으로 연결되는 전자 장치.
- 제 10 항에 있어서, 상기 스페이서는 상기 LTCC 인덕터와 상기 기판 사이에 전기적 연결을 제공하는 전자 장치.
- 제 11 항에 있어서, 상기 제 2 도전 패턴은 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 제 1 시트에 형성된 비아를 통하여 상기 스페이서와 전기적으로 연결되는 전자 장치.
- 제 11 항에 있어서, 상기 제 1 도전 패턴은 입/출력 단자를 포함하고, 상기 입/출력 단자는 상기 스페이서와 전기적으로 연결되는 전자 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090066230A KR101215303B1 (ko) | 2009-07-21 | 2009-07-21 | 엘티씨씨 인덕터를 포함하는 전자 장치 |
| US12/648,117 US8044757B2 (en) | 2009-07-21 | 2009-12-28 | Electronic device including LTCC inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090066230A KR101215303B1 (ko) | 2009-07-21 | 2009-07-21 | 엘티씨씨 인덕터를 포함하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110008737A true KR20110008737A (ko) | 2011-01-27 |
| KR101215303B1 KR101215303B1 (ko) | 2012-12-26 |
Family
ID=43496795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090066230A KR101215303B1 (ko) | 2009-07-21 | 2009-07-21 | 엘티씨씨 인덕터를 포함하는 전자 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8044757B2 (ko) |
| KR (1) | KR101215303B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238016A (ja) * | 2010-05-10 | 2011-11-24 | Sony Corp | 非接触通信媒体、アンテナパターン配置媒体、通信装置及びアンテナ調整方法 |
| US8378776B1 (en) * | 2011-08-26 | 2013-02-19 | National Semiconductor Corporation | Semiconductor structure with galvanically-isolated signal and power paths |
| US9325388B2 (en) | 2012-06-21 | 2016-04-26 | Siemens Energy, Inc. | Wireless telemetry system including an induction power system |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9420356B2 (en) | 2013-08-27 | 2016-08-16 | Siemens Energy, Inc. | Wireless power-receiving assembly for a telemetry system in a high-temperature environment of a combustion turbine engine |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US9208938B2 (en) | 2013-10-02 | 2015-12-08 | Globalfoundries Inc. | Inductor structure having embedded airgap |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312674A (en) | 1992-07-31 | 1994-05-17 | Hughes Aircraft Company | Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer |
| US6052287A (en) * | 1997-12-09 | 2000-04-18 | Sandia Corporation | Silicon ball grid array chip carrier |
| US6054914A (en) * | 1998-07-06 | 2000-04-25 | Midcom, Inc. | Multi-layer transformer having electrical connection in a magnetic core |
| US6362525B1 (en) * | 1999-11-09 | 2002-03-26 | Cypress Semiconductor Corp. | Circuit structure including a passive element formed within a grid array substrate and method for making the same |
| US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
| US20030151485A1 (en) * | 2002-02-08 | 2003-08-14 | Charles Lewis | Surface mounted inductance element |
| DE10228328A1 (de) * | 2002-06-25 | 2004-01-22 | Epcos Ag | Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren |
| US7088215B1 (en) * | 2005-02-07 | 2006-08-08 | Northrop Grumman Corporation | Embedded duo-planar printed inductor |
| KR100750742B1 (ko) * | 2005-02-14 | 2007-08-22 | 삼성전자주식회사 | Ｒｆ 시스템 및 그 제조방법 |
| JP4707056B2 (ja) * | 2005-08-31 | 2011-06-22 | 富士通株式会社 | 集積型電子部品および集積型電子部品製造方法 |
| TWI264021B (en) * | 2005-10-20 | 2006-10-11 | Via Tech Inc | Embedded inductor and the application thereof |
| JP2007250924A (ja) | 2006-03-17 | 2007-09-27 | Sony Corp | インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール |
| US7847669B2 (en) * | 2006-12-06 | 2010-12-07 | Georgia Tech Research Corporation | Micro-electromechanical switched tunable inductor |
| KR100835061B1 (ko) | 2007-06-11 | 2008-06-03 | 삼성전기주식회사 | 반도체 칩 패키지 |
-
2009
- 2009-07-21 KR KR1020090066230A patent/KR101215303B1/ko not_active IP Right Cessation
- 2009-12-28 US US12/648,117 patent/US8044757B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR101215303B1 (ko) | 2012-12-26 |
| US20110018670A1 (en) | 2011-01-27 |
| US8044757B2 (en) | 2011-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101215303B1 (ko) | 엘티씨씨 인덕터를 포함하는 전자 장치 | |
| US9456503B2 (en) | Module and method of manufacturing the same | |
| US7304558B1 (en) | Toroidal inductor design for improved Q | |
| CN103460822A (zh) | 芯片元器件内置树脂多层基板及其制造方法 | |
| US9462709B2 (en) | Element housing package and mounting structure body | |
| US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
| JP5842859B2 (ja) | 多層配線基板およびこれを備えるモジュール | |
| US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
| KR101394964B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN106415821B (zh) | 元件收纳用封装以及安装结构体 | |
| JP6510350B2 (ja) | 方向性結合器および高周波モジュール | |
| JP5627391B2 (ja) | 多数個取り配線基板 | |
| CN100378967C (zh) | 陶瓷封装及其制造方法 | |
| CN101501842A (zh) | 半导体封装及其制造方法 | |
| JP5207854B2 (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| KR101221869B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20140055965A1 (en) | Circuit module | |
| KR100772460B1 (ko) | 집적 수동소자 칩 및 그 제조방법 | |
| US11503704B2 (en) | Systems and methods for hybrid glass and organic packaging for radio frequency electronics | |
| KR100660971B1 (ko) | 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터 | |
| KR20090053584A (ko) | 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법 | |
| JP2023160030A (ja) | 多層基板、モジュールおよび通信装置 | |
| KR100235503B1 (ko) | 복합기능의 적층 세라믹 부품의 제조 방법 | |
| JP2019068064A (ja) | 積層回路基板の製造方法および積層モジュールの製造方法 | |
| JP2019029424A (ja) | 積層回路基板および積層モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |