KR20110007921A - 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로 - Google Patents

낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로 Download PDF

Info

Publication number
KR20110007921A
KR20110007921A KR1020090065604A KR20090065604A KR20110007921A KR 20110007921 A KR20110007921 A KR 20110007921A KR 1020090065604 A KR1020090065604 A KR 1020090065604A KR 20090065604 A KR20090065604 A KR 20090065604A KR 20110007921 A KR20110007921 A KR 20110007921A
Authority
KR
South Korea
Prior art keywords
power
power amplifier
transistor
bias circuit
resistor
Prior art date
Application number
KR1020090065604A
Other languages
English (en)
Inventor
윤상웅
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020090065604A priority Critical patent/KR20110007921A/ko
Publication of KR20110007921A publication Critical patent/KR20110007921A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기용 바이어스 회로에 대한 것으로서, 특히 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로에 관한 것이다. 본 발명은 전력소자에 입력되는 전원을 보상하기 위한 통로를 구비하여 온도가 변하더라도 전력소자가 정상적으로 동작할 수 있는 전력 증폭기용 바이어스 회로를 제공할 수 있다. 또한, 본 발명은 온도에 따라 저항값이 변하는 반도체 저항을 이용하여 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 제공할 수 있다.
온도, 보상, 선형성, 증폭, 바이어스, 회로, 저항

Description

낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로{BIAS CIRCUIT OF POWER AMPLIFIER HAVING TEMPERATURE COMPENSATION FOR HIGH LINEARITY UNDER COLD TEMPERATURE}
본 발명은 전력 증폭기용 바이어스 회로에 대한 것으로서, 특히 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로에 관한 것이다.
최근의 무선통신시스템은 많은 양의 데이터를 보내기 위해 무선랜(Wireless Local Area Network, WLAN; 이하 WLAN이라 함)에서 사용되는 직교주파수분할(Orthogonal Frequency Division Multiplexing, OFDM; 이하 OFDM이라 함)방식의 직교진폭변조(Quadrature Amplitude Modulation, QAM; 이하 QAM이라 함)와 같은 복잡한 변조방식을 많이 사용하고 있다. 이와 같은 변조방식으로 무선통신을 할 경우 신호의 최대전력 대 평균전력 비(Peak-to-Average-Ratio, PAR)가 크기 때문에 송신기에 사용되는 전력 증폭기는 높은 선형성이 요구되며, 선형성은 에러 벡터 크기(Error Vector Magnitude, EVM; 이하 EVM이라 함)라는 파라미터로 나타낸다.
무선통신시스템에 사용되는 전력 증폭기를 설계할 때 일반적으로 실온에서 뿐만 아니라 섭씨 -30도 정도의 낮은 온도와 섭씨 +85도 정도의 높은 온도에서도 동작할 수 있도록 설계해야 한다. 그러나, 온도가 낮아지거나 높아지는 경우 전력소자 및 바이어스회로의 특성이 바뀌게 되어 전력 증폭기의 모든 성능이 변하게 되고, 특히 선형성의 경우 실온에 비해서 성능이 나빠지게 된다. 따라서, 전력 증폭기는 이러한 현상을 보상해주는 기능을 반드시 가지고 있어야 한다.
도 1은 일반적인 바이어스회로를 가지는 전력 증폭기의 온도에 따른 EVM 특성을 나타내고 있다. 도시된 바와 같이, 전력 증폭기는 실온인 섭씨 +25도에서 가장 좋은 성능을 보이고 섭씨 +85도에서는 17dBm의 출력전력을 기준으로 12-17dBm 사이에서는 실온보다 EVM 특성이 조금 좋아지고 17dBm 이상에서는 특성이 조금 나빠진다. 이유는 낮은 출력전력에서는 온도의 상승에 따라 전류가 높아져서 전력 증폭기의 동작점이 실온일 때와 비교하여 class A 형태 쪽으로 접근하게 되어 선형성이 좋아진 것이고, 출력전력이 높아질수록 전력소자의 온도가 높아져서 베이스-에미터 전압이 낮아지므로 선형성이 나빠지게 되는 것이다. 그러나, 문제는 도 1에서 나타난 바와 같이, 섭씨 +85도가 아니라 섭씨 -30도이다. 낮은 온도에서는 베이스-에미터 전압이 높아져서 흐르는 전류가 감소하게 되고 전력 증폭기는 실온일 때와 비교하여 동작점이 class B 형태로 접근하게 되어 이는 선형성에 심각한 영향을 미치게 된다. 즉, 낮은 출력전력에서부터 선형성이 좋지 않을 뿐더러 13dBm의 출력전력에서 이미 6%의 EVM에 도달하게 되는 것을 확인할 수 있다.
차세대 무선통신은 보다 많은 데이터량의 전송을 요구할 것이므로 기존의 변 조방식보다 훨씬 더 복잡한 방식이 사용될 것이다. 현재 WLAN의 경우 최대 54Mbps를 위해 OFDM QAM 신호를 사용하고 있으며, 초광대역을 사용하는 Ultra-Wide-Band (UWB)의 경우도 OFDM 방식의 QAM 신호를 사용한다. 이 경우 EVM으로 나타내는 선형성이 매우 중요하게 되므로, 낮은 온도에서 전력소자에 흐르는 전류의 감소로 발생하는 비선형성을 억제하는 회로기술이 반드시 요구된다.
본 발명의 목적은 온도 변화에 따른 비선형성을 억제할 수 있는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명은 제 1 전원을 이용하여 제 2 전원을 전력소자에 미리 공급하는 바이어스 회로로서, 상기 제 1 전원을 상기 제 2 전원에 인가하여 상기 전력소자에 인가되는 전류를 보상하기 위해, 상기 제 1 전원과 상기 제 2 전원 사이에 접속된 제 1 저항을 포함하는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 제공한다. 상기 제 1 저항은 저항값이 온도에 비례하는 반도체 저항을 포함할 수 있으며, 이 경우, 상기 반도체 저항은 TFR과 BLR 및 CLR 중 어느 하나를 포함할 수 있다.
또한, 상기 전력소자는 이종접합 쌍극자 트랜지스터를 포함하며, 상기 반도체 저항은 전력소자의 베이스와 전원 사이에 구비된다. 상기 제 1 전원과 상기 반도체 저항 사이에 구비된 제 2 저항과, 상기 제 2 저항과 접지 사이에 직렬로 구비된 제 1 트랜지스터와 제 2 트랜지스터, 및 상기 제 1 트랜지스터의 베이스와 접속되어 동작이 단속되며 상기 제 2 전원과 컬렉터가 접속된 제 3 트랜지스터를 포함하고, 상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 베이스에는 상기 제 1 전원 이 인가되고 상기 제 2 트랜지스터의 베이스에는 상기 제 1 트랜지스터의 이미터에서 출력된 전원이 인가된다.
또한, 본 발명은 전력소자에 미리 전원을 공급하는 바이어스 회로를 가지는 전력 증폭기로서, 제 1 전원과, 상기 제 1 전원에 의해 상기 전력소자에 미리 전원을 공급하는 제 2 전원과, 상기 제 1 전원을 상기 제 2 전원에 인가하여 상기 전력소자에 인가되는 전류를 보상하기 위해, 상기 제 1 전원과 상기 제 2 전원 사이에 접속된 제 1 저항을 가지는 바이어스 회로를 포함하는 것을 특징으로 하는 전력 증폭기를 제공한다. 상기 전력소자는 이종접합 쌍극자 트랜지스터를 포함하며, 상기 바이어스 회로는 제 1 바이어스 회로와 제 2 바이어스 회로를 포함하고, 상기 전력소자는 제 1 전력증폭기 트랜지스터와 제 2 전력증폭기 트랜지스터를 포함하며, 상기 제 1 바이어스 회로는 상기 제 1 전력증폭기 트랜지스터의 베이스와 접속되고, 상기 제 2 바이어스 회로는 상기 제 2 전력증폭기 트랜지스터의 베이스와 접속된다. 상기 제 1 전력증폭기 트랜지스터의 베이스와 접속된 인풋 매칭 네트워크와, 상기 제 1 전력증폭기 트랜지스터의 컬렉터와 상기 제 2 전력증폭기 트랜지스터의 베이스 사이에 접속된 인터스테이지 매칭 네트워크와, 상기 제 2 전력증폭기 트랜지스터의 컬렉터와 접속된 아웃풋 매칭 네트워크를 포함하고, 상기 제 1 바이어스 회로는 상기 인풋 매칭 네트워크와 상기 제 1 전력증폭기 트랜지스터의 베이스 사이에 접속되고, 상기 제 2 바이어스 회로는 상기 인터스테이지 매칭 네트워크와 상기 제 2 전력증폭기 트랜지스터의 베이스 사이에 접속된다. 상기 제 1 전력증폭기 트랜지스터의 컬렉터는 제 1 전력증폭기 전원과 접속되고, 상기 제 2 전력증폭기 트랜지스터의 컬렉터는 제 2 전력증폭기 전원과 접속된다. 상기 제 1 바이어스 회로와 상기 제 1 전력증폭기 트랜지스터 사이에 직렬로 접속된 제 2 저항과, 상기 제 2 바이어스 회로와 상기 제 2 전력증폭기 트랜지스터 사이에 직렬로 접속된다. 상기 제 1 전력증폭기 전원과 상기 제 1 전력증폭기 트랜지스터의 컬렉터 사이에 직렬로 접속된 제 1 인덕터와, 상기 제 2 전력증폭기 전원과 상기 제 2 전력증폭기 트랜지스터의 컬렉터 사이에 직렬로 접속된 제 2 인덕터를 포함한다.
본 발명은 전력소자에 입력되는 전원을 보상하기 위한 통로를 구비하여 온도가 변하더라도 전력소자가 정상적으로 동작할 수 있는 전력 증폭기용 바이어스 회로를 제공할 수 있다.
또한, 본 발명은 온도에 따라 저항값이 변하는 반도체 저항을 이용하여 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제 공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로도이고, 도 3은 본 발명에 따른 반도체 저항의 온도에 따른 저항값 변화 그래프이다.
본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로는 도 2 및 도 3에 도시된 바와 같이, 제 1 전원(P1)과 접지 사이에 직렬로 구비된 제 2 저항(R)과 제 1 및 제 2 트랜지스터(Q1, Q2)와, 상기 제 2 저항(R)과 전력소자, 즉, 제 1 전력증폭기 트랜지스터(QP1)의 베이스 사이에 구비된 제 1 저항(RTC)을 포함한다.
제 2 저항(R)은 제 1 전원(P1)과 제 1 트랜지스터(Q1) 사이에 구비되어 제 1 트랜지스터(Q1)에 인가되는 전류의 양을 제어하기 위한 것으로서, 풀업저항의 기능을 수행할 수 있다.
제 1 및 제 2 트랜지스터(Q1, Q2)는 전압분배를 위한 것으로서, 제 1 전원(P1)과 접지 사이에 제 2 저항(R)과 함께 직렬로 배열된다. 이러한 제 1 및 제 2 트랜지스터(Q1, Q2)는 제 1 전원(P1)의 전류가 제 1 트랜지스터(Q1)의 베이스에 인가되고, 제 1 트랜지스터(Q1)의 이미터 전류가 제 2 트랜지스터(Q2)의 베이스에 인가 되어 다이오드로 동작하게 된다. 또한, 이와 같은 구조에 의해 제 2 저항(R)과 제 1 및 제 2 트랜지스터(Q1, Q2)에 의해 분배된 전압 중 제 1 및 제 2 트랜지스터(Q1, Q2)에 분배된 전압은 제 3 트랜지스터(Q3)에 인가된다.
제 3 트랜지스터(Q3)는 제 2 전원의 전압을 전력 증폭기에 구비된 트랜지스터의 베이스에 미리 인가하기 위한 것으로서, 제 1 전원(P1)에 의해 구동된다. 즉, 제 3 트랜지스터(Q3)는 제 1 저항을 통해 베이스에 인가된 제 1 전원(P1)에 의해 턴온(Turn ON)되어 제 2 전원(P2)이 전력 증폭기에 구비된 제 1 전력증폭기 트랜지스터(QP1)의 베이스에 인가되도록 한다. 이때, 본 발명은 온도의 변화에 의해 전력 증폭기에 구비된 제 1 전력증폭기 트랜지스터(QP1)의 베이스에 인가되는 제 2 전원(P2)이 변화되지 않도록 반도체 저항(RTC)을 구비한다.
반도체 저항(RTC)은 도시된 바와 같이 일반적인 바이어스 회로에 반도체 저항(RTC)이 공급전원과 전력소자, 즉, 전력 증폭기에 구비된 제 1 전력증폭기 트랜지스터(QP1)의 베이스를 연결하도록 삽입되어 있다. 온도가 낮아지면 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)의 베이스-에미터 전압이 높아져서 전류가 낮아진다. 따라서, 본 발명은 반도체 저항(RTC)을 구비함으로써 공급전원과 전력소자의 베이스 사이에 전류경로를 만들어 주어 전류를 증가시켜 전력 증폭기가 보다 선형적인 class A 형태 쪽으로 접근하여 동작하도록 한다. 즉, 본 발명은 제 1 저항(RTC)이 추가됨에 따라 제 1 및 제 2 트랜지스터(Q1, Q2)만 연결될 때보다 온도에 대한 민감성이 감소된다.
한편, 본 발명은 전술된 바와 같이 일반적인 저항, 즉, 제 1 저항을 제 1 공급전원과 전력소자의 베이스를 서로 연결하도록 삽입되어 있으나, 이에 한정되는 것은 아니다. 즉, 본 발명은 전력소자에 보다 안정적인 전원을 공급하기 위해 온도에 따라 저항값이 가변되는 반도체 저항을 상기 제 1 저항으로 사용할 수 있다.
이러한 반도체 저항을 구현함에 있어서 InGaP/GaAs 집적회로 기술을 사용할 경우 TFR(Thin Film Resistor)과, BLR(Base Layer Resistor) 및 CLR(Collector Layer Resistor)을 사용할 수 있다. 이때, TFR의 경우 NiCr을 이용하기 때문에 온도에 따른 저항 값의 변화가 거의 없는 반면, BLR과 CLR의 경우 열적 특성을 가지고 있는 반도체를 이용하기 때문에 온도가 높아질수록 저항 값이 높아지는 것을 도 3에서 확인할 수 있다. 본 발명의 핵심인 반도체 저항은 온도 낮을 때 전류를 증가 시켜야 하고 온도가 높을 경우 전류의 증가를 억제해야 한다. 따라서 낮은 온도에서 낮은 저항 값을 가지고 높은 온도에서 높은 저항 값을 가지는 것이 유리하므로 도 3에 나타난 특성을 바탕으로 BLR를 사용하는 것이 발명의 효과를 증대시키는데 바람직하다.
전술된 구조를 갖는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로는 VCC와 같은 제 1 전 원(P1)에서 제 2 저항(R)을 통해 흐르는 전류는 제 1 트랜지스터(Q1)와 제 3 트랜지스터(Q3)의 베이스에 인가된다. 또한, 이와 같이 인가된 전류에 의해 제 1 트랜지스터(Q1)와 제 3 트랜지스터(Q3)는 동작하게 되며, 제 1 및 제 3 트랜지스터(Q1, Q3)의 컬렉터와 이미터는 도통된다. 즉, 제 1 전원에서 인가된 전류는 제 2 저항(R)을 통해 제 1 트랜지스터(Q1)의 컬렉터에서 이미터로 흐르게 되며, 제 2 전원(P2)에서 인가된 전류는 제 3 트랜지스터(Q3)의 컬렉터에서 이미터로 흐르게 된다. 또한, 제 1 트랜지스터(Q1)의 컬렉터에서 이미터로 흐른 전류는 다시 제 2 트랜지스터(Q2)의 베이스에 인가되어 제 2 트랜지스터(Q2)를 동작시킨다. 이에 따라, 제 1 트랜지스터(Q1)의 이미터에서 인가된 전류는 제 2 트랜지스터(Q2)의 컬렉터에서 이미터로 흘러 접지로 빠져나가게 된다. 또한, 전압분배에 의해 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)에 걸린 전압은 제 3 트랜지스터(Q3)에 인가되고, 제 2 저항(R)을 통해 제 3 트랜지스터(Q3)의 베이스에 인가된 제 1 전원(P1)에 의해 제 2 전원(P2)이 제 3 트랜지스터(Q3)를 통해 전력 증폭기에 구비된 제 1 전력증폭기 트랜지스터(QP1)의 베이스에 인가된다. 즉, 제 1 트랜지스터(Q1)와 제 3 트랜지스터(Q3)로 구성된 전류 미러(current mirror)와 또 하나의 다이오드인 제 2 트랜지스터(Q2)가 제 1 트랜지스터(Q1)의 아래에 위치하여 선형성을 위해 전력소자의 베이스-에미터 전압을 일정 하게 유지시켜 준다. 이때, 본 발명에 따른 제 1 저항(RTC)에 의해 제 1 전원(P1)이 제 3 트랜지스터(Q3)의 베이스에 인가된다. 물론, 제 1 저항(RTC)이 반도체 저항일 경우 온도에 따라 저항이 가변되므로, 제 3 트랜지스터(Q3)의 베이스에 인가되는 전원은 항상 일정하게 유지된다. 또한, 이에 따라 전력 증폭기에 구비된 제 1 전력증폭기 트랜지스터(QP1)의 베이스에 인가되는 전원 역시 온도가 변하더라도 항상 일정하게 유지될 수 있다.
상술한 바와 같이, 본 발명은 전력소자에 입력되는 전원을 보상하기 위한 통로를 구비하여 온도가 변하더라도 전력소자가 정상적으로 동작할 수 있는 전력 증폭기용 바이어스 회로를 제공할 수 있다.
또한, 본 발명은 온도에 따라 저항값이 변하는 반도체 저항을 이용하여 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 제공할 수 있다.
다음은 본 발명에 따른 전력 증폭기에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술된 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로의 설명과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 4는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 사용한 전력 증폭기의 개념도이 고, 도 5는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 사용한 전력 증폭기의 EVM 특성 그래프이다.
본 발명에 따른 전력 증폭기는 도 4에 도시된 바와 같이, 제 1 바이어스 회로(Bias Block 1)와, 인풋 매칭 네트워크(Input Matching Network)와, 제 1 전력 증폭기 저항(RP1)과, 제 1 전력 증폭기 트랜지스터(QP1)와, 제 2 바이어스 회로(Bias Block 2)와, 인터스테이지 매칭 네트워크(Interstage Matching Network)와, 제 2 전력 증폭기 저항(RP2)과, 제 2 전력 증폭기 트랜지스터(QP2)와, 아웃풋 매칭 네트워크(Output Matching Network)를 포함한다. 이때, 제 1 전력 증폭기 트랜지스터(QP1)의 컬렉터는 제 1 인덕터(LP1)를 통해 제 1 전력 증폭기 전원(PP1)과 접속되고, 제 2 전력 증폭기 트랜지스터(QP2)의 컬렉터는 제 2 인덕터(LP2)를 통해 제 2 전력 증폭기 전원(PP2)과 접속된다. 또한, 제 1 바이어스 회로(Bias Block 1)는 제 1 전력 증폭기 저항(RP1)을 통해 인풋 매칭 네트워크(Input Matching Network) 및 제 1 전력 증폭기 트랜지스터(QP1)의 베이스와 접속되고, 제 2 바이어스 회로(Bias Block 2)는 제 2 전력 증폭기 저항(RP2)을 통해 인터스테이지 매칭 네트워크(Interstage Matching Network)와 제 2 전력 증폭기 트랜지스터(QP2)의 베이스와 접속된다. 또한, 인터스테이지 매칭 네트워크(Interstage Matching Network)는 제 1 인덕터와 제 1 전력 증폭기 트랜지스터의 컬렉터 사이에 접속되며, 아웃풋 매칭 네트워크(Output Matching Network)는 제 2 인덕터(LP2)와 제 2 전력 증폭기 트랜지스터(QP2)의 컬렉터 사이에 접속된다. 본 실시예에서는 일반적인 2단 구조의 전력 증폭기를 예시한다. 한편, 전력소자인 제 1 및 제 2 전력 증폭기 트랜지스터(QP1, QP2)는 이종접합 쌍극자 트랜지스터(Heterojunction Bipolar Transistor, HBT)를 포함한다. 즉, 본 발명에 따른 바이어스 회로는 전력 증폭기의 전력소자가 이종접합 쌍극자 트랜지스터일 때 사용되는 것이 바람직하다.
상술된 구조를 갖는 본 발명에 따른 전력 증폭기는 각 단의 전력소자가 밸러스트(ballast) 저항, 즉, 제 1 및 제 2 전력 증폭기 저항(RP1, RP2)을 구비하여 열 폭증(thermal runaway)을 방지한다. 또한, 이득을 위해 바이어스 경로와 RF 신호 경로를 분리한다.
인풋 매칭 네트워크(Input Matching Network)는 입력 임피던스를 50Ω으로 맞추기 위한 회로이고, 인터스테이지 매칭 네트워크(Interstage Matching Network)는 전력 증폭기 전체이득의 최대값이 동작 대역의 중심에 위치하도록 하고, 전력단의 선형성이 희생되지 않도록 한다. 또한, 아웃풋 매칭 네트워크(Output Matching Network)는 최적의 출력임피던스를 가지도록 한다.
이러한 구조를 갖는 본 발명에 따른 전력 증폭기는 바이어스 회로를 구비하되, 상기 바이어스 회로는 전술된 바와 같이, 제 1 전원과 제 2 전원 사이에 제 1 저항을 포함하는 통로가 구비된다. 즉, 이러한 추가된 경로로 낮은 온도에서 공급 전원으로부터 전류를 공급받아 선형성을 유지시켜주어 온도의 변화에 따른 전류 변화를 보상할 수 있다. 더욱이, 본 발명은 높은 온도에서 저항값이 상승하는 반도체의 열적 특성을 이용한 반도체 저항을 통로에 구비할 수 있으며, 이 경우, 높은 온도에서 저항값이 증가됨에 따라 전류의 증가 역시 억제하여 온도의 변화에 따른 전류 변화의 보상을 더욱 정확하게 할 수 있다.
상술한 구조를 갖는 본 발명에 따른 전력 증폭기는 도 5에 도시된 바와 같이, 안정적인 선형성을 보이는 것을 알 수 있다. 도 5의 그래프는 전력 증폭기가 2.45GHz의 중심주파수를 가지고 54Mbps전송을 위한 OFDM 방식의 64-QAM 신호를 이용하여 측정된 결과로서, 온도보상 바이어스회로가 사용되지 않은 전력 증폭기의 EVM 성능인 도 1과 비교해 보았을 때 섭씨 -30도에서 섭씨 +85도 사이의 온도 범위 내에서 19dBm의 출력전력까지 안정적인 선형성을 보이는 것을 확인할 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
예를 들어, 본 발명은 낮은 온도에서 발생하는 비선형성에 대한 온도보상 바이어스회로의 실효성을 보임에 있어서 54Mbps의 데이터 전송을 위한 OFDM 64-QAM 신호를 사용하였다. 그러나, 본 발명은 무선통신시스템에 사용되는 전력 증폭기의 전력소자가 HBT 계열의 소자이면서 선형성을 요구하는 모든 무선통신 시스템에 사용이 가능하다.
도 1은 일반적인 바이어스 회로를 사용하는 전력 증폭기의 온도에 따른 EVM 특성 그래프.
도 2는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로도.
도 3은 본 발명에 따른 반도체 저항의 온도에 따른 저항값 변화 그래프.
도 4는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 사용한 전력 증폭기의 개념도.
도 5는 본 발명에 따른 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로를 사용한 전력 증폭기의 EVM 특성 그래프.

Claims (13)

  1. 제 1 전원을 이용하여 제 2 전원을 전력소자에 미리 공급하는 바이어스 회로로서,
    상기 제 1 전원을 상기 제 2 전원에 인가하여 상기 전력소자에 인가되는 전류를 보상하기 위해, 상기 제 1 전원과 상기 제 2 전원 사이에 접속된 제 1 저항을 포함하는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  2. 청구항 1에 있어서,
    상기 제 1 저항은 저항값이 온도에 비례하는 반도체 저항을 포함하는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  3. 청구항 2에 있어서,
    상기 반도체 저항은 TFR과 BLR 및 CLR 중 어느 하나를 포함하는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  4. 청구항 1에 있어서,
    상기 전력소자는 이종접합 쌍극자 트랜지스터를 포함하는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  5. 청구항 1에 있어서,
    상기 반도체 저항은 전력소자의 베이스와 전원 사이에 구비된 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  6. 청구항 5에 있어서,
    상기 제 1 전원과 상기 반도체 저항 사이에 구비된 제 2 저항과,
    상기 제 2 저항과 접지 사이에 직렬로 구비된 제 1 트랜지스터와 제 2 트랜지스터, 및
    상기 제 1 트랜지스터의 베이스와 접속되어 동작이 단속되며 상기 제 2 전원과 컬렉터가 접속된 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 베이스에는 상기 제 1 전원이 인가되고 상기 제 2 트랜지스터의 베이스에는 상기 제 1 트랜지스터의 이미터에서 출력된 전원이 인가되는 것을 특징으로 하는 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로.
  7. 전력소자에 미리 전원을 공급하는 바이어스 회로를 가지는 전력 증폭기로서,
    제 1 전원과,
    상기 제 1 전원에 의해 상기 전력소자에 미리 전원을 공급하는 제 2 전원과,
    상기 제 1 전원을 상기 제 2 전원에 인가하여 상기 전력소자에 인가되는 전류를 보상하기 위해, 상기 제 1 전원과 상기 제 2 전원 사이에 접속된 제 1 저항을 가지는 바이어스 회로를 포함하는 것을 특징으로 하는 전력 증폭기.
  8. 청구항 7에 있어서,
    상기 전력소자는 이종접합 쌍극자 트랜지스터를 포함하는 것을 특징으로 하는 전력 증폭기.
  9. 청구항 7에 있어서,
    상기 바이어스 회로는 제 1 바이어스 회로와 제 2 바이어스 회로를 포함하고,
    상기 전력소자는 제 1 전력증폭기 트랜지스터와 제 2 전력증폭기 트랜지스터를 포함하며,
    상기 제 1 바이어스 회로는 상기 제 1 전력증폭기 트랜지스터의 베이스와 접속되고,
    상기 제 2 바이어스 회로는 상기 제 2 전력증폭기 트랜지스터의 베이스와 접속된 것을 특징으로 하는 전력 증폭기.
  10. 청구항 9에 있어서,
    상기 제 1 전력증폭기 트랜지스터의 베이스와 접속된 인풋 매칭 네트워크와,
    상기 제 1 전력증폭기 트랜지스터의 컬렉터와 상기 제 2 전력증폭기 트랜지스터의 베이스 사이에 접속된 인터스테이지 매칭 네트워크와,
    상기 제 2 전력증폭기 트랜지스터의 컬렉터와 접속된 아웃풋 매칭 네트워크를 포함하고,
    상기 제 1 바이어스 회로는 상기 인풋 매칭 네트워크와 상기 제 1 전력증폭기 트랜지스터의 베이스 사이에 접속되고,
    상기 제 2 바이어스 회로는 상기 인터스테이지 매칭 네트워크와 상기 제 2 전력증폭기 트랜지스터의 베이스 사이에 접속된 것을 특징으로 하는 전력 증폭기.
  11. 청구항 10에 있어서,
    상기 제 1 전력증폭기 트랜지스터의 컬렉터는 제 1 전력증폭기 전원과 접속되고,
    상기 제 2 전력증폭기 트랜지스터의 컬렉터는 제 2 전력증폭기 전원과 접속된 것을 특징으로 하는 전력 증폭기.
  12. 청구항 11에 있어서,
    상기 제 1 바이어스 회로와 상기 제 1 전력증폭기 트랜지스터 사이에 직렬로 접속된 제 2 저항과,
    상기 제 2 바이어스 회로와 상기 제 2 전력증폭기 트랜지스터 사이에 직렬로 접속된 제 2 저항을 포함하는 것을 특징으로 하는 전력 증폭기.
  13. 청구항 12에 있어서,
    상기 제 1 전력증폭기 전원과 상기 제 1 전력증폭기 트랜지스터의 컬렉터 사이에 직렬로 접속된 제 1 인덕터와,
    상기 제 2 전력증폭기 전원과 상기 제 2 전력증폭기 트랜지스터의 컬렉터 사 이에 직렬로 접속된 제 2 인덕터를 포함하는 것을 특징으로 하는 전력 증폭기.
KR1020090065604A 2009-07-17 2009-07-17 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로 KR20110007921A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090065604A KR20110007921A (ko) 2009-07-17 2009-07-17 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090065604A KR20110007921A (ko) 2009-07-17 2009-07-17 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로

Publications (1)

Publication Number Publication Date
KR20110007921A true KR20110007921A (ko) 2011-01-25

Family

ID=43614278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090065604A KR20110007921A (ko) 2009-07-17 2009-07-17 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로

Country Status (1)

Country Link
KR (1) KR20110007921A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413200B1 (ko) * 2011-05-31 2014-06-27 미쓰비시덴키 가부시키가이샤 전력증폭기
KR20160118533A (ko) 2015-04-02 2016-10-12 한국과학기술원 원격으로 바이어스 전류를 제어할 수 있는 제어 회로 및 이를 포함하는 차동 증폭 장치
CN111327279A (zh) * 2018-12-15 2020-06-23 天津大学青岛海洋技术研究院 一种带温度补偿的堆叠功率放大器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413200B1 (ko) * 2011-05-31 2014-06-27 미쓰비시덴키 가부시키가이샤 전력증폭기
KR20160118533A (ko) 2015-04-02 2016-10-12 한국과학기술원 원격으로 바이어스 전류를 제어할 수 있는 제어 회로 및 이를 포함하는 차동 증폭 장치
CN111327279A (zh) * 2018-12-15 2020-06-23 天津大学青岛海洋技术研究院 一种带温度补偿的堆叠功率放大器
CN111327279B (zh) * 2018-12-15 2024-02-27 天津大学青岛海洋技术研究院 一种带温度补偿的堆叠功率放大器

Similar Documents

Publication Publication Date Title
CN110677132B (zh) 一种射频线性功率放大器电路
EP1702405B1 (en) Single chip power amplifier and envelope modulator
JP5437511B2 (ja) 高周波増幅回路及びそれを用いた移動体通信端末
US8994453B2 (en) Power amplifier
US20090295483A1 (en) RF Power Amplifiers with Linearization
US10256774B2 (en) Devices and methods related to embedded sensors for dynamic error vector magnitude corrections
KR20040022454A (ko) 선형 전력 증폭기용 바이어스 회로 및 바이어싱 방법
CN113054915B (zh) 一种应用于射频功率放大器的温度补偿偏置电路
US9525389B2 (en) High-frequency amplifier circuit
CN217428086U (zh) 温度补偿偏置电路和功率放大器
KR102178526B1 (ko) 전력 증폭기
US20170149390A1 (en) Cascode power amplifier with switchable output matching network
JP5158425B2 (ja) Ｒｆ電力増幅装置
CN113271069A (zh) 一种射频功率放大器温度补偿偏置电路和射频功率放大器
US11683012B2 (en) Apparatus for radio-frequency amplifier with improved performance and associated methods
CN113114121A (zh) 一种用于射频功率放大器的偏置电路
CN114679140B (zh) 高线性度射频功率放大器
KR20110007921A (ko) 낮은 온도에서 높은 선형성을 유지하기 위해 온도보상기능을 가지는 전력 증폭기용 바이어스 회로
US20090237157A1 (en) Power amplifier edge evaluation-alternative envelope modulator
Najjari et al. Power amplifier with temperature adaptive biasing for improved DEVM
Wang et al. A Ka-band highly linear power amplifier with a linearization bias circuit
JP4071163B2 (ja) 電力増幅器およびそれを備える通信装置
Huang et al. A dual mode GaAs HBT power amplifier for LTE applications
JP2008017453A (ja) 高周波増幅回路及びそれを用いた移動体通信端末
CN114094957A (zh) 射频放大电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application