KR20110005097A - 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법 - Google Patents

디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법 Download PDF

Info

Publication number
KR20110005097A
KR20110005097A KR1020090062626A KR20090062626A KR20110005097A KR 20110005097 A KR20110005097 A KR 20110005097A KR 1020090062626 A KR1020090062626 A KR 1020090062626A KR 20090062626 A KR20090062626 A KR 20090062626A KR 20110005097 A KR20110005097 A KR 20110005097A
Authority
KR
South Korea
Prior art keywords
electrode
pixels
pixel
display panel
display
Prior art date
Application number
KR1020090062626A
Other languages
English (en)
Inventor
조찬영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090062626A priority Critical patent/KR20110005097A/ko
Priority to EP10157702A priority patent/EP2280388A1/en
Priority to US12/731,541 priority patent/US20110007053A1/en
Publication of KR20110005097A publication Critical patent/KR20110005097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

EMI 방사를 감소시키기 위한 전극 구조를 가지는 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법이 개시된다. 본 디스플레이 패널은, 복수의 픽셀들 및 제1 방향과 제2 방향으로 교번하며 형성되는 전극을 포함한다. 이에 의해, PDP 패널의 방전 전극에 의해 발생되는 EMI의 방사 레벨이 저감될 수 있게 된다.
EMI, 전극

Description

디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법{Display panel, display driving apparatus, display apparatus and electrode arranging method}
본 발명은, 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법에 관한 것으로서, 더욱 상세하게는, EMI 방사를 감소시키기 위한 전극 구조를 가지는 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법에 관한 것이다.
평면 표시장치는, 휴대용 기기를 중심으로 널리 보급되어 사용되고 있고, 대형화 기술의 발달에 따라 대형 디스플레이 기기 분야에서도 종래의 CRT(Cathode-Ray-Tube) 브라운관 디스플레이를 빠른 속도로 대체해 가고 있다.
이러한 평면 표시장치 중에서 플라즈마 디스플레이 패널 (Plasma Display-Panel, 이하 PDP라 한다)은, 기체 방전시에 발생되는 플라즈마로부터 나오는 빛에 의해 문자 또는 그래픽을 나타내는 평면 표시장치의 일종으로서, 다른 평면 표시장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점을 가지고 있어, 오늘날 널리 상용화되고 있다.
현재 플라즈마 디스플레이 패널의 단점으로 지적되고 있는 것 중에 하나는, 플라즈마 디스플레이 장치의 구동 중에 전자파 노이즈(electromagnetic wave noise)가 크게 발생하여 전자파장애(electromagnetic interference; EMI)를 일으킬 수도 있다는 것이다. 즉, 플라즈마 디스플레이 패널를 구성하는 각 전극들에 200V 정도의 높은 전압과 2A 이상의 RMS 전류가 인가되기 때문에, 방전을 만드는 구동파의 에너지가 패널의 전극들을 안테나로 하여 EMI를 방사시키게 된다.
EMI 방사를 크게 하는 주요 원인 중 하나는, 패널 전반에서 직선 형태로 길게 형성되는 전극들의 형태라고 할 수 있다. 따라서, 전극들의 형태를 변경하여 EMI의 방사를 감소시킬 수 있는 방안의 모색이 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, EMI 방사를 감소시키기 위한 전극 구조를 가지는 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널은, 복수의 픽셀들; 및 상기 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극;을 포함한다.
여기서, 상기 전극은, 상기 복수의 픽셀들 중 동일 행 또는 동일 열을 구성하는 픽셀들 상에서 형성될 수 있다.
또한, 상기 전극 중 상기 제1 방향으로 형성되는 부분과 상기 제2 방향으로 형성되는 부분은 복수 부분 존재하며, 상기 전극 중 상기 제1 방향으로 형성되는 부분들에서의 전류의 방향은 서로 동일하고, 상기 전극 중 상기 제2 방향으로 형성되는 부분들에서의 전류의 방향은 교번적으로 반대가 될 수 있다.
그리고, 상기 전극은, 상기 적어도 한 픽셀의 내부를 제1 방향으로 경유하며 형성되거나 상기 적어도 한 픽셀의 경계를 제2 방향으로 경유하며 형성될 수 있다.
또한, 상기 전극 중 상기 적어도 한 픽셀의 내부에 형성되는 부분은, 상기 픽셀에서의 플라즈마 방전을 위해 사용되는 부분이고, 상기 전극 중 상기 적어도 한 픽셀의 경계에 형성되는 부분은, 상기 픽셀의 EMI 방사 저감을 위해 사용되는 부분일 수 있다.
여기서, 상기 전극은, X 전극 및 Y 전극 중 적어도 하나의 전극을 포함하고, 상기 전극이 X 전극 또는 Y 전극인 경우, 상기 제1 방향은 상기 복수의 픽셀들의 행 방향이고 상기 제2 방향은 상기 복수의 픽셀들의 열 방향이며, 상기 전극이 어드레스 전극인 경우, 상기 제1 방향은 상기 복수의 픽셀들의 열 방향이고 상기 제2 방향은 상기 복수의 픽셀들의 행 방향일 수 있다.
또한, 상기 전극은, X 전극 및 Y 전극을 포함하고, 상기 X 전극의 일부분과 상기 Y 전극의 일부분은, 상기 복수의 픽셀들이 위치한 면을 기준으로 하여, 서로 다른 높이를 가지도록 형성될 수 있다.
그리고, 상기 전극은, X 전극 및 Y 전극을 포함하고, 상기 X 전극, 상기 Y 전극, 상기 X 전극과 각각 연결되는 ITO(Indium Tin Oxide) 전극 및 상기 Y 전극과 각각 연결되는 ITO 전극 중 적어도 하나는, 상기 X 전극과 연결되는 ITO 전극 및 상기 Y 전극과 연결되는 ITO 전극이, 상기 복수의 픽셀들이 위치한 면을 기준으로 서로 같은 높이를 가지도록 형성될 수 있다.
또한, 상기 전극은, X 전극 또는 Y 전극을 포함하고, 상기 X 전극 또는 상기 Y 전극 중 상기 제1 방향 또는 상기 제2 방향으로 형성되는 부분은, 상기 복수의 픽셀들의 행의 개수에 대응되는 개수만큼 존재할 수 있다.
그리고, 상기 전극은, X 전극, Y 전극 및 어드레스 전극 중 적어도 하나의 전극을 포함하고, 상기 X 전극, 상기 Y 전극 또는 상기 어드레스 전극은, 상기 복수의 픽셀들의 행의 개수 또는 열의 개수에 대응되는 개수만큼 존재할 수 있다.
또한, 상기 전극은, X 전극 및 Y 전극을 포함하고, 상기 X 전극 및 상기 Y 전극은, 각 픽셀의 내부에서, 상기 각 픽셀에서의 방전공간을 기준으로 상호 대향되도록 형성될 수 있다.
그리고, 상기 전극은, X 전극 또는 Y 전극을 포함하고, 각 픽셀에서 방전공간을 기준으로 하여 구분된 두 영역 중 한 영역에 상기 X 전극 또는 상기 Y 전극이 형성되면, 상기 X 전극 또는 상기 Y 전극은, 상기 각 픽셀에 인접한 인접픽셀에서 방전공간을 기준으로 하여 구분된 두 영역 중 다른 한 영역에 형성될 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널은, 복수의 픽셀들; 및 상기 복수의 픽셀들 중 적어도 한 픽셀의 내부와 경계를 경유하여 형성되는 전극;을 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널은, 복수의 픽셀들; 및 상기 복수의 픽셀들 상에서 요철형태로 형성되는 전극;을 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 구동장치는, 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극을 포함하는 디스플레이 패널; 및 상기 복수의 픽셀들에서 플라즈마 방전이 수행되도록 상기 디스플레이 패널을 구동시키기 위한 구동부;를 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 장치는, 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극을 포함하는 디스플레이 패널; 및 상기 복수의 픽셀들에서 플라즈마 방전이 수행되도록 상기 디스플레이 패널의 구동을 제어하는 제어부;를 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 구동방법은, 상기 디스플레이에 마련된 복수의 픽셀들 중 적어도 한 픽셀의 제1측 내부에, 제1 방향으로 전극의 일부가 형성되고, 상기 적어도 한 픽셀의 제2측 경계에, 상기 제1 방향과 수직되는 제2 방향으로 상기 전극의 나머지 일부가 형성되도록 상기 전극을 배치하는 단계; 및 상기 전극에 전류를 인가하여 상기 디스플레이를 구동시키는 단계;를 포함한다.
이에 의해, PDP 패널의 방전 전극에 의해 발생되는 EMI의 방사 레벨이 저감될 수 있게 된다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)의 블럭도이다. 본 실시예에 따른 디스플레이 장치(100)는 사용자로 하여금 시청가능한 영상을 제공한다.
도 1에 도시된 바와 같이, 본 실시예에 따른 디스플레이 장치(100)는 영상 수신부(110), 영상 처리부(120), 구동부(130), 디스플레이 패널(140) 및 제어부(150)를 구비한다.
영상 수신부(110)는 유선 또는 무선 방식으로 영상신호를 수신하여, 수신된 영상신호를 영상 처리부(120)로 전달한다.
영상 처리부(120)는 영상 수신부(110)로부터 출력되는 영상신호에 대한 신호처리를 수행한다. 구체적으로, 영상 처리부(120)는 영상 수신부(110)에서 출력되는 영상 신호를 디코딩하고, 컬러신호 처리 및 스케일링 등을 통해 디코딩된 영상 신호를 출력가능한 포맷의 영상 신호로 변환하며, 이를 구동부(130)로 전달한다.
구동부(130)는 출력가능한 포맷의 영상 신호를 입력받고, 이러한 영상 신호가 화면에 표시되도록 디스플레이 패널(140)을 구동하며, 디스플레이 패널(140)은 구동부(130)에 의해 구동되어, 사용자에게 시청 가능한 영상을 제공한다.
제어부(150)는, 디스플레이 장치(100)의 전반을 제어한다.
특히, 제어부(150)는 영상 처리부(120)를 제어하여, 수신된 영상신호에 대한 신호처리가 이루어지도록 한다.
또한, 제어부(150)는 구동부(130)가 디스플레이 패널(140)을 구동시킬 수 있도록, 구동부(130)에 X 전극 구동 제어신호, Y 전극 구동 제어신호 및 어드레스 전극 구동 제어신호를 전달한다. 구동부(130)는 제어부(150)로부터 수신된 X 전극 구 동 제어신호, Y 전극 구동 제어신호 및 어드레스 전극 구동 제어신호를 기초로 하여 디스플레이 패널(140)을 구동시키게 된다.
한편, 도 2는, 본 발명의 일 실시예에 따른 디스플레이 구동장치(200)에 대한 개략적인 평면도이다. 본 실시예에 따른 디스플레이 구동장치(200)는, X 전극 구동부(231), Y 전극 구동부(232), 어드레스 전극 구동부(233) 및 디스플레이 패널(240)을 구비한다.
X 전극 구동부(231)는 제어부(150)로부터 X 전극 구동 제어신호를 수신하여 각각의 X 전극에 구동 전압을 인가하며, Y 전극 구동부(232)는 제어부(150)로부터 Y 전극 구동 제어신호를 수신하여 각각의 Y 전극에 구동 전압을 인가한다. 특히, X 전극 구동부(231)와 Y 전극 구동부(232)는 X 전극과 Y 전극에 서스테인 전압을 번갈아 입력함으로써 선택된 픽셀에 대하여 유지 방전을 수행한다.
어드레스 구동부(233)는 표시하고자 하는 픽셀을 선택하기 위한 데이터 신호를 각 어드레스 전극에 인가한다. X 전극과 어드레스 전극, 그리고 Y 전극과 어드레스 전극은 서로 직교하도록 형성되며, X 전극과 Y 전극은 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극, X 전극 및 Y 전극의 교차부에 있는 방전 공간이 방전 셀을 형성하게 되는 것이다.
디스플레이 패널(240)은 복수의 픽셀들이 매트릭스 형태로 배열된 구조를 가지고, 각 픽셀 상에는 X 전극, Y 전극, 어드레스 전극이 각각 형성되게 된다. 이에 따라, 디스플레이 패널(240)은, 각 전극에 전압이 인가되어 픽셀이 발광되는 ADS(Address Dispaly Separate) 구동방식으로 구동된다. ADS 구동방식이란, 디스플 레이 패널(240)의 각 서브필드가 리셋구간, 어드레스 구간, 유지방전 구간으로 나누어 구동되는 방식을 말한다.
리셋구간은 이전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다. 어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 구간이다. 유지방전 구간은 X 전극 및 Y 전극에 서스테인 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 구간이다.
이와 같이, 디스플레이 패널(240)은, X 전극에서 인가되는 전압과 Y 전극에서 인가되는 전압의 차를 이용하여 방전을 생성하고, 방전에 의한 플라즈마 생성을 통해 발광을 얻어 구동된다.
한편, 도 1과 도 2에서는 서로 다른 참조번호를 사용하여 설명하였으나, 이는 단지 설명의 편의를 위함이며, 서로 다른 참조번호를 사용한 경우라도 동일한 구성으로 볼 수 있음은 물론이다. 따라서, 도 1에서의 구동부(130)는 도 2에서의 X 전극 구동부(231), Y 전극 구동부(232) 및 어드레스 구동부(233)의 조합으로 대체될 수 있고, 도 1에서의 디스플레이 패널(140)은 도 2에서의 디스플레이 패널(240)로 대체될 수 있음은 물론이다.
이하에서는, 디스플레이 패널(240)에서 방전이 생성되는 경우에 발생되는 EMI(ElectroMagnetic Interference) 발생을 저감시키기 위한 전극의 형태에 대하여, 도 3a 및 도 3b를 참조하여 설명하기로 한다.
도 3a 및 도 3b는, 본 발명의 일 실시예에 따른 X 전극 및 Y 전극의 형태를 도시한 도면이다. 도 3a 및 도 3b에서는, 디스플레이 패널(240)에 포함된 복수의 픽셀들 중 한 행에 해당하는 픽셀들을 도시하였다.
도 3a에 도시된 바와 같이, X 전극(310)은, 전체적으로 볼 때, 동일한 행에 존재하는 픽셀들을 가로 방향으로 경유하여 형성된다. 또한, X 전극(310)은, 세부적으로 볼 때, 각 픽셀의 내부를 좌우 방향으로 경우한 후 각 픽셀의 경계를 상하 방향으로 경우하는 패턴을 반복하면서, 요철 모양을 가지며 형성되게 된다.
이상에서는, X 전극(310)과 Y 전극(320)이 방전 공간을 사이에 두고 서로 대향하여 배치되며, 이러한 방전 공간에서의 방전에 의해 플라즈마 방전이 수행된다고 언급한 바 있다. 이와 같이, X 전극(310) 중 픽셀의 내부에 형성되는 부분은, 방전 공간을 사이에 두고 후술할 도 3b의 Y 전극(320)과 대향되게 배치되어 픽셀의 플라즈마 방전을 위해 사용되는 부분이다.
반면, X 전극(310) 중 픽셀의 경계에 형성되는 부분은, 픽셀에서의 EMI 방사를 저감시키기 위해 사용되는 부분이다. X 전극(310)에서는 행의 좌측에서 우측 방향으로 전류가 인가되게 되며, 이에 따라, X 전극(310) 중 픽셀의 경계에 형성되는 부분에서는, 하나의 픽셀의 양쪽 경계에서 서로 반대되는 방향으로 전류가 인가되게 된다. 따라서, 일정 방향으로 인가되는 어느 한 쪽의 전류에 의해 발생되는 자기장과 다른 방향으로 인가되는 다른 한 쪽의 전류에 의해 발생되는 자기장이 서로 상쇄되어, EMI가 저감되게 되는 것이다.
도 3a의 G 픽셀을 예로 들면, X 전극(310) 중 G 픽셀의 내부에 형성되는 부 분은, 대향되게 배치된 Y 전극(미도시) 중 G 픽셀의 내부에 형성되는 부분과 함께 플라즈마 방전을 위해 사용된다. 또한, X 전극(310) 중 G 픽셀의 좌측 경계에 형성되는 부분과 X 전극(310) 중 G 픽셀의 우측 경계에 형성되는 부분은, 전류의 방향이 서로 반대가 되어 각각의 전류에 의해 발생되는 자기장이 서로 상쇄가 되게 된다.
전술한 바와 같이, X 전극(310)은 픽셀의 내부를 좌우 방향으로 경우한 후 각 픽셀의 경계를 상하 방향으로 경우하는 패턴을 반복하면서, 요철 모양을 가지며 형성되게 되며, 이에 의해, EMI의 상쇄가 반복되게 되어, 디스플레이 패널(240) 전반에 있어서의 EMI 방사를 저감시킬 수 있게 된다.
한편, 도 3b는, 복수의 픽셀들 중 도 3a에 도시된 픽셀 행과 동일한 픽셀 행에서의 Y 전극(320)의 모습을 도시한 도면이다.
Y 전극(320)도 X 전극(310)과 마찬가지로 동일한 행에 존재하는 픽셀들을 가로 방향으로 경유하여 형성된다. 즉, Y 전극(320)도 각 픽셀의 내부를 좌우 방향으로 경우한 후 각 픽셀의 경계를 상하 방향으로 경우하는 패턴을 반복하면서, 요철 모양을 가지며 형성되게 된다.
또한, 전술한 바와 같이, X 전극(310)과 Y 전극(320)은 방전 공간을 사이에 두고 서로 대향하여 배치되기 때문에, X 전극(310)이 방전 공간의 상측에 존재하는 픽셀에서는 방전 공간의 하측에 Y 전극(320)이 존재하고, X 전극(310)이 방전 공간의 하측에 존재하는 픽셀에서는 방전 공간의 상측에 Y 전극(320)이 존재하게 된다.
뿐만 아니라, X 전극(310)과 마찬가지로, Y 전극(320)에서도 Y 전극(320) 중 픽셀의 경계에 형성되는 부분은, 픽셀에서의 EMI 방사를 저감시키기 위해 사용되는 부분이다.
즉, Y 전극(320)에서는 행의 우측에서 좌측 방향으로 전류가 인가되게 되며, 이에 따라, Y 전극(320) 중 픽셀의 경계에 형성되는 부분에서는, 하나의 픽셀의 양쪽 경계에서 서로 반대되는 방향으로 전류가 인가되게 된다. 따라서, 일정 방향으로 인가되는 어느 한 쪽의 전류에 의해 발생되는 자기장과 다른 방향으로 인가되는 다른 한 쪽의 전류에 의해 발생되는 자기장이 서로 상쇄되어, EMI가 저감되게 되는 것이다.
이와 같이, Y 전극(320)도 X 전극(310)과 마찬가지로 픽셀의 내부를 좌우 방향으로 경우한 후 픽셀의 경계를 상하 방향으로 경유하는 패턴을 반복하면서, 요철 모양을 가지며 형성되게 되며, 이에 의해, EMI의 상쇄가 반복되게 되어, 디스플레이 패널(240) 전반에 있어서의 EMI 방사를 저감시킬 수 있게 된다.
한편, 동일한 행에 형성되는 X 전극(310)과 도 3b의 Y 전극(320)은, 각 픽셀의 경계 부분에서 양자가 모두 존재하게 된다. 이는 도 3a와 도 3b를 중첩시켜보면 쉽게 이해될 수 있다. 이 경우, 플라즈마 방전이 정상적으로 이루어지도록 하기 위해서는, 각 픽셀의 경계에서는 X 전극(310)과 Y 전극(320)이 도전되지 않도록 할 필요가 있다. 이하에서는, X 전극(310)과 Y 전극(320)이 도전되지 않도록 하기 위한 구조에 대해 도 4a 및 도 4b를 참조하여 설명하기로 한다.
도 4a 및 도 4b는 픽셀의 내부 구조를 설명하기 위해 제공되는 도면이다. 특히, 도 4a에서는 디스플레이 패널(240)의 부분분해사시도를 도시하였으며, 디스플 레이 패널(240)에 마련된 복수의 픽셀들 중 세 개의 픽셀(R 픽셀, G 픽셀, B 픽셀)에 대해 도시하였다.
디스플레이 패널(240)은 하판 패널(410)과 상판 패널(420)로 구성된다.
하판 패널(410)에는 어드레스 전극(440), 격벽(450) 및 형광체(460)가 형성되고, 각 격벽(450)의 사이에는 어드레스 전극(440)이 배치되며, 어드레스 전극(440)의 상부에는 형광체(460)가 도포된다. 격벽(450)은, 각 어드레스 전극(440)의 상부에 존재하는 형광체(460)들을 서로 차단하는 역할을 하며, 이에 의해 R 픽셀, G 픽셀 및 B 픽셀이 구분되게 된다.
상판 패널(410)에는 X 전극(310), Y 전극(320) 및 ITO(indum tin oxide) 전극(430)이 형성된다. ITO 전극(430)은 X 전극(310)과 도전되도록 X 전극(310)의 상부에 적층되어 형성되고, Y 전극(320)과 도전되도록 Y 전극(310)의 상부에 적층되어 형성된다. 즉, ITO 전극(430)은 X 전극(310)과 도전되기 위한 부분과 Y 전극(320)과 도전되기 위한 부분을 각각 구비한다.
ITO 전극(430)은, 투명 전극의 일종으로서, X 전극(310)과 Y 전극(320)의 사이에서 발생하는 빛이, 불투명한 X 전극(310)과 Y 전극(320)에 가려서 보이지 않게 되는 문제를 방지하기 위해 사용된다.
한편, X 전극(310)과 Y 전극(320)이 도전되지 않도록 하기 위해, X 전극(310)과 Y 전극(320)은 디스플레이 패널(240) 상에서 서로 다른 높이로 형성된다. 이에 대한 설명을 위해 도 4b를 참조하기로 한다.
도 4b는 디스플레이 패널(240)에 마련된 복수의 픽셀들 중 한 픽셀에 대한 단면도를 도시하였다. 하판 패널(410)에 존재하는 격벽(450)과 형광체(460), 그리고, 상판 패널(420)에 존재하는 X 전극(310), Y 전극(320) 및 ITO 전극(430)의 역할에 대해서는 도 4a에서 설명한 바 있으므로, 이하에서는 X 전극(310), Y 전극(320) 및 ITO 전극(430) 간의 구조에 대해서만 설명하기로 한다.
전술한 바와 같이, 각 픽셀의 경계에서는 X 전극(310)과 Y 전극(320)이 모두 존재하게 되고, X 전극(310)과 Y 전극(320)은 서로 도전되지 않아야 하며, X 전극(310)과 X 전극(310) 측의 ITO 전극(430)은 서로 도전되어야 하고, Y 전극(320)과 Y 전극(320) 측의 ITO 전극(430)은 서로 도전되어야 한다.
이러한 조건들을 만족시키기 위해, X 전극(310)보다 낮게 형성되어 있는 Y 전극(320)과 도전되는 Y 전극(320) 측의 ITO 전극(430)은, X 전극(310) 측의 ITO 전극(430)에 비해 아래쪽으로 길게 연장되어 형성되게 된다.
이에 의해, EMI 방사를 저감시킬 수 있는 전극의 형태를 유지하면서도 각 픽셀의 경계에서 존재하는 X 전극(310)과 Y 전극(320)은 상호 도전되지 않을 수 있게 된다. 또한, EMI 방사를 저감시킬 수 있는 전극의 형태를 유지하면서도, X 전극(310)과 X 전극(310) 측의 ITO 전극(430)이 서로 도전될 수 있고, Y 전극(320)과 Y 전극(320) 측의 ITO 전극(430)이 서로 도전될 수 있게 된다.
한편, 이상에서는, Y 전극(320) 측의 ITO 전극(430)이 아래쪽으로 연장되도록 하여 EMI 방사를 저감시킬 수 있는 전극의 형태를 유지할 수 있다고 언급하였으나, 이는 설명의 편의를 위한 예시적 사항에 불과하다. 따라서, Y 전극(320) 측의 ITO 전극(430)이 아래쪽으로 연장되도록 하지 않고, Y 전극(320)을 위쪽으로 연장 되도록 하여, EMI 방사를 저감시킬 수 있는 전극의 형태를 유지할 수도 있음은 물론이다.
또한, 이상에서는, X 전극(310)과 Y 전극(320)이 서로 다른 높이로 형성되도록 하기 위해, X 전극(310)이 Y 전극(320)보다 높은 높이에 형성되는 것으로 상정하였으나, 이 역시 설명의 편의를 위한 예시적 사항에 불과하다. 따라서, X 전극(310)과 Y 전극(320)이 서로 다른 높이로 형성되도록 하기 위해, Y 전극(320)이 X 전극(310)보다 높은 높이에 형성되도록 하는 경우에도 본 발명의 기술적 사상이 그대로 적용될 수 있을 것이다.
이 경우, X 전극(310)이 Y 전극(320)보다 높은 높이에 형성되는 경우와 반대로, X 전극(310) 측의 ITO 전극(430)이 아래쪽으로 연장되도록 하여 EMI 방사를 저감시킬 수 있는 전극의 형태를 유지할 수 있으며, X 전극(310) 측의 ITO 전극(430)이 아래쪽으로 연장되도록 하지 않고, X 전극(310)을 위쪽으로 연장되도록 하여 EMI 방사를 저감시킬 수 있는 전극의 형태를 유지할 수도 있음은 물론이다.
한편, 도 3a 및 도 3b에서는 EMI 방사를 저감시킬 수 있는 예시적인 전극의 형태에 대해 설명한 바 있다. 그러나, 전극의 형태는, 도 3a 및 도 3b에 도시된 예에 한정되지는 않으며, 디스플레이 패널(240)의 복수의 픽셀들 중 적어도 한 픽셀 상에서 제1 방향과 제2 방향을 교번하며 형성되거나, 적어도 한 픽셀의 내부와 경계를 경유하여 형성되거나, 요철형태로 형성되어 EMI 방사가 저감되는 경우라면 본 발명의 기술적 사상이 모두 적용될 수 있음은 물론이다.
이하에서는, 도 5a 내지 도 5d를 참조하여, 본 발명의 기술적 사상이 적용될 수 있는 전극의 형태들 중 일부 실시예에 대해 설명하기로 한다.
도 5a 내지 도 5d는 본 발명의 다양한 실시예들에 따른 X 전극의 형태를 도시한 도면이다.
도 5a에서는 디스플레이 패널(240)의 한 행에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 X 전극의 형태를 도시하였다. 도시된 바와 같이, X 전극은, 좌우로 인접한 두 픽셀들 상에서 좌우 방향과 상하 방향을 교번하며 형성되어 두 픽셀들의 내부와 경계를 경유하여 형성된다. 이에 의해서도 요철형태로 된 X 전극이 형성되어 EMI 방사를 저감시킬 수 있게 된다.
도 5b에서는 디스플레이 패널(240)의 두 행에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 두 X 전극(X1 전극, X2 전극)의 형태를 도시하였다. 각 X 전극은 상측 행과 하측 행에서 픽셀의 방전 공간을 기준으로 상측에 형성된다. 또한, 두 X 전극은, 상하로 인접한 두 픽셀들 상에서 좌우 방향과 상하 방향을 교번하며 형성되어 두 픽셀들의 내부와 경계를 경유하여 형성된다. 이에 의해서도 요철형태로 된 X 전극이 형성되어 EMI 방사를 저감시킬 수 있게 된다.
도 5c에서는 디스플레이 패널(240)의 두 행에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 두 X 전극(X1 전극, X2 전극)의 형태를 도시하였다. 도시된 바와 같이, 두 X 전극은, 상하로 인접한 두 픽셀들 상에서 좌우 방향과 상하 방향을 교번하며 형성되어 두 픽셀들의 내부와 경계를 경유하여 형성된다. 다만, 도 5b와 다른 점은, 각 X 전극이 상측 행에서는 픽셀의 방전 공간을 기준으로 상측에 형성되지만, 하측 행에서는 픽셀의 방전 공간을 기준으로 하측에 형성된다는 점이다. 이 러한 방식으로 X1 전극과 X2 전극이 형성되는 경우, Y 전극(미도시)은 별론으로 하고, 각 픽셀의 경계에서 X1 전극과 X2 전극 간에 도전될 수 있는 문제가 생긴다. 이를 방지하기 위해, X1 전극과 X2 전극 간에도 서로 다른 높이를 가지며 형성되도록 할 수 있다.
도 5d에서는 디스플레이 패널(240)의 두 행에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 두 X 전극(X1 전극, X2 전극)의 형태를 도시하였다. 두 X 전극 중 X1 전극은, 한 픽셀 상에서 좌우 방향과 상하 방향을 교번하며 형성되어 두 픽셀들의 내부와 경계를 경유하여 형성되지만, X2 전극은 일직선 상태로 형성된다. 이와 같이, 요철형태로 형성되는 X 전극들만을 사용하지 않고, 요철형태로 형성되는 X 전극과 일반적인 직선형태로 형성되는 X 전극을 혼용하여 디스플레이 패널(240)을 구현하는 경우에도 본 발명이 적용될 수 있음은 물론이다.
한편, 이상에서는 설명의 편의를 위해, Y 전극에 대해서는 도시하지 않았으나, 도 5a 내지 도 5d에서도, 도 3a 및 도 3b와 같이, 각 픽셀에서의 방전 공간을 기준으로 각각의 X 전극에 대향되도록 Y 전극이 형성될 수 있을 것이다.
또한, 이상에서는, X 전극과 Y 전극이 디스플레이 패널(240)의 복수의 픽셀들 중 적어도 한 픽셀 상에서 제1 방향과 제2 방향을 교번하며 형성되거나, 적어도 한 픽셀의 내부와 경계를 경유하여 형성되거나, 요철형태로 형성되는 것으로 상정하였으나, 어드레스 전극도 이와 같이 형성될 수 있음은 물론이다.
이하에서는, 본 발명이 적용가능한 어드레스 전극의 형태에 대해 도 6a 내지 도 6c를 참조하여 설명하기로 한다.
도 6a 내지 도 6c는 본 발명의 다양한 실시예들에 따른 어드레스 전극의 형태를 도시한 도면이다.
도 6a에서는 디스플레이 패널(240)의 한 열에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 어드레스 전극의 형태를 도시하였다. 도시된 바와 같이, 어드레스 전극은, 한 열에 해당하는 픽셀들 상에서 한 픽셀씩 상하 방향과 좌우 방향을 교번하며 형성되며, 상하 방향으로 형성될 때에는 픽셀의 내부를 경유하고 좌우 방향으로 형성될 때에는 픽셀의 경계를 경유하여 형성되게 된다. 이에 의해서도 요철 형태로 된 어드레스 전극이 형성되게 되며, 어드레스 전극 중 좌우 방향으로 형성되는 부분들 간의 자기장 상쇄로 인해 EMI 방사가 저감되게 된다.
도 6b에서는 디스플레이 패널(240)의 한 열에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 어드레스 전극의 형태를 도시하였다. 도시된 바와 같이, 어드레스 전극은, 한 열에 해당하는 픽셀들 상에서 두 픽셀씩 상하 방향과 좌우 방향을 교번하며 형성되며, 상하 방향으로 형성될 때에는 픽셀의 내부를 경유하고 좌우 방향으로 형성될 때에는 픽셀의 경계를 경유하여 형성되게 된다. 이에 의해서도 요철 형태로 된 어드레스 전극이 형성되게 되며, 어드레스 전극 중 좌우 방향으로 형성되는 부분들 간의 자기장 상쇄로 인해 EMI 방사가 저감되게 된다.
도 6c에서는 디스플레이 패널(240)의 두 열에 해당하는 픽셀들과 이러한 픽셀들에 형성되는 어드레스 전극의 형태를 도시하였다. 도시된 바와 같이, 어드레스 전극은, 두 열에 해당하는 픽셀들 상에서 두 픽셀씩 상하 방향과 좌우 방향을 교번하며 형성되며, 상하 방향으로 형성될 때에는 픽셀의 내부를 경유하고 좌우 방 향으로 형성될 때에는 픽셀의 경계를 경유하여 형성되게 된다. 이에 의해서도 요철 형태로 된 어드레스 전극이 형성되게 되며, 어드레스 전극 중 좌우 방향으로 형성되는 부분들 간의 자기장 상쇄로 인해 EMI 방사가 저감되게 된다.
전술한 바 있듯이, 이상에서 설명된 전극의 형태는 다양하게 존재할 수 있는 실시예들 중 일부에 지나지 않는다. 따라서, X 전극, Y 전극 또는 어드레스 전극이 디스플레이 패널(240)의 복수의 픽셀들 중 적어도 한 픽셀 상에서 제1 방향과 제2 방향을 교번하며 형성되거나, 적어도 한 픽셀의 내부와 경계를 경유하여 형성되거나, 요철형태로 형성된다면, 본 발명의 기술적 사상의 범주 내에 있다고 볼 수 있을 것이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 구동방법을 설명하기 위한 흐름도이다.
디스플레이 구동을 위해, 우선, 디스플레이에 마련된 픽셀들의 제1측 내부에 제1 방향으로 전극의 일부가 형성되고, 제2측 경계에 제1 방향과 수직되는 제2 방향으로 전극의 나머지 일부가 형성되도록 하는 전극이 배치된다(S710).
이후, 배치된 전극에 전류를 인가하여 디스플레이를 구동시키게 된다(S720).
이와 같이 전극이 픽셀 상에서 제1 방향과 제2 방향을 교번하여 형성되고, 픽셀의 내부와 경계를 경유하여 형성됨으로써, 요철형태로 전극이 배치됨으로써, 디스플레이의 방전 전극에 의해 발생되는 EMI의 방사 레벨이 저감될 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발 명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 블럭도,
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동장치에 대한 개략적인 평면도,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 X 전극 및 Y 전극의 형태를 도시한 도면,
도 4a 및 도 4b는 픽셀의 내부 구조를 설명하기 위해 제공되는 도면,
도 5a 내지 도 5d는 본 발명의 다양한 실시예들에 따른 X 전극의 형태를 도시한 도면, 그리고,
도 6a 내지 도 6c는 본 발명의 다양한 실시예들에 따른 어드레스 전극의 형태를 도시한 도면, 그리고,
도 7은 본 발명의 일 실시예에 따른 디스플레이 구동방법을 설명하기 위한 흐름도이다.
***도면의 주요 부분에 대한 부호의 설명***
110 : 영상 수신부 120 : 영상 처리부
130 : 구동부 140 : 디스플레이 패널
150 : 제어부 231 : X 전극 구동부
232 : Y 전극 구동부 233 : 어드레스 전극 구동부
240 : 디스플레이 패널

Claims (17)

  1. 복수의 픽셀들; 및
    상기 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극;을 포함하는 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 전극은, 상기 복수의 픽셀들 중 동일 행 또는 동일 열을 구성하는 픽셀들 상에서 형성되는 것을 특징으로 하는 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 전극 중 상기 제1 방향으로 형성되는 부분과 상기 제2 방향으로 형성되는 부분은 복수 부분 존재하며,
    상기 전극 중 상기 제1 방향으로 형성되는 부분들에서의 전류의 방향은 서로 동일하고, 상기 전극 중 상기 제2 방향으로 형성되는 부분들에서의 전류의 방향은 교번적으로 반대가 되는 것을 특징으로 하는 디스플레이 패널.
  4. 제 1항에 있어서,
    상기 전극은, 상기 적어도 한 픽셀의 내부를 제1 방향으로 경유하며 형성되거나 상기 적어도 한 픽셀의 경계를 제2 방향으로 경유하며 형성되는 것을 특징으 로 하는 디스플레이 패널.
  5. 제 4항에 있어서,
    상기 전극 중 상기 적어도 한 픽셀의 내부에 형성되는 부분은, 상기 픽셀에서의 플라즈마 방전을 위해 사용되는 부분이고, 상기 전극 중 상기 적어도 한 픽셀의 경계에 형성되는 부분은, 상기 픽셀의 EMI 방사 저감을 위해 사용되는 부분인 것을 특징으로 하는 디스플레이 패널.
  6. 제 1항에 있어서,
    상기 전극은, X 전극 및 Y 전극 중 적어도 하나의 전극을 포함하고,
    상기 전극이 X 전극 또는 Y 전극인 경우, 상기 제1 방향은 상기 복수의 픽셀들의 행 방향이고 상기 제2 방향은 상기 복수의 픽셀들의 열 방향이며,
    상기 전극이 어드레스 전극인 경우, 상기 제1 방향은 상기 복수의 픽셀들의 열 방향이고 상기 제2 방향은 상기 복수의 픽셀들의 행 방향인 것을 특징으로 하는 디스플레이 패널.
  7. 제 1항에 있어서,
    상기 전극은, X 전극 및 Y 전극을 포함하고,
    상기 X 전극의 일부분과 상기 Y 전극의 일부분은, 상기 복수의 픽셀들이 위치한 면을 기준으로 하여, 서로 다른 높이를 가지도록 형성되는 것을 특징으로 하 는 디스플레이 패널.
  8. 제 1항에 있어서,
    상기 전극은, X 전극 및 Y 전극을 포함하고,
    상기 X 전극, 상기 Y 전극, 상기 X 전극과 각각 연결되는 ITO(Indium Tin Oxide) 전극 및 상기 Y 전극과 각각 연결되는 ITO 전극 중 적어도 하나는, 상기 X 전극과 연결되는 ITO 전극 및 상기 Y 전극과 연결되는 ITO 전극이, 상기 복수의 픽셀들이 위치한 면을 기준으로 서로 같은 높이를 가지도록 형성되는 것을 특징으로 하는 디스플레이 패널.
  9. 제 1항에 있어서,
    상기 전극은, X 전극 또는 Y 전극을 포함하고,
    상기 X 전극 또는 상기 Y 전극 중 상기 제1 방향 또는 상기 제2 방향으로 형성되는 부분은, 상기 복수의 픽셀들의 행의 개수에 대응되는 개수만큼 존재하는 것을 특징으로 하는 디스플레이 패널.
  10. 제 1항에 있어서,
    상기 전극은, X 전극, Y 전극 및 어드레스 전극 중 적어도 하나의 전극을 포함하고,
    상기 X 전극, 상기 Y 전극 또는 상기 어드레스 전극은, 상기 복수의 픽셀들 의 행의 개수 또는 열의 개수에 대응되는 개수만큼 존재하는 것을 특징으로 하는 디스플레이 패널.
  11. 제 1항에 있어서,
    상기 전극은, X 전극 및 Y 전극을 포함하고,
    상기 X 전극 및 상기 Y 전극은, 각 픽셀의 내부에서, 상기 각 픽셀에서의 방전공간을 기준으로 상호 대향되도록 형성되는 것을 특징으로 하는 디스플레이 패널.
  12. 제 1항에 있어서,
    상기 전극은, X 전극 또는 Y 전극을 포함하고,
    각 픽셀에서 방전공간을 기준으로 하여 구분된 두 영역 중 한 영역에 상기 X 전극 또는 상기 Y 전극이 형성되면, 상기 X 전극 또는 상기 Y 전극은, 상기 각 픽셀에 인접한 인접픽셀에서 방전공간을 기준으로 하여 구분된 두 영역 중 다른 한 영역에 형성되는 것을 특징으로 하는 디스플레이 패널.
  13. 복수의 픽셀들; 및
    상기 복수의 픽셀들 중 적어도 한 픽셀의 내부와 경계를 경유하여 형성되는 전극;을 포함하는 디스플레이 패널.
  14. 복수의 픽셀들; 및
    상기 복수의 픽셀들 상에서 요철형태로 형성되는 전극;을 포함하는 디스플레이 패널.
  15. 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극을 포함하는 디스플레이 패널; 및
    상기 복수의 픽셀들에서 플라즈마 방전이 수행되도록 상기 디스플레이 패널을 구동시키기 위한 구동부;를 포함하는 디스플레이 구동장치.
  16. 복수의 픽셀들 중 적어도 한 픽셀 상에서, 제1 방향과 제2 방향으로 교번하며 형성되는 전극을 포함하는 디스플레이 패널; 및
    상기 복수의 픽셀들에서 플라즈마 방전이 수행되도록 상기 디스플레이 패널의 구동을 제어하는 제어부;를 포함하는 디스플레이 장치.
  17. 디스플레이에 마련된 복수의 픽셀들 중 적어도 한 픽셀의 제1측 내부에, 제1 방향으로 전극의 일부가 형성되고, 상기 적어도 한 픽셀의 제2측 경계에, 상기 제1 방향과 수직되는 제2 방향으로 상기 전극의 나머지 일부가 형성되도록 상기 전극을 배치하는 단계; 및
    상기 전극에 전류를 인가하여 상기 디스플레이를 구동시키는 단계;를 포함하는 디스플레이 구동방법.
KR1020090062626A 2009-07-09 2009-07-09 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법 KR20110005097A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090062626A KR20110005097A (ko) 2009-07-09 2009-07-09 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법
EP10157702A EP2280388A1 (en) 2009-07-09 2010-03-25 Display panel, display driving apparatus, display apparatus, method for arranging electrodes
US12/731,541 US20110007053A1 (en) 2009-07-09 2010-03-25 Display panel, display driving apparatus, display apparatus, method for arranging electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090062626A KR20110005097A (ko) 2009-07-09 2009-07-09 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법

Publications (1)

Publication Number Publication Date
KR20110005097A true KR20110005097A (ko) 2011-01-17

Family

ID=42752263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062626A KR20110005097A (ko) 2009-07-09 2009-07-09 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법

Country Status (3)

Country Link
US (1) US20110007053A1 (ko)
EP (1) EP2280388A1 (ko)
KR (1) KR20110005097A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189549A (en) * 1990-02-26 1993-02-23 Molecular Displays, Inc. Electrochromic, electroluminescent and electrochemiluminescent displays
JP2001160361A (ja) * 1999-09-21 2001-06-12 Mitsubishi Electric Corp プラズマディスプレイパネル用基板及びプラズマディスプレイパネル
TWI290252B (en) * 2000-02-25 2007-11-21 Sharp Kk Liquid crystal display device
JP3606804B2 (ja) 2000-12-08 2005-01-05 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルおよびその駆動方法
JP2005135732A (ja) * 2003-10-30 2005-05-26 Pioneer Plasma Display Corp プラズマ表示装置及びその駆動方法
KR100927711B1 (ko) * 2005-02-16 2009-11-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR101125643B1 (ko) 2005-07-21 2012-03-27 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
TW200811809A (en) * 2006-08-18 2008-03-01 Marketech Int Corp Plasma display panel with high brightness
WO2008069112A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Plasma display panel and field emission display

Also Published As

Publication number Publication date
EP2280388A1 (en) 2011-02-02
US20110007053A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP4074317B2 (ja) タッチスクリーン型のプラズマディスプレイ装置
US20030090443A1 (en) Plasma display panel and method of driving same
KR100367902B1 (ko) 동시에 발광되는 화소의 개수를 반감시킨 플라즈마디스플레이 장치
JP2011134727A (ja) 画像表示用ディスプレイ装置
JPH11238463A (ja) 表示パネル及びその駆動方法
KR100803410B1 (ko) 플라즈마 디스플레이 장치
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
JP2006147538A (ja) プラズマディスプレイパネル
JPWO2004049377A1 (ja) プラズマディスプレイパネル及びプラズマディスプレイ表示装置
KR20110005097A (ko) 디스플레이 패널, 디스플레이 구동장치, 디스플레이 장치 및 전극 배치방법
KR100501981B1 (ko) 플라즈마 디스플레이 패널
US20060232513A1 (en) Plasma display panel and driving method thereof
JP2007035627A (ja) プラズマディスプレイ装置およびその駆動方法
KR100544125B1 (ko) 전극 구조가 개선된 디스플레이 패널
KR100976668B1 (ko) 플라즈마 디스플레이 장치
KR100686852B1 (ko) 플라즈마 표시장치
US20050134535A1 (en) Plasma display panel and driving method thereof
EP2595139A1 (en) Display apparatus and driving method thereof
KR100562893B1 (ko) 플라즈마 디스플레이 패널
KR100648701B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100581946B1 (ko) 플라즈마 디스플레이 패널
KR100381269B1 (ko) 고주파 플라즈마 디스플레이 패널 및 그 구동방법
JP2005294138A (ja) プラズマディスプレイパネル
KR100684833B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동방법
KR100741123B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid