KR20110001691A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20110001691A
KR20110001691A KR1020090059351A KR20090059351A KR20110001691A KR 20110001691 A KR20110001691 A KR 20110001691A KR 1020090059351 A KR1020090059351 A KR 1020090059351A KR 20090059351 A KR20090059351 A KR 20090059351A KR 20110001691 A KR20110001691 A KR 20110001691A
Authority
KR
South Korea
Prior art keywords
pattern
slimming
layer
photoresist pattern
stepped
Prior art date
Application number
KR1020090059351A
Other languages
English (en)
Inventor
현윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090059351A priority Critical patent/KR20110001691A/ko
Publication of KR20110001691A publication Critical patent/KR20110001691A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 다층 투과 마스크 및 블랭크 노광을 이용하여 3차원 슬리밍 패턴을 형성하는 반도체 장치의 제조 방법에 관한 것이다. 이에 따른 반도체 소자의 제조 방법은, 기판 상에 다수 개의 하부 층과 포토레지스트 층을 증착하는 단계, 상기 계단형 슬리밍 패턴에 대응하는 다양한 투과율을 갖는 다층 투과 마스크를 사용한 리소그리피 공정을 실시하여 상기 포토레지스트 층을 패터닝함으로써 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층 중 최상부 층의 노출된 부분을 한 층 식각하는 단계, 상기 포토레지스트 패턴에 블랭크 노광 공정을 실시하여 상기 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴에서 주입 에너지량이 임계치를 초과하는 영역을 제거함으로써 폭이 줄어든 포토레지스트 패턴을 형성하는 단계, 상기 폭이 줄어든 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층에서 노출된 부분을 식각하는 한 층 식각 공정을 실시하는 단계, 및 상기 블랭크 노광 공정과 한 층 식각 공정을 반복 실시하여 계단형 측면을 갖는 상기 슬리밍 패턴을 형성하는 단계를 포함한다.
리소그래피, 슬리밍 패턴, 다층 투과 마스크, 블랭크 노광

Description

반도체 장치의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명의 반도체 장치의 제조 기술에 관한 것으로, 특히 다층 투과 마스크 및 블랭크 노광을 이용하여 3차원 슬리밍 패턴을 형성하는 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치의 집적도를 높이기 위해, 반도체 기억 장치에 포함되는 구성요소들은 평면상으로 배열될 뿐만 아니라 수직적인 스택 구조로도 형성된다.
수직적인 스택 구조로 형성되는 반도체 장치 중에서 3차원 플래쉬 메모리(3D flash memory) 장치의 개발을 위해서는 계단 형태의 패턴을 만드는 슬리밍 패터닝(slimming patterning) 공정이 요구된다.
이러한 계단 형태의 패턴을 얻기 위해 현재 적용 중인 슬리밍 패터닝 방법은 리소그래피(lithography) 공정을 통해 포토레지스트 패턴(photoresist pattern)을 형성한 후 필요한 계단 수만큼의 식각 공정을 통해 포토레지스트 패턴을 슬리밍하는 것이다.
그러나 이러한 방법은 슬리밍된 포토레지스트 패턴을 식각 장벽으로 하여 그 하부 층을 이루는 물질을 식각해야 하므로 식각 공정을 통한 포토레지스트 패턴의 슬리밍 폭 제어는 중요하나 쉽지 않은 공정이다.
또한, 식각 공정을 통해 포토레지스트 패턴을 슬리밍하는 공정은 등방성 식각 공정으로, 하부 층을 식각하기 위한 포토레지스트 패턴의 두께 감소와 더불어 포토레지스트 패턴의 슬리밍시 발생하는 포토레지스트 패턴의 두께 감소를 고려하여 포토레지스트 패턴을 아주 두껍게 형성해야 한다. 이 경우, 다시 리소그래피 공정을 통해 패턴의 CD(critical dimension)를 제어하는 것이 매우 어렵다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 다층 투과 마스크 및 블랭크 노광을 이용하여 3차원 슬리밍 패턴을 형성하는 반도체 장치의 제조 방법을 제공한다.
상기 목적을 달성하기 위해, 본 발명에 따르면 계단형 슬리밍 패턴을 포함하는 반도체 소자의 제조 방법은, 기판 상에 다수 개의 하부 층과 포토레지스트 층을 증착하는 단계, 상기 계단형 슬리밍 패턴에 대응하는 다양한 투과율을 갖는 다층 투과 마스크를 사용한 리소그리피 공정을 실시하여 상기 포토레지스트 층을 패터닝함으로써 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층 중 최상부 층의 노출된 부분을 한 층 식각하는 단계, 상기 포토레지스트 패턴에 블랭크 노광 공정을 실시하여 상기 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴에서 주입 에너지량이 임계치를 초과하는 영역을 제거함으로써 폭이 줄어든 포토레지스트 패턴을 형성하는 단계, 상기 폭이 줄어든 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층에서 노출된 부분을 식각하는 한 층 식각 공정을 실시하는 단계, 및 상기 블랭크 노광 공정과 한 층 식각 공정을 반복 실시하여 계단형 측면을 갖는 상기 슬리밍 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 다층 투과 마스크는, 상기 슬리밍 패턴을 형성하고자 하 는 영역에 대응하도록 석영 기판 상에 계단형 패턴의 모양대로 다양한 투과율을 갖는 계단형 마스크 스택을 구성하여 형성하는 것을 특징으로 한다.
바람직하게는, 상기 다양한 투과율을 갖는 마스크 스택은 마스크 흡수 물질의 두께를 계단형으로 조절하여 구성하는 것을 특징으로 한다.
바람직하게는, 상기 블랭크 노광 공정에서, 상기 계단형 마스크 스택의 각 층간 투과율 차이에 해당하는 만큼의 노광 에너지를 상기 포토레지스트 패턴에 인가함으로써 상기 포토레지스트 패턴의 주입 에너지량을 증가시키는 것을 특징으로 한다.
바람직하게는, 상기 한 층 식각 공정에서는 상기 다수 개의 하부 층의 노출된 부분을 한 층 두께만큼 식각하는 것을 특징으로 한다.
본 발명에 따르면, 슬리밍 패턴의 정확한 구현이 가능해진다.
즉, 본 발명에 따르면 마스크 래이아웃에 의해 슬리밍 패턴의 각 계단의 폭이 정해지므로 식각 공정을 통해 각 계단의 폭이 달라지는 문제가 없다.
또한, 노광 영역 내에서 슬리밍 폭, 즉 슬리밍 패턴의 각 계단의 폭을 다양하게 조절할 수 있다. 즉, 기존 방법은 슬리밍 폭이 식각에 의해 정해지므로 일괄적이나, 본 발명에 따르면 마스크 래이아웃의 구성으로 필요한 대로 각 위치별 슬리밍 폭 제어가 가능해진다.
또한, 본 발명에 따르면 리소그래피 공정을 통해 포토레지스트 패턴의 슬리밍이 가능하므로 두꺼운 포토레지스트 패턴을 사용할 필요가 없고, 리소그래피 슬 리밍 패턴의 CD 제어도 용이해진다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.
3차원 플래쉬 메모리 장치를 제조하기 위해서는 계단 형태의 패턴을 만드는 슬리밍 패터닝 공정을 사용해야 한다.
본 발명에서는 이러한 슬리밍 패터닝 공정을 위해 다층 투과 마스크 노광과 추가 블랭크(blank) 노광 및 식각 공정을 적용해서 계단 형태의 패턴을 만드는 방법을 제시한다. 본 발명은 슬리밍 공정을 리소그래피 장치에서 진행한다.
도 1a 내지 1e는 본 발명의 실시 예에 따라 계단형 슬리밍 패턴을 형성하는 공정을 도시한 도면이다.
도 1a를 참조하면, 최종 계단형 패턴을 형성하고자 하는 영역에 대응하도록 석영 기판(110) 상에 계단형 패턴의 모양대로 투과율이 다양한 마스크 스택(120)을 구성하여 다층 투과 마스크(100)를 형성한다. 이러한 마스크 스택(120)의 다양한 투과율은 마스크 흡수 물질(mask abosrber matrial)의 두께를 도면에서와 같이 조절함으로써 얻어진다.
이러한 다양한 투과율을 가진 다층 투과 마스크(100)를 이용한 리소그래피 공정을 통해 포토레지스트 층을 패터닝하여 포토레지스트 패턴(150a)을 형성한 후, 포토레지스트 패턴(150a)을 식각 장벽으로 하여 반도체 기판(140) 상에 형성된 다 수 개의 하부 층에 대해 한 층 식각 공정을 실시함으로써 다수 개의 하부 층 중 최상부 층이 포토레지스트 패턴(150a)에 대응하도록 일부 식각되어 하부 층(130a)이 형성되고 슬리밍 패턴의 가장 외곽 계단의 경계가 형성된다.
리소그래피 공정 시 포토레지스트 층에 주입된 에너지량을 도면에 그래프 형식으로 도시하고 있다. 여기서, 그래프에 도시된 Eth는 포토레지스트 층에 주입된 빛 에너지의 임계치로서 포토레지스트 층에 주입된 에너지량이 임계치(Eth)를 초과하게 되면 식각 공정시 해당 부분의 포토레지스트 층은 제거된다. 따라서, 도 1a에서는 포토레지스트 층의 주입 에너지량이 임계치(Eth)를 초과하는 영역(R1)에 대응하는 포토레지스트 층은 제거되고 이로 인해 그 하부에 위치한 하부 층의 일부가 노출되고 식각 공정시 포토레지스트 패턴(150a)을 식각 장벽으로 하여 제거되어 일부 식각된 하부 층(130a)이 형성된다.
도 1b를 참조하면, 1차 리소그래피 및 식각 공정이 이루어진 포토레지스트 패턴(150a)에 추가로 1차 블랭크 노광, 즉 마스크로 막지 않고 노광 장비로 노광하는 공정을 실시하면 주입 에너지량이 임계치(Eth)를 초과하는 영역(R2)의 포토레지스트 층이 제거되어 슬리밍된 효과를 갖는 포토레지스트 패턴(150b)이 형성된다. 이후, 잔류하는 포토레지스트 패턴(150b)을 식각 장벽으로 하여 다수 개의 하부 층(130a, 132, 134, 136, 138)에 대한 한 층 식각 공정을 실시하면 하부 층(130a, 132)의 노출된 부분이 한 층씩 제거되어 일부 식각된 하부 층(130b, 132a)이 형성되고, 그 결과 슬리밍 패턴의 가장 외곽에서 하나 안쪽 계단의 경계가 형성된다.
도 1c를 참조하면, 1차 블랭크 노광 및 식각 공정으로 형성된 결과물에 2차 블랭크 노광 공정을 실시하면 주입 에너지량이 임계치(Eth)를 초과하는 영역(R3)의 포토레지스트 층이 제거되어 슬리밍된 효과를 갖는 포토레지스트 패턴(150c)이 형성된다. 이후, 잔류하는 포토레지스트 패턴(150c)을 식각 장벽으로 하여 다수 개의 하부 층(130b, 132a, 134, 136, 138)에 대한 한 층 식각 공정을 실시하면 하부 층(130b, 132a, 134)의 노출된 부분이 그 두께 만큼씩 제거되어 일부 식각된 하부 층(130c, 132b, 134a)이 형성되고, 그 결과 슬리밍 패턴의 가장 외곽에서 두 단계 안쪽 계단의 경계가 형성되고 슬리밍 패턴의 가장 외곽 계단이 한 층 밑으로 식각된다.
도 1d를 참조하면, 2차 블랭크 노광 및 식각 공정으로 형성된 결과물에 3차 블랭크 노광 공정을 실시하면 주입 에너지량이 임계치(Eth)를 초과하는 영역(R4)의 포토레지스트 층이 제거되어 슬리밍된 효과를 갖는 포토레지스트 패턴(150d)이 형성된다. 이후, 잔류하는 포토레지스트 패턴(150d)을 식각 장벽으로 하여 다수 개의 하부 층(130c, 132b, 134a, 136, 138)에 대한 한 층 식각 공정을 실시하면 하부 층(130c, 132b, 134a, 136)의 노출된 부분이 그 두께 만큼씩 제거되어 일부 식각된 하부 층(130d, 132c, 134b, 136a)이 형성되고, 그 결과 슬리밍 패턴의 가장 외곽에서 세 단계 안쪽 계단의 경계가 형성되고 슬리밍 패턴의 가장 외곽 계단이 한 층 더 밑으로 식각된다.
도 1e를 참조하면, 3차 블랭크 노광 및 식각 공정으로 형성된 결과물에 4차 블랭크 노광 공정을 실시하면 노광 에너지량이 임계치(Eth)를 초과하는 영역(R5)의 포토레지스트 층이 제거되어 슬리밍된 효과를 갖는 포토레지스트 패턴(150e)이 형 성된다. 이후, 잔류하는 포토레지스트 패턴(150e)을 식각 장벽으로 하여 다수 개의 하부 층(130d, 132c, 134b, 136a, 138)에 대한 한 층 식각 공정을 실시하면 하부 층(130d, 132c, 134b, 136a, 138)의 노출된 부분이 그 두께 만큼씩 제거되어 일부 식각된 하부 층(130e, 132d, 134c, 136b, 138a)이 형성되고, 그 결과 슬리밍 패턴의 가장 외곽에서 네 단계 안쪽 계단의 경계가 형성되고 최종 슬리밍 패턴(200)이 형성된다.
도 1a 내지 1e에서는 슬리밍 패턴이 5개의 하부 층으로 이루어진 경우를 예로 든 것으로, 전술한 바와 같은 방식으로 필요한 계단 수에 해당하는 만큼 블랭크 노광 공정과 식각 공정을 반복하여 실시하면 원하는 계단형의 슬리밍 패턴을 얻을 수 있다.
상기 블랭크 노광 공정에서 슬리밍 마스크(100)의 계단형 마스크 스택(120)의 각 층간 투과율 차이에 해당하는 만큼의 노광 에너지가 매 블랭크 노광시 포토레지스트 패턴에 인가된다. 따라서, 블랭크 노광 횟수가 증가함에 따라 포토레지스트 패턴의 주입 에너지량도 점점 증가하게 되어 임계치를 초과하는 주입 에너지량을 갖는 영역의 포토레지스트 패턴이 제거됨으로써 포토레지스트 패턴이 슬리밍 되는 효과를 얻을 수 있다.
전술한 본 발명의 실시 예에서는 주입 에너지량이 커져서 임계치를 초과하면 해당부분의 포토레지스트 패턴이 제거되는 포토레지스트 층을 사용한 것을 기술하고 있으나 이에 한정되지 않으며, 포토레지스트의 특성이 달라지면 계단형 슬리밍 패턴 형성시 다르게 적용될 수도 있다. 이는 당업자에게 자명한 것이므로 여기서 그에 대한 상세한 설명은 생략하기로 한다.
본 발명에 따르면 리소그래피 공정을 통해 한 번에 포토레지스트 층에 계단형 주입 에너지 패턴을 형성할 수 있으므로 슬리밍 패턴의 계단형 구조를 보다 정확하게 구현할 수 있게 된다. 즉, 본 발명에 따르면 마스크 래이아웃에 의해 슬리밍 패턴의 각 계단의 폭이 정해지므로 식각 공정을 통해 각 계단의 폭이 달라지는 문제가 없다.
또한, 노광 영역 내에서 슬리밍 폭, 즉 슬리밍 패턴의 각 계단의 폭을 다양하게 조절할 수 있다. 즉, 기존 방법은 슬리밍 폭이 식각에 의해 정해지므로 일괄적이나, 본 발명에 따르면 마스크 래이아웃의 구성으로 필요한 대로 각 위치별 슬리밍 폭 제어가 가능해진다.
또한, 본 발명에 따르면 리소그래피 공정을 통해 포토레지스트 패턴의 슬리밍이 가능하므로 두꺼운 포토레지스트 패턴을 사용할 필요가 없고, 리소그래피 슬리밍 패턴의 CD 제어도 용이해진다.
전술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 1e는 본 발명의 실시 예에 따라 계단형 슬리밍 패턴을 형성하는 공정을 도시한 도면.

Claims (5)

  1. 계단형 슬리밍 패턴을 포함하는 반도체 소자의 제조 방법에 있어서,
    기판 상에 다수 개의 하부 층과 포토레지스트 층을 증착하는 단계;
    상기 계단형 슬리밍 패턴에 대응하는 다양한 투과율을 갖는 다층 투과 마스크를 사용한 리소그리피 공정을 실시하여 상기 포토레지스트 층을 패터닝함으로써 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층 중 최상부 층의 노출된 부분을 한 층 식각하는 단계;
    상기 포토레지스트 패턴에 블랭크 노광 공정을 실시하여 상기 계단형 주입 에너지 패턴을 갖는 포토레지스트 패턴에서 주입 에너지량이 임계치를 초과하는 영역을 제거함으로써 폭이 줄어든 포토레지스트 패턴을 형성하는 단계;
    상기 폭이 줄어든 포토레지스트 패턴을 식각 장벽으로 하여 상기 다수 개의 하부 층에서 노출된 부분을 식각하는 한 층 식각 공정을 실시하는 단계; 및
    상기 블랭크 노광 공정과 한 층 식각 공정을 반복 실시하여 계단형 측면을 갖는 상기 슬리밍 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 다층 투과 마스크는,
    상기 슬리밍 패턴을 형성하고자 하는 영역에 대응하도록 석영 기판 상에 계단형 패턴의 모양대로 다양한 투과율을 갖는 계단형 마스크 스택을 구성하여 형성하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 다양한 투과율을 갖는 마스크 스택은 마스크 흡수 물질의 두께를 계단형으로 조절하여 구성하는 반도체 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 블랭크 노광 공정에서,
    상기 계단형 마스크 스택의 각 층간 투과율 차이에 해당하는 만큼의 노광 에너지를 상기 포토레지스트 패턴에 인가함으로써 상기 포토레지스트 패턴의 주입 에너지량을 증가시키는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 한 층 식각 공정에서는 상기 다수 개의 하부 층의 노출된 부분을 한 층 두께만큼 식각하는 반도체 소자의 제조 방법.
KR1020090059351A 2009-06-30 2009-06-30 반도체 장치의 제조 방법 KR20110001691A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059351A KR20110001691A (ko) 2009-06-30 2009-06-30 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059351A KR20110001691A (ko) 2009-06-30 2009-06-30 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110001691A true KR20110001691A (ko) 2011-01-06

Family

ID=43610226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059351A KR20110001691A (ko) 2009-06-30 2009-06-30 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110001691A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142455B2 (en) 2013-07-22 2015-09-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN109786224A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 形成半导体结构的方法
US10319735B2 (en) 2015-09-10 2019-06-11 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US10381361B2 (en) 2015-09-10 2019-08-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN118019434A (zh) * 2024-04-10 2024-05-10 济南大学 一种降低硅衬底压电薄膜破损率的方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142455B2 (en) 2013-07-22 2015-09-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10319735B2 (en) 2015-09-10 2019-06-11 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US10381361B2 (en) 2015-09-10 2019-08-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN107579015B (zh) * 2017-08-31 2019-03-05 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN109786224A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN109786224B (zh) * 2017-11-13 2024-06-11 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
WO2019200565A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
US10529732B2 (en) 2018-04-18 2020-01-07 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
US10930662B2 (en) 2018-04-18 2021-02-23 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
CN118019434A (zh) * 2024-04-10 2024-05-10 济南大学 一种降低硅衬底压电薄膜破损率的方法

Similar Documents

Publication Publication Date Title
KR20110001691A (ko) 반도체 장치의 제조 방법
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TWI625602B (zh) 使用極紫外光微影技術之基板圖案化方法
JP2007081403A (ja) 半導体素子の微細パターン形成方法
US9064085B2 (en) Method for adjusting target layout based on intensity of background light in etch mask layer
JP2007535694A5 (ko)
US7977016B2 (en) Method for fabricating extreme ultraviolet lithography mask
KR101057192B1 (ko) 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
TWI438824B (zh) Manufacturing method of semiconductor device
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
KR20150049997A (ko) 포토 마스크 및 이의 제조 방법, 포토 마스크를 이용한 트렌치 형성 방법
TW201837596A (zh) 極紫外線光罩及其製造方法
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
KR20100042941A (ko) 하드마스크에 이중 패턴이 필요한 영역과 필요치 않는 영역을 구분하는 단차를 둠으로써, 하나의 마스크로 두 영역을 동시에 노광하는 반도체 소자의 제조방법
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR101052929B1 (ko) 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
JP2016173392A (ja) 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク
KR101097026B1 (ko) Ｅｕｖ 마스크 및 그 형성방법
US8057987B2 (en) Patterning method of semiconductor device
JP6019966B2 (ja) パターン形成方法
JP5132625B2 (ja) パターン形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination