KR20110001163A - Method of manufacturing semiconductor package - Google Patents

Method of manufacturing semiconductor package Download PDF

Info

Publication number
KR20110001163A
KR20110001163A KR1020090058568A KR20090058568A KR20110001163A KR 20110001163 A KR20110001163 A KR 20110001163A KR 1020090058568 A KR1020090058568 A KR 1020090058568A KR 20090058568 A KR20090058568 A KR 20090058568A KR 20110001163 A KR20110001163 A KR 20110001163A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
electrode
assembly
semiconductor
gap
Prior art date
Application number
KR1020090058568A
Other languages
Korean (ko)
Inventor
이하나
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058568A priority Critical patent/KR20110001163A/en
Publication of KR20110001163A publication Critical patent/KR20110001163A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A semiconductor package manufacturing method is provided to reduce the number of semiconductor package manufacturing process and the manufacturing time by manufacturing a laminated semiconductor package and mounting the laminated semiconductor package on a substrate. CONSTITUTION: An assembly container(100) comprises an assembly(110) formed in a base substrate(105). A first semiconductor chip(200) having a first penetrating electrode(240) is arranged in the assembly. A first gap-fill member(250) is arranged on a first semiconductor chip. A second semiconductor chip having a second penetrating electrode is arranged within the assembly.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법이 개발되고 있다.Recently, a semiconductor package including a semiconductor chip and a semiconductor chip capable of storing massive data and processing massive data in a short time has been developed.

최근에는 데이터 저장 용량을 향상 및 데이터 처리 속도를 보다 향상시키기 위해 적어도 2 개의 반도체 칩들을 적층한 적층 반도체 패키지가 개발되고 있다.Recently, in order to improve data storage capacity and further improve data processing speed, a stacked semiconductor package in which at least two semiconductor chips are stacked has been developed.

또한, 최근에는 데이터 저장 용량을 향상 및 데이터 처리 속도를 보다 향상시키기 위해 하나의 기판 상에 데이터를 저장하기 위한 데이터 반도체 칩 및 데이터를 처리하기 위한 시스템 반도체 칩이 함께 실장되는 시스템-인-패키지(System In Package,SIP)가 개발되고 있다.In addition, recently, a system-in-package in which a data semiconductor chip for storing data on a single substrate and a system semiconductor chip for processing data are mounted together to improve data storage capacity and speed up data processing. System In Package (SIP) is being developed.

그러나, 적층 반도체 패키지 또는 시스템-인-패키지를 구현하기 위해서 기판에 반도체 칩들을 하나씩 순차적으로 적층해야 하고, 이를 구현하기 위해서는 반도체 칩들을 정밀하게 정렬해야 한다. 특히 관통 전극을 갖는 반도체 칩들을 이용하 여 적층 반도체 패키지를 구현하기 위해서는 상하 반도체 칩들을 더욱 정밀하게 정렬해야 한다.However, in order to implement a stacked semiconductor package or a system-in-package, semiconductor chips must be sequentially stacked on a substrate one by one, and in order to implement the semiconductor chips, semiconductor chips must be precisely aligned. In particular, in order to implement a stacked semiconductor package using semiconductor chips having through electrodes, the upper and lower semiconductor chips need to be more precisely aligned.

또한, 반도체 칩들 사이에 빈 공간이 형성될 경우, 신뢰성이 감소되기 때문에 반도체 칩들 사이에 갭-필 부재를 형성해야 하지만 반도체 칩들 사이에 보이드 없이 갭-필 부재를 형성하기 어려운 문제점을 갖는다.In addition, when an empty space is formed between the semiconductor chips, a gap-fill member must be formed between the semiconductor chips because reliability is reduced, but it is difficult to form a gap-fill member without voids between the semiconductor chips.

본 발명은 복수개의 반도체 칩들을 적층할 때 각 반도체 칩들을 자기 정렬 방식으로 정렬 하여 반도체 칩들간 정렬을 용이하게 할 뿐만 아니라 반도체 칩들 사이에 존재되는 갭에 보이드 형성없이 갭-필 부재를 배치할 수 있는 반도체 패키지의 제조 방법을 제공한다.According to the present invention, when stacking a plurality of semiconductor chips, each semiconductor chip is aligned in a self-aligning manner to facilitate alignment between the semiconductor chips, and the gap-fill member may be disposed without forming voids in the gaps between the semiconductor chips. A method of manufacturing a semiconductor package is provided.

본 발명에 따른 반도체 패키지의 제조 방법은 바닥판 및 상기 바닥판과 연결된 측벽에 의하여 형성된 조립부를 갖는 조립 용기를 마련하는 단계, 상기 조립부 내에 제1 관통 전극을 갖는 제1 반도체 칩을 배치하는 단계, 상기 제1 반도체 칩 상에 상기 제1 관통 전극을 노출하는 제1 갭-필 부재를 배치하는 단계, 상기 조립부 내에 제2 관통 전극을 갖는 제2 반도체 칩을 배치하여 상기 제2 관통 전극 및 상기 제1 관통 전극을 전기적으로 연결하는 단계, 상기 조립부 내의 상기 제2 반도체 칩 상에 상기 제2 관통 전극을 노출하는 제2 갭-필 부재를 배치하는 단계 및 상기 제2 반도체 칩의 상기 제2 관통 전극을 기판에 전기적으로 연결하는 단계를 포함한다.A method of manufacturing a semiconductor package according to the present invention includes providing an assembly container having an assembly formed by a bottom plate and sidewalls connected to the bottom plate, and disposing a first semiconductor chip having a first through electrode in the assembly. Disposing a first gap-fill member exposing the first through-electrode on the first semiconductor chip, disposing a second semiconductor chip having a second through-electrode in the assembly unit, and forming the second through-electrode; Electrically connecting the first through electrode, disposing a second gap-fill member exposing the second through electrode on the second semiconductor chip in the assembly portion, and the second of the second semiconductor chip. Electrically connecting the two through electrodes to the substrate.

상기 제1 및 제2 반도체 칩들을 자가 정렬시키기 위해 상기 측벽 및 상기 측벽과 마주하는 상기 제1 및 제2 반도체 칩들의 측면은 상호 평행하게 형성된다.The sidewalls and side surfaces of the first and second semiconductor chips facing the sidewalls are formed in parallel to each other to self-align the first and second semiconductor chips.

상기 제1 및 제2 반도체 칩들은 동일한 종류의 반도체 칩으로 형성된다.The first and second semiconductor chips are formed of the same kind of semiconductor chip.

상기 제1 및 제2 반도체 칩들은 서로 다른 종류의 반도체 칩으로 형성된다.The first and second semiconductor chips are formed of different types of semiconductor chips.

상기 조립 용기에는 적어도 2 개의 조립부가 형성된다.At least two assembly portions are formed in the assembly vessel.

상기 기판은 접속 단자를 갖는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 접속 단자와 전기적으로 연결된 관통 전극이 형성된 인터포저 기판을 갖고, 상기 제2 관통 전극은 상기 관통 전극과 전기적으로 연결된다.The substrate has a base substrate having a connection terminal, an interposer substrate disposed on the base substrate and having a through electrode electrically connected to the connection terminal, wherein the second through electrode is electrically connected to the through electrode.

상기 제2 갭-필 부재를 형성하는 단계 이후, 상기 제1 및 제2 갭-필 부재들을 경화시키는 단계를 더 포함한다.After forming the second gap-fill member, the method further includes curing the first and second gap-fill members.

상기 제2 갭-필 부재를 형성하는 단계 이후, 상기 제1 및 제2 관통 전극들을 전기적으로 연결, 상기 제1 및 제2 갭-필 부재들을 경화 및 상기 제2 관통 전극을 상기 기판에 전기적으로 접속하기 위해 상기 조립 용기에 제1 및 제2 반도체 칩들을 가열하기 위한 열을 제공하는 단계를 더 포함한다.After forming the second gap-fill member, electrically connecting the first and second through electrodes, curing the first and second gap-fill members, and electrically connecting the second through electrode to the substrate. Providing heat to heat the first and second semiconductor chips in the assembly vessel for connection.

본 발명에 따르면, 반도체 칩들을 조립 용기 내에서 자기 정렬(self-assembly) 및 전기적으로 연결하여 적층 반도체 패키지를 제조한 후, 적층 반도체 패키지를 기판 또는 인터포저 기판에 실장하여 반도체 패키지의 제조 공정수 및 제조 시간을 단축시킬 뿐만 아니라 적층된 반도체 칩들 사이에 보이드 없이 갭-필 부재를 형성할 수 있는 효과를 갖는다.According to the present invention, a semiconductor package is fabricated by self-assembly and electrically connecting semiconductor chips in an assembly container, and then the multilayer semiconductor package is mounted on a substrate or an interposer substrate to fabricate a semiconductor package. And not only shorten the manufacturing time but also have the effect of forming a gap-fill member without voids between the stacked semiconductor chips.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a method of manufacturing a semiconductor package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and has a general knowledge in the art. If grown up, the present invention can be implemented in various other forms without departing from the spirit of the present invention.

도 1 내지 도 5들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 1은 본 발명의 일실시예에 의하여 반도체 패키지를 제조하기 위한 조립 용기를 도시한 사시도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.1 is a perspective view illustrating an assembly container for manufacturing a semiconductor package according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 반도체 패키지를 제조하기 위하여, 먼저, 조립 용기(100)가 마련된다. 조립 용기(100)는 다양한 재질로 제작될 수 있다. 조립 용기(100)는 반도체 패키지에 포함되는 반도체 칩과 실질적으로 동일한 열 팽창 계수를 갖는 실리콘, 금속 및 내열성을 갖는 엔지니어링 플라스틱 등으로 제작될 수 있다.1 and 2, in order to manufacture a semiconductor package, first, an assembly container 100 is provided. Assembly container 100 may be made of a variety of materials. The assembly container 100 may be made of silicon, a metal, an engineering plastic having heat resistance, and the like having substantially the same thermal expansion coefficient as a semiconductor chip included in a semiconductor package.

조립 용기(100)는 베이스 기판(105)에 형성된 적어도 하나의 조립부(110)를 갖는다. 본 실시예에서, 조립 용기(100)에는, 예를 들어, 2 개의 조립부(110)들이 형성되고, 각 조립부(110)들은 동일한 형상 및 동일한 사이즈를 가질 수 있다. 이와 다르게, 각 조립부(110)들은 서로 다른 형상 및 서로 다른 사이즈를 가질 수 있다.The assembly vessel 100 has at least one assembly portion 110 formed on the base substrate 105. In the present embodiment, for example, two assembly portions 110 are formed in the assembly container 100, and each assembly portion 110 may have the same shape and the same size. Alternatively, each assembly 110 may have a different shape and different size.

베이스 기판(105)에 리세스를 형성하여 각 조립부(110)들이 형성된다. 리세스 형상을 갖는 각 조립부(110)들은 바닥판(112) 및 측벽(114)으로 형성된다. 본 실시예에서, 조립부(110)는, 평면상에서 보았을 때, 반도체 칩이 삽입되기에 적합한 형상 및 면적을 갖는다.Each assembly 110 is formed by forming a recess in the base substrate 105. Each assembly 110 having a recess shape is formed of a bottom plate 112 and sidewalls 114. In the present embodiment, the assembling unit 110 has a shape and an area suitable for inserting the semiconductor chip when viewed in plan view.

예를 들어, 반도체 칩이 4 개의 측면들을 갖는 직육면체 형상을 가질 경우, 조립부(110)는 반도체 칩의 4 개의 각 측면들과 마주하는 4 개의 측벽(114)들을 갖고, 각 조립부(110)의 측벽(114)들은 반도체 칩의 각 측면들과 평행하게 배치되며, 각 측벽(114) 및 각 측벽(114)과 마주하는 반도체 칩의 각 측면들 사이에는 갭이 형성된다.For example, when the semiconductor chip has a cuboid shape having four sides, the assembly 110 has four sidewalls 114 facing each of the four sides of the semiconductor chip, each assembly 110. Sidewalls 114 of the semiconductor chips are disposed in parallel with each side surface of the semiconductor chip, and a gap is formed between each sidewall 114 and each side surface of the semiconductor chip facing each sidewall 114.

한편, 조립 용기(100)의 베이스 기판(105) 상에는 후술될 기판 또는 인터포저 기판의 지정된 위치와 정렬되는 적어도 두 개의 정렬키(106)들이 형성될 수 있다.Meanwhile, at least two alignment keys 106 may be formed on the base substrate 105 of the assembly container 100 to be aligned with a designated position of a substrate or an interposer substrate to be described later.

본 실시예에서, 조립 용기(100)의 바닥판(112)에는 바닥판(112)의 내부를 향해 눌러지는 누름부(112a)가 형성될 수 있다. 누름부(112a)는 조립부(110) 내에 배치된 반도체 칩을 외부로 배출하는 역할을 한다.In the present embodiment, the bottom plate 112 of the assembly container 100 may be formed with a pressing portion 112a pressed toward the inside of the bottom plate 112. The pressing unit 112a serves to discharge the semiconductor chip disposed in the assembly unit 110 to the outside.

도 3은 도 2에 도시된 조립부 내에 제1 반도체 칩 및 제1 갭-필 부재를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating the formation of the first semiconductor chip and the first gap-fill member in the assembly shown in FIG. 2.

도 3을 참조하면, 조립 용기(100)의 조립부(110)의 내부에는 제1 반도체 칩(200)이 제공되고 제1 반도체 칩(200)은 조립부(110)의 바닥판(112) 상에 배치된다.Referring to FIG. 3, the first semiconductor chip 200 is provided inside the assembly unit 110 of the assembly container 100, and the first semiconductor chip 200 is on the bottom plate 112 of the assembly unit 110. Is placed on.

제1 반도체 칩(200)에는 제1 면(210), 제1 면(210)과 대향하는 제2 면(220) 및 제1 면(210)과 제2 면(220)을 연결하는 측면(225)들이 형성된다. 본 실시예에서, 제1 반도체 칩(200)은 4 개의 측면(225)들을 갖고, 제1 반도체 칩(200)의 4 개의 측면들은 조립 용기(100)의 조립부(110)의 각 측벽(114)들과 평행하게 형성된 다.The first semiconductor chip 200 has a first surface 210, a second surface 220 facing the first surface 210, and a side surface 225 connecting the first surface 210 and the second surface 220. ) Are formed. In the present embodiment, the first semiconductor chip 200 has four side surfaces 225, and the four side surfaces of the first semiconductor chip 200 each sidewall 114 of the assembly portion 110 of the assembly container 100. Are formed parallel to the

또한, 제1 반도체 칩(200)에는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(미도시)가 반도체 소자 제조 공정에 의하여 형성되고, 제1 반도체 칩(200)의 제1 면(210) 상에는 회로부와 전기적으로 연결된 제1 본딩 패드(230)들이 형성된다.In the first semiconductor chip 200, a circuit unit (not shown) having a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data is formed by a semiconductor device manufacturing process. First bonding pads 230 are formed on the first surface 210 of the semiconductor chip 200.

제1 반도체 칩(200)에는 제1 면(210) 및 제2 면(220)을 관통하는 제1 관통 전극(240)들이 형성된다. 본 실시예에서, 제1 관통 전극(240)들은 제1 본딩 패드(230)와 전기적으로 연결된다. 제1 관통 전극(240)들은 제1 본딩 패드(230)를 관통할 수 있다. 이와 다르게, 제1 관통 전극(240) 및 제1 본딩 패드(230)는 상호 이격되고, 제1 관통 전극(240) 및 제1 본딩 패드(230)는 재배선에 의하여 전기적으로 연결되어도 무방하다. 본 실시예에서, 제1 반도체 칩(200)의 제2 면(220)과 대응하는 제1 관통 전극(240)의 일측 단부는 제2 면(220)으로부터 소정 높이로 돌출된다.First through electrodes 240 penetrating the first surface 210 and the second surface 220 are formed on the first semiconductor chip 200. In the present embodiment, the first through electrodes 240 are electrically connected to the first bonding pads 230. The first through electrodes 240 may pass through the first bonding pads 230. Alternatively, the first through electrode 240 and the first bonding pad 230 may be spaced apart from each other, and the first through electrode 240 and the first bonding pad 230 may be electrically connected by redistribution. In the present exemplary embodiment, one end portion of the first through electrode 240 corresponding to the second surface 220 of the first semiconductor chip 200 protrudes from the second surface 220 to a predetermined height.

제1 갭-필 부재(250)는 제1 반도체 칩(200)의 제2 면(220) 상에 형성된다. 제1 갭-필 부재(250)는 제1 반도체 칩(200)의 제2 면(220)을 덮고 제1 관통 전극(240)의 상기 일측 단부는 외부에 대하여 노출한다.The first gap-fill member 250 is formed on the second surface 220 of the first semiconductor chip 200. The first gap-fill member 250 covers the second surface 220 of the first semiconductor chip 200, and the one end of the first through electrode 240 is exposed to the outside.

도 4는 도 3에 도시된 조립부 내에 제2 반도체 칩 및 제2 갭-필 부재를 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a second semiconductor chip and a second gap-fill member in an assembly shown in FIG. 3.

도 4를 참조하면, 조립 용기(100)의 조립부(110)의 내부에는 제2 반도체 칩(300)이 제공되고 제2 반도체 칩(300)은 제1 반도체 칩(200)의 제2 면(220) 상에 배치된다.Referring to FIG. 4, a second semiconductor chip 300 is provided inside the assembly unit 110 of the assembly container 100, and the second semiconductor chip 300 has a second surface of the first semiconductor chip 200 ( 220).

제2 반도체 칩(300)에는 제3 면(310), 제3 면(310)과 대향하는 제4 면(320) 및 제3 면(310)과 제4 면(320)을 연결하는 측면(325)들이 형성된다. 본 실시예에서, 제2 반도체 칩(300)은 4 개의 측면(325)들을 갖고, 제2 반도체 칩(300)의 4 개의 측면들은 조립 용기(100)의 조립부(110)의 각 측벽(114)들과 평행하게 형성된다.The second semiconductor chip 300 has a third surface 310, a fourth surface 320 facing the third surface 310, and a side surface 325 connecting the third surface 310 and the fourth surface 320 to each other. ) Are formed. In the present embodiment, the second semiconductor chip 300 has four side surfaces 325, and the four side surfaces of the second semiconductor chip 300 each sidewall 114 of the assembly portion 110 of the assembly container 100. Are formed in parallel with each other.

또한, 제2 반도체 칩(300)에는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(미도시)가 반도체 소자 제조 공정에 의하여 형성되고, 제2 반도체 칩(300)의 제3 면(310) 상에는 회로부와 전기적으로 연결된 제2 본딩 패드(330)들이 형성된다.In the second semiconductor chip 300, a circuit unit (not shown) having a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data is formed by a semiconductor device manufacturing process. Second bonding pads 330 are formed on the third surface 310 of the semiconductor chip 300 to be electrically connected to the circuit unit.

제2 반도체 칩(300)에는 제3 면(310) 및 제4 면(320)을 관통하는 제2 관통 전극(340)들이 형성된다. 본 실시예에서, 제2 관통 전극(340)들은 제2 본딩 패드(330)와 전기적으로 연결된다. 제2 관통 전극(340)들은 제2 본딩 패드(330)를 관통할 수 있다. 이와 다르게, 제2 관통 전극(340) 및 제2 본딩 패드(330)는 상호 이격되고, 제2 관통 전극(340) 및 제2 본딩 패드(330)는 재배선에 의하여 전기적으로 연결되어도 무방하다. 본 실시예에서, 제2 반도체 칩(300)의 제4 면(320)과 대응하는 제2 관통 전극(340)의 일측 단부는 제4 면(320)으로부터 소정 높이로 돌출된다.Second through electrodes 340 are formed on the second semiconductor chip 300 to penetrate the third surface 310 and the fourth surface 320. In the present embodiment, the second through electrodes 340 are electrically connected to the second bonding pads 330. The second through electrodes 340 may pass through the second bonding pad 330. Alternatively, the second through electrode 340 and the second bonding pad 330 may be spaced apart from each other, and the second through electrode 340 and the second bonding pad 330 may be electrically connected by redistribution. In this embodiment, one end of the second through electrode 340 corresponding to the fourth surface 320 of the second semiconductor chip 300 protrudes from the fourth surface 320 to a predetermined height.

본 실시예에서, 제1 관통 전극(240) 및 제2 관통 전극(340)은 각각 지정된 위치에 배치되며, 이로 인해 제1 및 제2 관통 전극(240,340)들은 전기적으로 연결된다.In the present embodiment, the first through electrode 240 and the second through electrode 340 are respectively disposed at a designated position, whereby the first and second through electrodes 240 and 340 are electrically connected.

또한, 제1 및 제2 반도체 칩(200,300)들 사이의 공간은 제1 갭-필 부재(250) 에 의하여 채워지고 제1 및 제2 반도체 칩(200,300)들은 제1 갭-필 부재(250)에 의하여 물리적으로 연결된다.In addition, the space between the first and second semiconductor chips 200 and 300 is filled by the first gap-fill member 250, and the first and second semiconductor chips 200 and 300 are filled in the first gap-fill member 250. By physical connection.

제2 갭-필 부재(350)는 제2 반도체 칩(300)의 제4 면(320) 상에 형성된다. 제2 갭-필 부재(350)는 제2 반도체 칩(300)의 제4 면(320)을 덮고 제2 관통 전극(340)의 상기 일측 단부는 외부에 대하여 노출한다.The second gap-fill member 350 is formed on the fourth surface 320 of the second semiconductor chip 300. The second gap-fill member 350 covers the fourth surface 320 of the second semiconductor chip 300 and the one end of the second through electrode 340 is exposed to the outside.

본 실시예에서, 조립 용기(100)의 조립부(110) 내에 제1 반도체 칩(200), 제1 갭-필 부재(250), 제2 반도체 칩(300) 및 제2 갭-필 부재(350)가 배치된 후, 제1 및 제2 갭-필 부재(250,350)들은 경화된다. 본 실시예에서, 제1 및 제2 갭-필 부재(250,350)들은 열에 의하여 경화되며, 제1 및 제2 갭-필 부재(250,350)들을 경화시키기 위해 조립 용기(100)의 조립부(110)의 외측면에는 전기 에너지를 이용하여 열을 발생하는 전기 히터가 배치된다. 또한, 전기 히터는 제1 및 제2 갭-필 부재(250,350)들을 경화시킬 뿐만 아니라 제1 반도체 칩(200)의 제1 관통 전극(240) 및 제2 반도체 칩(300)의 제2 관통 전극(340)을 열에 의하여 전기적으로 연결할 수 있다.In the present exemplary embodiment, the first semiconductor chip 200, the first gap-fill member 250, the second semiconductor chip 300, and the second gap-fill member may be disposed in the assembly portion 110 of the assembly container 100. After 350 is disposed, the first and second gap-fill members 250, 350 are cured. In this embodiment, the first and second gap-fill members 250, 350 are heat cured, and the assembly 110 of the assembly container 100 to cure the first and second gap-fill members 250, 350. On the outer surface of the electric heater for generating heat using the electrical energy is disposed. In addition, the electric heater not only cure the first and second gap-fill members 250 and 350, but also the first through electrode 240 of the first semiconductor chip 200 and the second through electrode of the second semiconductor chip 300. The 340 may be electrically connected by heat.

본 실시예에서, 제1 반도체 칩(200) 및 제2 반도체 칩(300)은 서로 동일한 종류의 반도체 칩일 수 있다. 이와 다르게, 제1 반도체 칩(200) 및 제2 반도체 칩(300)은 서로 다른 종류의 반도체 칩일 수 있다. 본 실시예에서, 제1 반도체 칩(200)은 메모리 반도체 칩 또는 시스템 반도체 칩일 수 있다. 본 실시예에서, 제2 반도체 칩(200)은 메모리 반도체 칩 또는 시스템 반도체 칩일 수 있다.In the present embodiment, the first semiconductor chip 200 and the second semiconductor chip 300 may be the same kind of semiconductor chip. Alternatively, the first semiconductor chip 200 and the second semiconductor chip 300 may be different types of semiconductor chips. In the present embodiment, the first semiconductor chip 200 may be a memory semiconductor chip or a system semiconductor chip. In the present embodiment, the second semiconductor chip 200 may be a memory semiconductor chip or a system semiconductor chip.

도 5는 도 4에 도시된 조립부 내에서 조립된 제1 및 제2 반도체 칩들을 기판 상에 배치된 인터포저 기판에 결합한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating coupling of first and second semiconductor chips assembled in an assembly unit illustrated in FIG. 4 to an interposer substrate disposed on a substrate.

도 5를 참조하면, 제2 갭-필 부재(350)의 상면은 베이스 기판(105)의 상면과 실질적으로 동일한 위치에 배치될 수 있다.Referring to FIG. 5, an upper surface of the second gap-fill member 350 may be disposed at substantially the same position as the upper surface of the base substrate 105.

조립 용기(100)의 조립부(110) 내에 제1 및 제2 반도체 칩(200,300)들이 배치된 후, 조립 용기(100)는 뒤집어진 상태에서 조립 용기(100)의 조립부(110) 내에 배치된 제2 반도체 칩(300)의 제2 관통 전극(340)은 인터포저 기판(interposer substrate;400)의 관통 전극(410)에 전기적으로 연결된다. 인터포저 기판(400)의 관통 전극(410)에는 접속 부재(420)가 배치될 수 있다.After the first and second semiconductor chips 200 and 300 are disposed in the assembling unit 110 of the assembling container 100, the assembling container 100 is disposed in the assembling unit 110 of the assembling container 100 in an inverted state. The second through electrode 340 of the second semiconductor chip 300 is electrically connected to the through electrode 410 of the interposer substrate 400. The connection member 420 may be disposed on the through electrode 410 of the interposer substrate 400.

본 실시예에서, 인터포저 기판(400)의 관통 전극(410) 및 제2 반도체 칩(300)의 제2 관통 전극(340)은 솔더에 의하여 전기적으로 연결될 수 있다.In this embodiment, the through electrode 410 of the interposer substrate 400 and the second through electrode 340 of the second semiconductor chip 300 may be electrically connected by soldering.

인터포저 기판(400)의 접속 부재(420)들은 기판(500)의 접속 패드(510)와 전기적으로 연결되어 반도체 패키지가 제조된다.The connection members 420 of the interposer substrate 400 are electrically connected to the connection pads 510 of the substrate 500 to manufacture a semiconductor package.

이상에서 상세하게 설명한 바에 의하면, 반도체 칩들을 조립 용기 내에서 자기 정렬(self-assembly) 및 전기적으로 연결하여 적층 반도체 패키지를 제조한 후, 적층 반도체 패키지를 기판 또는 인터포저 기판에 실장하여 반도체 패키지의 제조 공정수 및 제조 시간을 단축시킬 뿐만 아니라 적층된 반도체 칩들 사이에 보이드 없이 갭-필 부재를 형성할 수 있는 효과를 갖는다.As described in detail above, the semiconductor chips are self-assembly and electrically connected in an assembly container to manufacture a laminated semiconductor package, and then the laminated semiconductor package is mounted on a substrate or an interposer substrate to provide a semiconductor package. It not only shortens the number of manufacturing processes and manufacturing time but also has the effect of forming a gap-fill member without voids between the stacked semiconductor chips.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로 부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 의하여 반도체 패키지를 제조하기 위한 조립 용기를 도시한 사시도이다.1 is a perspective view illustrating an assembly container for manufacturing a semiconductor package according to an embodiment of the present invention.

도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3은 도 2에 도시된 조립부 내에 제1 반도체 칩 및 제1 갭-필 부재를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating the formation of the first semiconductor chip and the first gap-fill member in the assembly shown in FIG. 2.

도 4는 도 3에 도시된 조립부 내에 제2 반도체 칩 및 제2 갭-필 부재를 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a second semiconductor chip and a second gap-fill member in an assembly shown in FIG. 3.

도 5는 도 4에 도시된 조립부 내에서 조립된 제1 및 제2 반도체 칩들을 기판 상에 배치된 인터포저 기판에 결합한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating coupling of first and second semiconductor chips assembled in an assembly unit illustrated in FIG. 4 to an interposer substrate disposed on a substrate.

Claims (8)

바닥판 및 상기 바닥판과 연결된 측벽에 의하여 형성된 조립부를 갖는 조립 용기를 마련하는 단계;Providing an assembly container having an assembly formed by a bottom plate and sidewalls connected to the bottom plate; 상기 조립부 내에 제1 관통 전극을 갖는 제1 반도체 칩을 배치하는 단계;Disposing a first semiconductor chip having a first through electrode in the assembly portion; 상기 제1 반도체 칩 상에 상기 제1 관통 전극을 노출하는 제1 갭-필 부재를 배치하는 단계;Disposing a first gap-fill member exposing the first through electrode on the first semiconductor chip; 상기 조립부 내에 제2 관통 전극을 갖는 제2 반도체 칩을 배치하여 상기 제2 관통 전극 및 상기 제1 관통 전극을 전기적으로 연결하는 단계;Arranging a second semiconductor chip having a second through electrode in the assembly unit to electrically connect the second through electrode and the first through electrode; 상기 조립부 내의 상기 제2 반도체 칩 상에 상기 제2 관통 전극을 노출하는 제2 갭-필 부재를 배치하는 단계; 및Disposing a second gap-fill member exposing the second through electrode on the second semiconductor chip in the assembly portion; And 상기 제2 반도체 칩의 상기 제2 관통 전극을 기판에 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.And electrically connecting the second through electrode of the second semiconductor chip to a substrate. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 반도체 칩들을 자가 정렬시키기 위해 상기 측벽 및 상기 측벽과 마주하는 상기 제1 및 제2 반도체 칩들의 측면은 상호 평행하게 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.And the sidewalls and side surfaces of the first and second semiconductor chips facing the sidewalls are formed in parallel to each other to self-align the first and second semiconductor chips. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 반도체 칩들은 동일한 종류의 반도체 칩인 것을 특징으로 하는 반도체 패키지의 제조 방법.And the first and second semiconductor chips are the same kind of semiconductor chip. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 반도체 칩들은 서로 다른 종류의 반도체 칩인 것을 특징으로 하는 반도체 패키지의 제조 방법.And the first and second semiconductor chips are different types of semiconductor chips. 제1항에 있어서,The method of claim 1, 상기 조립 용기에는 적어도 2 개의 조립부가 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.At least two assembly portions are formed in the assembly container. 제1항에 있어서,The method of claim 1, 상기 기판은 접속 단자를 갖는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 접속 단자와 전기적으로 연결된 관통 전극이 형성된 인터포저 기판을 갖고, 상기 제2 관통 전극은 상기 관통 전극과 전기적으로 연결된 것을 특징으로 하는 반도체 패키지의 제조 방법.The substrate has a base substrate having a connection terminal, an interposer substrate disposed on the base substrate and having a through electrode electrically connected to the connection terminal, wherein the second through electrode is electrically connected to the through electrode. The manufacturing method of the semiconductor package. 제1항에 있어서,The method of claim 1, 상기 제2 갭-필 부재를 형성하는 단계 이후, 상기 제1 및 제2 갭-필 부재들을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방 법.And after the forming of the second gap-fill member, hardening the first and second gap-fill members. 제1항에 있어서,The method of claim 1, 상기 제2 갭-필 부재를 형성하는 단계 이후, 상기 제1 및 제2 관통 전극들을 전기적으로 연결, 상기 제1 및 제2 갭-필 부재들을 경화 및 상기 제2 관통 전극을 상기 기판에 전기적으로 접속하기 위해 상기 조립 용기에 제1 및 제2 반도체 칩들을 가열하기 위한 열을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.After forming the second gap-fill member, electrically connecting the first and second through electrodes, curing the first and second gap-fill members, and electrically connecting the second through electrode to the substrate. Providing heat to heat the first and second semiconductor chips in the assembly vessel for connection.
KR1020090058568A 2009-06-29 2009-06-29 Method of manufacturing semiconductor package KR20110001163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058568A KR20110001163A (en) 2009-06-29 2009-06-29 Method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058568A KR20110001163A (en) 2009-06-29 2009-06-29 Method of manufacturing semiconductor package

Publications (1)

Publication Number Publication Date
KR20110001163A true KR20110001163A (en) 2011-01-06

Family

ID=43609763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058568A KR20110001163A (en) 2009-06-29 2009-06-29 Method of manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR20110001163A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450750B1 (en) * 2012-03-30 2014-10-16 박수만 Stone sludge block and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450750B1 (en) * 2012-03-30 2014-10-16 박수만 Stone sludge block and method for producing the same

Similar Documents

Publication Publication Date Title
KR101019793B1 (en) Multiple die integrated circuit package
KR101078740B1 (en) Stack package and method for fabricating the same
US11398465B2 (en) Proximity coupling interconnect packaging systems and methods
US11171128B2 (en) Semiconductor package
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
KR101996161B1 (en) Semiconductor device assembly with underfill containment cavity
CN103283019A (en) Semiconductor device
KR20110124065A (en) Stack type semiconductor package
TWI404190B (en) Multipackage module having stacked packages with asymmetrically arranged die and molding
KR20110105159A (en) Stacked semiconductor package and method for forming the same
KR101046253B1 (en) Stacked chip semiconductor package using TS
JP2011243724A (en) Semiconductor device and method for manufacturing the same
JP5984912B2 (en) Manufacturing method of stacked semiconductor
KR101185457B1 (en) Semiconductor package for stack and method for manufacturing the same
KR20110001163A (en) Method of manufacturing semiconductor package
CN112151514A (en) Semiconductor device including vertically stacked semiconductor die
KR20090022771A (en) Stack package
US20160079210A1 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
KR20120033006A (en) Stacked semiconductor package and manufacturing method thereof
KR20130111102A (en) Semiconductor device and fabricating method thereof
KR101185858B1 (en) Semiconductor chip and stacked semiconductor package having the same
KR100895815B1 (en) Semiconductor package and method of manufacturing theereof
JP2005019814A (en) Semiconductor device and its manufacturing method, circuit board and electronic apparatus
KR102502239B1 (en) Semiconductor Chip, Printed Circuit Board, Multi-chip Package Including The Same, and Method of Manufacturing The Multi-chip Package
KR20130015463A (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid