KR20100138145A - 플래시 메모리 프리프로세싱 시스템 및 그 방법 - Google Patents

플래시 메모리 프리프로세싱 시스템 및 그 방법 Download PDF

Info

Publication number
KR20100138145A
KR20100138145A KR1020090056539A KR20090056539A KR20100138145A KR 20100138145 A KR20100138145 A KR 20100138145A KR 1020090056539 A KR1020090056539 A KR 1020090056539A KR 20090056539 A KR20090056539 A KR 20090056539A KR 20100138145 A KR20100138145 A KR 20100138145A
Authority
KR
South Korea
Prior art keywords
flash memory
data
flash
preprocessor
program
Prior art date
Application number
KR1020090056539A
Other languages
English (en)
Other versions
KR101572833B1 (ko
Inventor
유한웅
김재홍
공준진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090056539A priority Critical patent/KR101572833B1/ko
Priority to US12/780,979 priority patent/US8583855B2/en
Publication of KR20100138145A publication Critical patent/KR20100138145A/ko
Application granted granted Critical
Publication of KR101572833B1 publication Critical patent/KR101572833B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

저장하고자 하는 데이터를 플래시 프리프로세서에서 미리 변환하여 플래시 메모리 장치에 전달하는 플래시 메모리 프리프로세싱 시스템 및 그 방법이 개시된다. 상기 플래시 메모리 프리프로세싱 시스템은, 데이터의 기입 및 독출이 가능한 적어도 하나의 플래시 메모리 장치, 상기 적어도 하나의 플래시 메모리 장치로의 데이터 기입 동작 및 상기 적어도 하나의 플래시 메모리 장치로부터의 데이터 독출 동작을 제어하는 메모리 컨트롤러, 및 외부로부터 프로그램 데이터를 입력받고, 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하며, 상기 프리프로세싱된 데이터를 상기 메모리 컨트롤러로 출력하는 플래시 프리프로세서를 구비하고, 상기 메모리 컨트롤러는 상기 프리프로세싱된 데이터에 따라 상기 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 것을 특징으로 한다.
플래시 메모리, 프리프로세싱

Description

플래시 메모리 프리프로세싱 시스템 및 그 방법{Flash memory preprocessing system and method thereof}
본 발명은 플래시 메모리 프리프로세싱 시스템 그 방법에 관한 것으로서, 특히 저장하고자 하는 데이터를 플래시 프리프로세서에서 미리 변환하여 플래시 메모리 장치에 전달하는 플래시 메모리 프리프로세싱 시스템 및 그 방법에 관한 것이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는 또한 HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
플래시 메모리의 프로그램 동작 시에, 커플링(coupling) 또는 디스터브(disturb) 등에 의해 플래시 메모리의 산포가 퍼져 플래시 메모리에 저장된 데이터의 신뢰도가 저하될 수 있다. 또한, 플래시 메모리의 비트 라인 또는 워드 라인 방향으로 다양한 불량을 야기하는 패턴들이 존재하는데, 이러한 워스트 패턴(worst pattern)으로 인해 플래시 메모리의 기록 실패 문제가 발생할 수 있다.
상기와 같은 문제점을 해결하기 위하여, 데이터의 품질을 개선하는 프로그래밍 방법은 많이 제안되었으나, 버퍼 사이즈가 커지거나, 앞선 데이터를 받기 위해 프로그램 시간이 지나치게 지연되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 플래시 메모리에 저장하고자 하는 데이터를 플래시 프리프로세서에서 미리 변환하여 플래시 메모리 장치에 전달하는 플래시 메모리 프리프로세싱 시스템 및 그 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 플래시 메모리 프리프로세싱 시스템은, 데이터의 기입 및 독출이 가능한 적어도 하나의 플래시 메모리 장치, 상기 적어도 하나의 플래시 메모리 장치로의 데이터 기입 동작 및 상기 적어도 하나의 플래시 메모리 장치로부터의 데이터 독출 동작을 제어하는 메모리 컨트롤러, 및 외부로부터 프로그램 데이터를 입력받고, 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하며, 상기 프리프로세싱된 데이터를 상기 메모리 컨트롤러로 출력하는 플래시 프리프로세서를 구비하고, 상기 메모리 컨트롤러는 상기 프리프로세싱된 데이터에 따라 상기 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 것을 특징으로 한다.
바람직하게는, 상기 플래시 프리프로세서는, 호스트 내부에 하드웨어 또는 소프트웨어로서 구비될 수 있다.
바람직하게는, 상기 플래시 메모리 프리프로세싱 시스템은, 플래시 메모리의 정보에 따른 데이터 변환 방법 데이터를 저장하는 프리프로세싱 테이블을 더 구비 하고, 상기 플래시 프리프로세서는, 상기 메모리 컨트롤러로부터 입력받은 플래시 메모리의 정보 및 상기 프리프로세싱 테이블에 저장된 데이터 변환 방법에 따라 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성할 수 있다.
바람직하게는, 상기 플래시 프리프로세서는, 상기 입력받은 프로그램 데이터가 프로그램되는 제1 플래시 메모리 셀에 대한 커플링(coupling) 영향을 최소화하기 위하여, 상기 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀에 저장되는 데이터에 응답하여 상기 프리프로세싱된 데이터의 산포를 조절할 수 있다.
또한, 바람직하게는, 상기 적어도 하나의 플래시 메모리 장치 각각은, 복수 개의 프로그램 상태들을 갖고, 상기 플래시 프리프로세서는, 상기 복수 개의 프로그램 상태들 중 어느 일부의 상태들을 워스트 패턴으로 설정하고, 인접하는 두 개의 플래시 메모리 셀이 상기 워스트 패턴으로 설정된 상태들로 프로그램되는 것을 방지하여, 상기 워스트 패턴 사이에는 상기 인접하는 두 개의 플래시 메모리 셀 간의 상태 이동이 일어나지 않도록, 상기 프로그램 데이터를 변환하여 상기 프리프로세싱된 데이터를 생성하여 출력할 수 있다.
또한, 바람직하게는, 상기 메모리 컨트롤러로부터 입력받은 플래시 메모리의 정보는 상기 적어도 하나의 플래시 메모리 장치의 배드 블록 및 웨어 레벨링 정보를 포함하고, 상기 플래시 프리프로세서는, 상기 적어도 하나의 플래시 메모리 장치의 배드 블록 및 웨어 레벨링 정보에 따라 프리프로세싱된 데이터를 보정하여 출력할 수 있다.
한편, 상기 플래시 메모리 프리프로세싱 시스템은, 상기 플래시 프리프로세서에서 생성된 상기 프리프로세싱된 데이터를 저장하는 재사용 데이터 저장부를 더 구비하고, 상기 적어도 하나의 플래시 메모리 장치에 동일한 프로그램 데이터를 프로그램하는 경우에는, 상기 재사용 데이터 저장부에 저장된 데이터를 사용하는 것이 바람직하다.
바람직하게는, 상기 플래시 메모리 프리프로세싱 시스템은, 사용자로부터 프로그램 데이터의 신뢰도 수준을 입력받는 사용자 인터페이스를 더 구비하고, 상기 플래시 프리프로세서는, 사용자로부터 입력받은 상기 신뢰도 수준에 따라 상기 프리프로세싱된 데이터의 변환 시간 및 신뢰도를 결정할 수 있다.
또한, 상기 플래시 프리프로세서는, 상기 입력받은 프로그램 데이터의 예상 보존 기간에 따라 상기 프리프로세싱된 데이터의 변환 시간 및 신뢰도를 결정하는 것이 바람직하다.
본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 방법은, 외부로부터 프로그램 데이터를 입력받는 단계, 플래시 메모리 정보 및 프리프로세싱 테이블에 저장된 데이터 변환 방법에 따라 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하는 단계, 상기 프리프로세싱된 데이터에 따라 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 플래시 메모리 프리프로세싱 시스템 및 그 방법 은, 플래시 메모리에 저장하고자 하는 데이터를 플래시 프리프로세서에서 미리 변환하여 플래시 메모리 장치에 전달하여, 데이터의 보존 및 신뢰도 특성을 개선하는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 나타내는 도면이다. 도 1을 참조하면, 상기 플래시 메모리 프리프로세싱 시스템(100)은, 적어도 하나의 플래시 메모리 장치(110), 메모리 컨트롤러(120), 및 플래시 프리프로세서(130)를 구비할 수 있다.
상기 적어도 하나의 플래시 메모리 장치(110)는 일반적인 플래시 메모리 소자로서 데이터의 기입 및 독출이 가능하다. 상기 메모리 컨트롤러(120)는 상기 적어도 하나의 플래시 메모리 장치(110)로의 데이터 기입 동작 및 상기 적어도 하나의 플래시 메모리 장치(110)로부터의 데이터 독출 동작을 제어한다. 상기 메모리 컨트롤러(120)는 플래시 프리프로세서(130)로부터 프리프로세싱된 데이터(PRE_DATA)를 입력받고, 상기 프리프로세싱된 데이터(PRE_DATA)에 따라 상기 적 어도 하나의 플래시 메모리 장치(110)의 프로그램 동작을 수행한다.
상기 플래시 프리프로세서(130)는 외부로부터 프로그램 데이터(PROG_DATA)를 입력받고, 상기 입력받은 프로그램 데이터(PROG_DATA)를 변환하여 프리프로세싱된 데이터(PRE_DATA)를 생성하고, 상기 프리프로세싱된 데이터(PRE_DATA)를 상기 메모리 컨트롤러(120)로 출력한다. 즉, 상기 플래시 프리프로세서(130)는 적어도 하나의 플래시 메모리 장치(110)에 입력시킬 데이터를 프로그램시킬 시, 실제 데이터를 보존 및 신뢰성에 유리한 데이터로 미리 가공하여 상기 메모리 컨트롤러(120)로 출력할 수 있다.
상기 플래시 프리프로세서(130)는 호스트(150) 내부에 하드웨어 또는 소프트웨어로서 구현될 수 있다. 여기에서 호스트(150)는 적어도 하나의 플래시 메모리 장치(110)를 읽거나 쓰고자 하는 주체가 되며, 예를 들면 개인용 컴퓨터 등이 이에 해당된다.
도 2는 본 발명의 다른 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 나타내는 도면이다. 도 2를 참조하면, 상기 플래시 메모리 프리프로세싱 시스템(200)은, 적어도 하나의 플래시 메모리 장치(110), 메모리 컨트롤러(120) 및 호스트(150)를 구비할 수 있다. 여기에서 호스트(150)는, 적어도 하나의 플래시 메모리 장치(110)를 읽거나 쓰고자 하는 주체가 되며, 예를 들면 개인용 컴퓨터 등이 이에 해당된다.
상기 호스트(150)는, 플래시 프리프로세서(130), 프리프로세싱 테이블(133), 재사용 데이터 저장부(136) 및 사용자 인터페이스(139)를 구비할 수 있다. 상기 플 래시 프리프로세서(130)는 호스트(150) 내부에 하드웨어 또는 소프트웨어로서 구현될 수 있고, 상기 프리프로세싱 테이블(133), 재사용 데이터 저장부(136) 및 유저 인터페이스(139)는 상기 호스트(150)의 내부 또는 외부에 구비될 수 있다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 플래시 메모리 프리프로세싱 시스템(200)은, 플래시 메모리의 정보에 따른 데이터 변환 방법 테이블을 저장하는 프리프로세싱 테이블(133)을 더 구비할 수 있다. 이 때, 상기 플래시 프리프로세서(130)는, 상기 메모리 컨트롤러(120)로부터 플래시 메모리의 정보(MEM_INFO)를 입력받고, 상기 프리프로세싱 테이블(133)로부터 상기 데이터 변환 방법 테이블(TABLE)을 입력받을 수 있다. 플래시 프리프로세서(130)는 입력받은 플래시 메모리의 정보(MEM_INFO) 및 데이터 변환 방법 테이블(TABLE)에 따라, 상기 입력받은 프로그램 데이터(PROG_DATA)를 변환하여 프리프로세싱된 데이터(PRE_DATA)를 생성할 수 있다. 즉, 플래시 프리프로세서(130)는 플래시 메모리의 정보(MEM_INFO) 및 데이터 변환 방법 테이블(TABLE)에 따라 프로그램 데이터(PROG_DATA)의 변환 방법을 결정할 수 있다. 상기 프로그램 데이터(PROG_DATA)의 변환 방법에 대해서는 도 4 내지 도 7을 참조하여 상세하게 설명한다.
한편, 상기 플래시 메모리 프리프로세싱 시스템(200)이 프리프로세싱 테이블(133)을 구비하지 않는 경우에는, 플래시 메모리의 정보에 따른 데이터 변환 방법 테이블은 호스트(150)의 임시 메모리(미도시)를 포함한 다른 저장장치 또는 적어도 하나의 플래시 메모리 장치(110)에 저장될 수도 있다.
또한, 플래시 메모리의 정보에 따른 데이터 변환 방법 테이블은 플래시 메모 리의 개별상품에 따라 차별적으로 적용될 수 있고, 상기 플래시 메모리의 정보에 따른 데이터 변환 방법은 업데이트하여 사용할 수도 있다.
재사용 데이터 저장부(136)는 상기 플래시 프리프로세서(130)에서 생성된 프리프로세싱된 데이터(PRE_DATA)의 일부 또는 전부를 저장할 수 있다. 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템(200)은 적어도 하나의 플래시 메모리 장치(110)에 동일한 프로그램 데이터를 프로그램하는 경우에는, 상기 재사용 데이터 저장부(136)에 저장된 데이터를 사용할 수 있다. 즉, 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템(200)은 프리프로세싱된 데이터(PRE_DATA)를 재사용 데이터 저장부(133)에 보존하여 반복적으로 재사용하는 것이 가능하다.
상기 사용자 인터페이스(139)는, 사용자로부터 프로그램 데이터의 신뢰도 수준(TR)을 입력받을 수 있다. 사용자 인터페이스(139)는 사용자로부터 입력받은 신뢰도 수준(TR)을 플래시 프리프로세서(130)로 출력하고, 상기 플래시 프리프로세서(130)는 사용자로부터 입력받은 신뢰도 수준(TR)에 따라 프리프로세싱된 데이터(PRE_DATA)의 변환 시간 및 신뢰도를 결정할 수 있다. 이 때, 사용자로부터 입력받은 신뢰도 수준(TR)이 높을 수록 프리프로세싱된 데이터(PRE_DATA)의 변환 시간이 더 소요되게 된다.
한편, 본 발명의 다른 실시예에 따른 플래시 메모리 프리프로세싱 시스템(200)은 사용자 인터페이스(139)를 구비하지 않을 수도 있다. 이 경우, 상기 플래시 프리프로세서(130)는, 상기 입력받은 프로그램 데이터(PROG_DATA)의 예상 보 존 기간에 따라 상기 프리프로세싱된 데이터(PRE_DATA)의 변환 시간 및 신뢰도 수준을 결정할 수 있다. 예를 들면, 데이터가 자주 지워지거나 쓰여지는 데이터인지, 한번 쓰이면 수정되지 않는 데이터인지에 따라 저장시의 신뢰도 수준을 자동으로 선택할 수 있다.
즉, 플래시 프리프로세서(130)는, 사용자 인터페이스 또는 내외부 시스템으로부터 임의의 신뢰도 수준의 프로그램 요청이 들어오면 프로그램 데이터(PROG_DATA)를 미리 가공하여 산포나 신뢰도 특성에 유리한 프리프로세싱된 데이터(PRD_DATA)를 생성하여 출력할 수 있다.
도 2를 참조하면, 상기 메모리 컨트롤러(120)로부터 입력받은 플래시 메모리의 정보(MEM_INFO)는 상기 적어도 하나의 플래시 메모리 장치(110)의 배드 블록(bad block) 및 웨어 레벨링(wear leveling) 정보를 포함할 수 있다. 이 때, 상기 플래시 프리프로세서(130)는, 상기 적어도 하나의 플래시 메모리 장치(110)의 배드 블록(bad block) 및 웨어 레벨링(wear leveling) 정보에 따라 프리프로세싱된 데이터(PRE_DATA)를 보정하여 출력할 수 있다. 즉, 프로그램 데이터(PROG_DATA)를 변환하여 프리프로세싱된 데이터(PRE_DATA)를 생성하는 과정에서, 적어도 하나의 플래시 메모리 장치(110)의 현재 상태에 따라서 프리프로세싱된 데이터(PRE_DATA)를 보정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 사용자 인터페이스의 표시화면을 나타내는 도면이다. 도 3을 참조하면, 표시부(미도시) 등을 통해서 도 3과 같은 화면이 사용자에게 표시될 수 있고, 사용자에 의해 플래시 메모리에 저장하고자 하는 데이 터의 신뢰도 수준이 선택될 수 있다. 도 2를 참조하여 상술한 바와 같이, 사용자로부터 신뢰도 수준이 입력되면, 사용자 인터페이스(139)는 사용자로부터 입력받은 신뢰도 수준(TR)을 플래시 프리프로세서(130)로 출력하고, 상기 플래시 프리프로세서(130)는 사용자로부터 입력받은 신뢰도 수준(TR)에 따라 프리프로세싱된 데이터(PRE_DATA)의 변환 시간 및 신뢰도를 결정할 수 있다.
도 4는 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 일 예를 나타내는 도면이다.
도 2 및 도 4를 참조하면, 플래시 프리프로세서(130)는, 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀에 저장되는 데이터에 응답하여 상기 프리프로세싱된 데이터(PRE_DATA)의 산포를 조절한다. 여기에서 제1 플래시 메모리 셀 및 제2 플래시 메모리 셀은 상기 적어도 하나의 플래시 메모리 장치에 구비되는 메모리 셀일 수 있다. 또한, 상기 제1 플래시 메모리 셀은 빅팀(victim) 셀, 제2 메모리 셀은 어그레서(aggressor) 셀일 수 있다.
상기 플래시 프리프로세서(130)는 외부로부터 입력받은 프로그램 데이터(PROG_DATA)가 프로그램되는 제1 플래시 메모리 셀에 대한 커플링(coupling) 및 디스터브(disturb) 영향을 최소화하기 위하여, 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀의 데이터에 따라 제1 플래시 메모리 셀의 검증 전압(verify level)을 조절할 수 있다.
도 4를 참조하여 이를 상술하면, 제2 플래시 메모리 셀의 데이터가 제1 프로 그램 상태(P0)이고, 제1 플래시 메모리 셀을 제1 프로그램 상태(P0)로 프로그램하고자 하는 경우에는, 제2 플래시 메모리 셀이 제1 플래시 메모리 셀에 영향을 주는 것을 고려하여, 제1 플래시 메모리 셀을 수정된 제1 프로그램 상태(P00)로 프로그램할 수 있다. 또한, 제2 플래시 메모리 셀의 데이터가 제2 프로그램 상태(P1)이고, 제1 플래시 메모리 셀을 제1 프로그램 상태(P0)로 프로그램하고자 하는 경우에는, 제2 플래시 메모리 셀이 제1 플래시 메모리 셀에 영향을 주는 것을 고려하여, 제1 플래시 메모리 셀을 수정된 제1 프로그램 상태(P01)로 프로그램할 수 있다. 한편, 제1 플래시 메모리 셀을 제2 프로그램 상태(P1)로 프로그램하고자 하는 경우에도, 제2 플래시 메모리 셀의 데이터에 따라 수정된 제2 프로그램 상태(P10 또는 P11)로 프로그램할 수 있다. 이와 같이, 제2 플래시 메모리 셀의 데이터에 따라, 제1 플래시 메모리 셀을 다른 검증 전압으로 프로그램하면, 제2 플래시 메모리 셀이 프로그램된 후 커플링 또는 디스터브 현상으로 인하여, 프로그램 완료 후 제1 플래시 메모리 셀에 실제 기록된 데이터는 제1 프로그램 상태(P0) 또는 제2 프로그램 상태(P1)로 산포가 변화될 수 있다.
한편, 도 4는, 도 1 및 도 2에 도시된 적어도 하나의 플래시 메모리 장치(110)가 하나의 메모리 셀에 한 비트의 데이터를 저장하는 SLC(Single-Level Cell) 플래시 메모리인 경우를 일예로서 도시한 것이다. 따라서, 도 4에 도시된 것 과는 다르게, 본 발명의 일 실시예에 따른 적어도 하나의 플래시 메모리 장치(110)는, 하나의 메모리 셀에 두 비트 이상의 데이터를 저장하는 MLC(Multi-Level Cell) 플래시 메모리일 수도 있다.
도 5는 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 다른 예를 나타내는 도면이다. 도 5는, 도 1 및 도 2에 도시된 적어도 하나의 플래시 메모리 장치(110)가 MLC(Multi-Level Cell) 플래시 메모리인 경우로서, 플래시 메모리 셀이 3비트의 정보를 저장하는 경우를 일예로서 도시한 것이다. 여기에서, 상기 플래시 메모리 셀은 3비트 뿐만 아니라 다양한 비트의 정보를 저장할 수 있음이 당업자에게 자명하다 할 것이다.
도 5를 참조하면, 프로그램 명령 시에 필요한 4비트 중에서 최상위 비트는 인접하는 메모리 셀의 상태 정보를 나타낸다. 일예로서, 제1 플래시 메모리 셀에 "111"에 해당되는 데이터를 프로그램하고자 하는 경우, 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀이 제1 프로그램 상태(P0)라면 최상위 비트를 "1"로 저장하고, 제2 플래시 메모리 셀이 제2 프로그램 상태(P1)라면 최상위 비트를 "0"로 저장할 수 있다. 따라서, 이 경우 제1 플래시 메모리 셀의 프로그램 명령 시에는 "1111" 또는 "0111"이 프로그램 될 수 있다. 제2 플래시 메모리 셀의 데이터에 따라, 제1 플래시 메모리 셀을 다른 검증 전압으로 프로그램하면, 제2 플래시 메모리 셀이 프로그램된 후 커플링 또는 디스터브 현상으로 인하여, 프로그램 완료 후 제1 플래시 메모리 셀에 실제 기록된 데이터는 제1 프로그램 상태(P0) 또는 제2 프로그 램 상태(P1)로 산포가 변화될 수 있음은 도 4를 참조하여 상술한 바와 같다.
도 6은 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 다른 예를 나타내는 도면이다. 도 6에 도시된 플래시 메모리 셀들의 프로그램 상태는 도 5에 도시된 바와 유사하지만, 제1 플래시 메모리 셀의 프로그램 명령 시, "111" 또는 "011"에 해당되는 데이터를 프로그램하는 경우에만 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀의 데이터 상태를 고려하는 점에서 도 5와 차이가 있다. 즉, 본 발명의 일 실시예에 따른 플래시 프리프로세서(130)는, 프로그램하고자 하는 제1 플래시 메모리 셀의 여러 상태 중에서 일부의 상태인 경우에만, 인접하는 제2 플래시 메모리 셀의 데이터를 고려하여 제1 플래시 메모리 셀을 프로그램할 수도 있다.
도 7은 본 발명의 일 실시예에 따른 인접하는 플래시 메모리 셀 간의 상태 이동의 일 예를 나타내는 도면이다. 도 7은, 플래시 메모리 셀이 2비트 MLC 메모리인 경우의 예시로서, 각각의 플래시 메모리 셀은 제1 내지 제4 프로그램 상태(P0, P1, P2, P3)로 프로그램될 수 있다.
플래시 프리프로세서(130)는, 제1 내지 제4 프로그램 상태(P0, P1, P2, P3)들 중에서, 어느 일부의 프로그램 상태를 워스트 패턴(worst pattern)으로 설정할 수 있다. 도 7을 참조하면, 제1 프로그램 상태(P0)와 제4 프로그램 상태(P3)가 워스트 패턴으로 설정될 수 있다. 상기 플래시 프리프로세서(130)는, 인접하는 두 개의 플 래시 메모리 셀이 상기 워스트 패턴으로 프로그램되는 것을 방지하여, 상기 워스트 패턴 사이에는 상기 인접하는 두 개의 플래시 메모리 셀 간의 상태 이동이 일어나지 않도록 한다.
즉, 도 7에서 제1 프로그램 상태(P0)와 제4 프로그램 상태(P3) 사이에는 상태 이동이 일어나지 않으므로, 적어도 하나의 플래시 메모리 장치(110)에 데이터를 프로그램할 때 제1 플래시 메모리 셀이 제1 프로그램 상태(P0)로 프로그램되면, 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀은 제4 프로그램 상태(P3)로 프로그램되지 않도록, 플래시 프리프로세서(130)가 프로그램 데이터(PROG_DATA)를 프리프로세싱된 데이터(PRE_DATA)로 변환하여 출력한다. 제1 플래시 메모리 셀이 제4 프로그램 상태(P3)로 프로그램되는 경우에도, 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀은 제1 프로그램 상태(P0)로 프로그램되지 않도록, 플래시 프리프로세서(130)가 프로그램 데이터(PROG_DATA)를 프리프로세싱된 데이터(PRE_DATA)로 변환하여 출력한다.
한편, 도 4 내지 도 7을 참조하여, 플래시 프리프로세서(130)에서 프로그램 데이터(PROG_DATA)를 프리프로세싱된 데이터(PRE_DATA)로 변환하는 방법이 설명되었지만, 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템에 구비되는 플래시 프리프로세서(130)는 이외에도 다양한 방법으로 프리프로세싱된 데이터(PRE_DATA)를 생성할 수 있다.
즉, 플래시 프리프로세서(130)에서 프로그램 데이터(PROG_DATA)를 변환하여 프리프로세싱된 데이터(PRE_DATA)를 생성하는 방법의 일예로서, 기록된 상태(state)의 메모리 셀 개수 및 어그레서(Aggressor)에 따른 셀 개수를 계산하여 플래시 메모리 셀의 독출 전압을 설정하는 데 활용하는 방법을 사용할 수 있다. 또한, 플래시 프리프로세서(130)는, 순차 읽기를 위한 쓰기 데이터의 순서를 변경하는 방법을 사용할 수도 있다. 이 방법은, 데이터를 플래시 메모리 셀에 프로그램할 때, 순서를 읽기 방식에 순차적이 되도록 프로그램 데이터를 보내줌으로써 데이터를 독출할 때 상위 워드라인부터 독출할 수 있도록 하는 방법이다. 상기 방법은 플래시 메모리 셀의 블록(block) 단위 또는 2개 이상의 워드라인 단위로 일어날 수 있다. 이외에도, 플래시 프리프로세서(130)는, 저장요량을 늘리는 데 이용되는 데이터 프로그램 시퀀스, 비트라인 또는 워드라인의 2차원 RLL(Run length limited) code 도입 등의 방법을 사용하여 프리프로세싱된 데이터(PRE_DATA)를 생성할 수 있다.
도 8은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 구비하는 컴퓨팅 시스템 장치를 나타내는 블럭도이다. 도 8을 참조하면, 상기 컴퓨팅 시스템 장치(800)는 버스(860)에 전기적으로 연결된 마이크로프로세서(830), 사용자 인터페이스(850), 그리고 메모리 컨트롤러(812) 및 플래시 메모리 장치(811)를 구비하는 메모리 시스템 장치(810)을 포함할 수 있다. 플래시 메모리 장치(811)에는 마이크로프로세서(830)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(812)를 통해 저장될 것이다. 본 발명에 따른 컴 퓨팅 시스템 장치(800)는 나아가, 램(840) 및 파워 공급 장치(820)을 더 구비할 수 있다. 본 발명의 일 실시예에 따른 플래시 프리프로세서(130)는, 마이크로프로세서(830) 내부에 구비될 수 있다.
본 발명에 따른 컴퓨팅 시스템 장치(800)가 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리 및 베이스밴드 칩셋(baseband chipset)과 같은 모뎀이 추가적으로 제공될 수 있다. 또한, 본 발명에 따른 컴퓨팅 시스템 장치(800)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다.
바람직하게는, 메모리 컨트롤러(812)와 플래시 메모리 장치(811)는, 예를 들면, 데이터를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 컨트롤러 및 플래시 메모리 장치를 구비하는 메모리 카드를 나타내는 도면이다. 상기에서 설명된 본 발명에 따른 플래시 메모리 장치는 도 9에 도시되는 바와 같이, 메모리 컨트롤러(920)와 함께, 메모리 카드(900)를 구성할 것이다. 이러한 경우, 메모리 컨트롤러(920)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다. 도 9의 메모리 컨트롤러(920)에 구비되고 있는 CPU(922), SRAM(921), HOST I/F(923), ECC(924), MEMORY I/F(925) 및 버스(926)의 구조 및 동작은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다.
상기에서 설명된 본 발명에 따른 플래시 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 10은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 방법을 나타내는 순서도(Flowchart)이다. 도 10을 참조하면, 상기 플래시 메모리 프리프로세싱 방법(1000)은, 외부로부터 프로그램 데이터를 입력받는 단계(S110), 플래시 메모리 정보 및 프리프로세싱 테이블에 저장된 데이터 변환 방법에 따라 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하는 단계(S120) 및 상기 프리프로세싱된 데이터에 따라 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 단계(S130)를 포함할 수 있다. 상기 플래시 메모리 프리프로세싱 방법에 관해서는 도 1 내지 도 9를 참조하여 상술하였으므로, 여기에서는 자세한 설명을 생략한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 나타내는 도면이다.
도 2는 본 발명의 다른 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 사용자 인터페이스의 표시화면을 나타내는 도면이다.
도 4는 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 일 예를 나타내는 도면이다.
도 5는 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 다른 예를 나타내는 도면이다.
도 6은 도 1 및 도 2의 플래시 메모리 장치에 구비되는 메모리 셀들의 프로그램 상태의 다른 예를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 인접하는 플래시 메모리 셀 간의 상태 이동의 일 예를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 시스템을 구비하는 컴퓨팅 시스템 장치를 나타내는 블럭도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 컨트롤러 및 플래시 메모리 장치를 구비하는 메모리 카드를 나타내는 도면이다.
도 10은 본 발명의 일 실시예에 따른 플래시 메모리 프리프로세싱 방법을 나 타내는 순서도(Flowchart)이다.
*도면의 주요 부분에 대한 부호의 설명*
110: 플래시 메모리 장치 120: 메모리 컨트롤러
130: 플래시 프리프로세서 133: 프리프로세싱 테이블
136: 재사용 데이터 저장부 139: 사용자 인터페이스
150: 호스트

Claims (10)

  1. 데이터의 기입 및 독출이 가능한 적어도 하나의 플래시 메모리 장치;
    상기 적어도 하나의 플래시 메모리 장치로의 데이터 기입 동작 및 상기 적어도 하나의 플래시 메모리 장치로부터의 데이터 독출 동작을 제어하는 메모리 컨트롤러; 및
    외부로부터 프로그램 데이터를 입력받고, 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하며, 상기 프리프로세싱된 데이터를 상기 메모리 컨트롤러로 출력하는 플래시 프리프로세서를 구비하고,
    상기 메모리 컨트롤러는 상기 프리프로세싱된 데이터에 따라 상기 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 것을 특징으로 하는 플래시 메모리 프리프로세싱(Preprocessing) 시스템.
  2. 제 1항에 있어서, 상기 플래시 프리프로세서는,
    호스트 내부에 하드웨어 또는 소프트웨어로서 구비되는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  3. 제 1항에 있어서, 상기 플래시 메모리 프리프로세싱 시스템은,
    플래시 메모리의 정보에 따른 데이터 변환 방법 데이터를 저장하는 프리프로세싱 테이블을 더 구비하고,
    상기 플래시 프리프로세서는,
    상기 메모리 컨트롤러로부터 입력받은 플래시 메모리의 정보 및 상기 프리프로세싱 테이블에 저장된 데이터 변환 방법에 따라 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  4. 제 3항에 있어서, 상기 플래시 프리프로세서는,
    상기 입력받은 프로그램 데이터가 프로그램되는 제1 플래시 메모리 셀에 대한 커플링(coupling) 영향을 최소화하기 위하여, 상기 제1 플래시 메모리 셀에 인접하는 제2 플래시 메모리 셀에 저장되는 데이터에 응답하여 상기 프리프로세싱된 데이터의 산포를 조절하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  5. 제 3항에 있어서,
    상기 적어도 하나의 플래시 메모리 장치 각각은, 복수 개의 프로그램 상태들을 갖고,
    상기 플래시 프리프로세서는,
    상기 복수 개의 프로그램 상태들 중 어느 일부의 상태들을 워스트 패턴으로 설정하고, 인접하는 두 개의 플래시 메모리 셀이 상기 워스트 패턴으로 설정된 상태들로 프로그램되는 것을 방지하여, 상기 워스트 패턴 사이에는 상기 인접하는 두 개의 플래시 메모리 셀 간의 상태 이동이 일어나지 않도록, 상기 프로그램 데이터를 변환하여 상기 프리프로세싱된 데이터를 생성하여 출력하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  6. 제 3항에 있어서,
    상기 메모리 컨트롤러로부터 입력받은 플래시 메모리의 정보는 상기 적어도 하나의 플래시 메모리 장치의 배드 블록 및 웨어 레벨링 정보를 포함하고,
    상기 플래시 프리프로세서는,
    상기 적어도 하나의 플래시 메모리 장치의 배드 블록 및 웨어 레벨링 정보에 따라 프리프로세싱된 데이터를 보정하여 출력하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  7. 제 1항에 있어서, 상기 플래시 메모리 프리프로세싱 시스템은,
    상기 플래시 프리프로세서에서 생성된 상기 프리프로세싱된 데이터를 저장하는 재사용 데이터 저장부를 더 구비하고,
    상기 적어도 하나의 플래시 메모리 장치에 동일한 프로그램 데이터를 프로그램하는 경우에는, 상기 재사용 데이터 저장부에 저장된 데이터를 사용하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  8. 제 1항에 있어서, 상기 플래시 메모리 프리프로세싱 시스템은,
    사용자로부터 프로그램 데이터의 신뢰도 수준을 입력받는 사용자 인터페이스를 더 구비하고,
    상기 플래시 프리프로세서는,
    사용자로부터 입력받은 상기 신뢰도 수준에 따라 상기 프리프로세싱된 데이터의 변환 시간 및 신뢰도를 결정하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  9. 제 1항에 있어서, 상기 플래시 프리프로세서는,
    상기 입력받은 프로그램 데이터의 예상 보존 기간에 따라 상기 프리프로세싱된 데이터의 변환 시간 및 신뢰도를 결정하는 것을 특징으로 하는 플래시 메모리 프리프로세싱 시스템.
  10. 외부로부터 프로그램 데이터를 입력받는 단계;
    플래시 메모리 정보 및 프리프로세싱 테이블에 저장된 데이터 변환 방법에 따라 상기 입력받은 프로그램 데이터를 변환하여 프리프로세싱된 데이터를 생성하는 단계;
    상기 프리프로세싱된 데이터에 따라 적어도 하나의 플래시 메모리 장치의 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 프리프로세싱(Preprocessing) 방법.
KR1020090056539A 2009-06-24 2009-06-24 플래시 메모리 프리프로세싱 시스템 및 그 방법 KR101572833B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090056539A KR101572833B1 (ko) 2009-06-24 2009-06-24 플래시 메모리 프리프로세싱 시스템 및 그 방법
US12/780,979 US8583855B2 (en) 2009-06-24 2010-05-17 Flash memory preprocessing system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056539A KR101572833B1 (ko) 2009-06-24 2009-06-24 플래시 메모리 프리프로세싱 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20100138145A true KR20100138145A (ko) 2010-12-31
KR101572833B1 KR101572833B1 (ko) 2015-12-01

Family

ID=43382005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056539A KR101572833B1 (ko) 2009-06-24 2009-06-24 플래시 메모리 프리프로세싱 시스템 및 그 방법

Country Status (2)

Country Link
US (1) US8583855B2 (ko)
KR (1) KR101572833B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436506B1 (ko) * 2008-07-23 2014-09-02 삼성전자주식회사 메모리 장치 및 메모리 데이터 프로그래밍 방법
US20130339603A1 (en) * 2011-12-23 2013-12-19 Feng Zhu Method, apparatus and system for determining access to a memory array
US9514845B1 (en) * 2013-12-12 2016-12-06 SK Hynix Inc. Check after write for assessing wear related degradation in solid state storage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
JP2000067588A (ja) 1998-08-19 2000-03-03 Saginomiya Seisakusho Inc データ記憶装置及びデータ記憶装置の制御方法
JP2004005179A (ja) * 2002-05-31 2004-01-08 Denso Corp Ｅｅｐｒｏｍのデータ記憶方法
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8151163B2 (en) * 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
JP5028577B2 (ja) 2007-02-19 2012-09-19 株式会社メガチップス メモリ制御方法およびメモリシステム
KR100892583B1 (ko) * 2007-06-08 2009-04-08 삼성전자주식회사 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그방법
US20090044032A1 (en) * 2007-08-09 2009-02-12 Timothy Chainer Method, Apparatus and Computer Program Product Providing Instruction Monitoring for Reduction of Energy Usage
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence

Also Published As

Publication number Publication date
US20100332737A1 (en) 2010-12-30
KR101572833B1 (ko) 2015-12-01
US8583855B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN106598479B (zh) 闪速存储器的故障安全擦除的方法和装置
KR101991911B1 (ko) 비트 상태 맵핑 동작을 수행하는 코드 변조 인코더와 코드 변조 디코더를 포함하는 메모리 컨트롤러, 그것을 포함하는 데이터 저장 장치 및 플래시 메모리 시스템
US9513992B2 (en) Method and apparatus to perform concurrent read and write memory operations
KR101824227B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US9208021B2 (en) Data writing method, memory storage device, and memory controller
US10025660B2 (en) Data reading method, memory control circuit unit and memory storage apparatus
US9099193B2 (en) Data storage device and operating method thereof
US9164889B2 (en) Memory system to select program operation method and method thereof
KR20130063191A (ko) 메모리 시스템들 및 그것들의 블록 복사 방법들
JP2006331303A (ja) 記憶装置
US8549214B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
US11114174B2 (en) Memory system processing request based on inference and operating method of the same
KR20100070026A (ko) 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
US20120215963A1 (en) Semiconductor Memory Systems that Include Data Randomizers and Related Devices, Controllers and Methods
US9043672B2 (en) Memory controller, storage device, and memory control method
KR20140121159A (ko) 멀티 레벨 셀 메모리 시스템
US20150019796A1 (en) Data storage device and operating method thereof
KR20150087646A (ko) 불 휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20100088898A (ko) 플래시 메모리 장치, 및 이의 프로그램 및 독출 방법
KR20160110774A (ko) 메모리 장치 및 이를 포함하는 시스템
TW201524135A (zh) 解碼方法、記憶體儲存裝置與記憶體控制電路單元
KR20100138145A (ko) 플래시 메모리 프리프로세싱 시스템 및 그 방법
US10546640B2 (en) Data protecting method and memory storage device
KR20090129625A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN110008145B (zh) 数据保护方法、存储器控制电路单元与存储器存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 4