KR20100138024A - Capacitor in semiconductor memory device and method of fabricating the same - Google Patents

Capacitor in semiconductor memory device and method of fabricating the same Download PDF

Info

Publication number
KR20100138024A
KR20100138024A KR1020090056360A KR20090056360A KR20100138024A KR 20100138024 A KR20100138024 A KR 20100138024A KR 1020090056360 A KR1020090056360 A KR 1020090056360A KR 20090056360 A KR20090056360 A KR 20090056360A KR 20100138024 A KR20100138024 A KR 20100138024A
Authority
KR
South Korea
Prior art keywords
film
electrode metal
aluminum
memory device
semiconductor memory
Prior art date
Application number
KR1020090056360A
Other languages
Korean (ko)
Inventor
송한상
박종범
박종국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090056360A priority Critical patent/KR20100138024A/en
Publication of KR20100138024A publication Critical patent/KR20100138024A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

PURPOSE: A capacitor of a semiconductor memory device and a manufacturing method thereof are provided to prevent the physical variation of a dielectric layer by forming an AZO layer doped with Al as a protection layer on a top electrode metal layer. CONSTITUTION: A bottom electrode metal layer(150) is formed on a substrate(110). A dielectric layer(160) with high dielectric constant is formed on the bottom electrode metal layer. A top electrode metal layer(170) is formed on the dielectric layer with high dielectric constant. An AZO layer(180) doped with Al is formed on the top electrode metal layer as a protection layer. The bottom electrode metal layer has a cylindrical structure.

Description

반도체 메모리소자의 커패시터 및 그 제조방법{Capacitor in semiconductor memory device and method of fabricating the same}Capacitor in semiconductor memory device and method of fabricating the same

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 반도체 메모리소자의 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a capacitor and a method for manufacturing the semiconductor memory device.

반도체 소자의 집적도가 점점 증가함에 따라 소자가 구현되는 면적은 점점 감소되고 있다. 그러나 반도체 메모리소자, 예컨대 디램(DRAM)소자의 경우 소자의 면적이 줄어들더라도 최소한의 필요한 커패시턴스가 확보되어야 한다. 따라서 소자의 면적 감소로 인한 커패시턴스의 감소를 보충하기 위한 여러가지 방법들이 연구되고 있으며, 일 예로 커패시터의 하부전극을 3차원 구조로 만들어서 유효 표면적을 증가시키는 방법이 있다. 커패시터 하부전극의 표면적을 증가시키기 위한 구조로 실린더형 커패시터가 알려져 있다. 실린더형 커패시터는 하부전극이 형성되는 면적이 작더라도 하부전극의 높이가 높으며 그 형상 자체의 특징으로 인해 효과적으로 커패시턴스를 증가시킬 수 있다.As the degree of integration of semiconductor devices increases, the area in which the devices are implemented decreases. However, in the case of a semiconductor memory device, for example, a DRAM device, a minimum necessary capacitance must be secured even if the area of the device is reduced. Therefore, various methods to compensate for the reduction of capacitance due to the reduction of the area of the device have been studied. For example, there is a method of increasing the effective surface area by making the lower electrode of the capacitor into a three-dimensional structure. Cylindrical capacitors are known as structures for increasing the surface area of capacitor lower electrodes. Although the cylindrical capacitor has a small area in which the lower electrode is formed, the height of the lower electrode is high and the capacitance of the cylindrical capacitor can be effectively increased due to its shape.

한편, 접합 구조에 따라 커패시터는 모스 구조, pn 접합 구조, 폴리실리콘-절연체-폴리실리콘(PIP) 구조 및 금속-절연체-금속(MIM) 구조 등의 커패시터들이 있다. 이 중에서 금속-절연체-금속 구조를 제외한 나머지 구조를 갖는 커패시터들은 적어도 한쪽 전극 물질로서 단결정 실리콘이나 다결정 실리콘을 사용한다. 그러나 단결정 실리콘 또는 다결정 실리콘은, 그 물질 특성으로 인하여 커패시터 전극의 저항을 감소시키는데는 한계를 나타내고 있다. 따라서 고속의 커패시터가 요구되는 응용 분야에서는 저 저항의 커패시터 전극을 쉽게 실현할 수 있는 금속-절연체-금속 커패시터가 주로 사용된다. 금속-절연체-금속(MIM) 커패시터는 커패시터의 하부전극 및 상부전극으로 금속막을 사용하여 형성하며, 유전막으로는 고유전율(high-k)을 갖는 유전물질을 사용하여 형성한다.Meanwhile, according to the junction structure, the capacitor includes capacitors such as a MOS structure, a pn junction structure, a polysilicon-insulator-polysilicon (PIP) structure, and a metal-insulator-metal (MIM) structure. Among these, capacitors having a structure other than the metal-insulator-metal structure use single crystal silicon or polycrystalline silicon as at least one electrode material. However, single crystal silicon or polycrystalline silicon shows a limitation in reducing the resistance of the capacitor electrode due to its material properties. Therefore, in applications requiring high-speed capacitors, metal-insulator-metal capacitors are mainly used to easily realize low resistance capacitor electrodes. Metal-insulator-metal (MIM) capacitors are formed using a metal film as the lower electrode and the upper electrode of the capacitor, and a dielectric material having a high-k dielectric constant.

그런데 이와 같은 금속-절연체-금속(MIM) 커패시터에 있어서, 하부전극금속막, 유전막 및 상부전극금속막을 형성한 후 후속공정으로 수행하는 플라즈마 공정에 의해 유전막 특성이 열화되는 문제가 있다. 이와 같은 문제를 해결하기 위하여 상부전극금속막을 형성한 후 그 위에 보호막으로서 비정질 실리콘막을 증착하는 방법이 제안된 바 있다. 그러나 비정질 실리콘막을 증착하는 과정에서 증착시의 온도로 인해 유전막의 누설전류 특성이 열화되는 문제가 발생한다.However, in such a metal-insulator-metal (MIM) capacitor, there is a problem in that the dielectric film characteristics are deteriorated by a plasma process performed after the lower electrode metal film, the dielectric film, and the upper electrode metal film are formed in a subsequent process. In order to solve such a problem, a method of forming an upper electrode metal film and then depositing an amorphous silicon film as a protective film has been proposed. However, in the process of depositing the amorphous silicon film, the leakage current characteristic of the dielectric film is deteriorated due to the deposition temperature.

본 발명이 해결하고자 하는 과제는, 후속의 플라즈마 공정에 의한 유전막 특성을 열화하면서 그 증착과정에서 유전막의 누설전류 특성의 열화를 방지할 수 있도록 하는 반도체 메모리소자의 커패시터 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a capacitor of a semiconductor memory device and a method of manufacturing the same, which can prevent deterioration of the leakage current characteristic of the dielectric film during the deposition process while deteriorating the dielectric film characteristic by a subsequent plasma process. .

본 발명에 따른 반도체 메모리소자의 커패시터는, 기판 위에 배치되는 하부전극금속막과, 하부전극금속막 위에 배치되는 고유전율의 유전막과, 고유전율의 유전막 위에 배치되는 상부전극금속막과, 그리고 상부전극금속막 위에 배치되는 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막을 구비한다.The capacitor of the semiconductor memory device according to the present invention includes a lower electrode metal film disposed on a substrate, a high dielectric constant film disposed on the lower electrode metal film, an upper electrode metal film disposed on the high dielectric constant film, and an upper electrode A zinc oxide (AZO) film doped with aluminum (Al) disposed on the metal film is provided.

일 예에서, 하부전극금속막은 실린더형 구조를 갖는다.In one example, the lower electrode metal film has a cylindrical structure.

일 예에서, 유전막은 지르코늄옥사이드(ZrO2)막 또는 지르코늄옥사이드/알루미늄옥사이드/지르코늄옥사이드(ZrO2/Al2O3/ZrO2)막으로 이루어진다.In one example, the dielectric film is made of a zirconium oxide (ZrO 2) film or a zirconium oxide / aluminum oxide / zirconium oxide (ZrO 2 / Al 2 O 3 / ZrO 2) film.

일 예에서, 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 100Å 내지 300Å의 두께를 갖는다.In one example, the zinc oxide (AZO) film doped with aluminum (Al) has a thickness of 100 kPa to 300 kPa.

본 발명에 따른 반도체 메모리소자의 커패시터 제조방법은, 기판 위에 하부전극금속막을 형성하는 단계와, 하부전극금속막 위에 고유전율의 유전막을 형성하는 단계와, 고유전율의 유전막 위에 상부전극금속막을 형성하는 단계와, 그리고 상부전극금속막 위에 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막을 형성하는 단계를 포함한다.A capacitor manufacturing method of a semiconductor memory device according to the present invention includes forming a lower electrode metal film on a substrate, forming a dielectric film of high dielectric constant on the lower electrode metal film, and forming an upper electrode metal film on the dielectric film of high dielectric constant. And forming a zinc oxide (AZO) film doped with aluminum (Al) on the upper electrode metal film.

일 예에서, 하부전극금속막은 실린더형 구조로 형성한다.In one example, the lower electrode metal film is formed in a cylindrical structure.

일 예에서, 유전막은 지르코늄옥사이드(ZrO2)막 또는 지르코늄옥사이드/알루미늄옥사이드/지르코늄옥사이드(ZrO2/Al2O3/ZrO2)막으로 형성한다.In one example, the dielectric film is formed of a zirconium oxide (ZrO 2) film or a zirconium oxide / aluminum oxide / zirconium oxide (ZrO 2 / Al 2 O 3 / ZrO 2) film.

일 예에서, 고유전율의 유전막을 형성한 후 플라즈마 어닐링 또는 자외선(UV)/오존(O3) 어닐링을 수행하는 단계를 더 포함할 수 있다. 이 경우 플라즈마 어닐링 또는 자외선(UV)/오존(O3) 어닐링은, 300℃ 내지 450℃의 온도 조건에서 수행한다. 그리고 플라즈마 어닐링은 상기 유전막 증착챔버 또는 상기 상부전극금속막 증착챔버 내에서 인-시츄로 수행할 수 있다.In an example, the method may further include performing plasma annealing or ultraviolet (UV) / ozone (O3) annealing after forming a dielectric film having a high dielectric constant. In this case, plasma annealing or ultraviolet (UV) / ozone (O3) annealing is performed at a temperature condition of 300 ° C to 450 ° C. The plasma annealing may be performed in-situ in the dielectric film deposition chamber or the upper electrode metal film deposition chamber.

일 예에서, 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 원자층증착(ALD)법을 사용하여 형성한다.In one example, a zinc oxide (AZO) film doped with aluminum (Al) is formed using atomic layer deposition (ALD).

일 예에서, 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 200℃ 내지 450℃의 온도범위 내에서 형성한다.In one example, a zinc oxide (AZO) film doped with aluminum (Al) is formed within a temperature range of 200 ° C to 450 ° C.

일 예에서, 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 100Å 내지 300Å의 두께로 형성한다.In one example, a zinc oxide (AZO) film doped with aluminum (Al) is formed to a thickness of 100 Å to 300 Å.

본 발명에 따르면, 금속-절연체-금속(MIM) 구조의 커패시터에서, 상부전극금속막 위에 보호막으로서, 비정질 실리콘막보다 증착 온도가 낮고 플라즈마에 대한 보호 특성이 우수한 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막을 형성함으로써, 유전막의 물성변화를 방지할 수 있으며, 이에 따라 커패시터의 전기적 특성을 개선하고 동작 신뢰성을 향상시킬 수 있다는 이점이 제공된다.According to the present invention, in a capacitor having a metal-insulator-metal (MIM) structure, a zinc oxide doped with aluminum (Al), which has a lower deposition temperature and better protection against plasma than an amorphous silicon film, as a protective film on the upper electrode metal film. By forming the (AZO) film, it is possible to prevent a change in the physical properties of the dielectric film, thereby providing an advantage that the electrical characteristics of the capacitor can be improved and the operation reliability can be improved.

도 1 내지 도 5는 본 발명에 따른 반도체 메모리소자의 커패시터 및 그 제조방법을 설명하기 위해 나타내 보인 단면도들이다.1 to 5 are cross-sectional views illustrating a capacitor and a method of manufacturing the semiconductor memory device according to the present invention.

도 1을 참조하면, 반도체기판(110) 위에 층간절연막(120)을 형성한다. 층간절연막(120)은 산화막으로 형성하지만, 이에 한정되는 것은 아니다. 층간절연막(120) 내에는 절연막(120)을 관통하여 반도체기판(110)의 불순물영역(미도시)에 연결되는 컨택플러그(122)가 배치된다. 컨택플러그(122)는 폴리실리콘막으로 형성할 수 있다. 비록 도면에 나타내지는 않았지만, 디램(DRAM) 소자의 경우 반도체기판(100) 위에는 워드라인(word line) 및 비트라인(bit line)이 배치된다. 다음에 층간절연막(120) 및 컨택플러그(122) 위에 식각정지막(130)을 형성한다. 층간절연막(120)을 산화막으로 형성한 경우 식각정지막(130)은 질화막으로 형성할 수 있다. 다음에 식각정지막(130) 위에 절연막(140)을 형성하고, 절연막(140)을 일부 제거하여 컨택플러그(122) 위의 식각정지막(130)을 노출시키는 컨택홀(142)을 형성한다.Referring to FIG. 1, an interlayer insulating layer 120 is formed on a semiconductor substrate 110. The interlayer insulating film 120 is formed of an oxide film, but is not limited thereto. In the interlayer insulating layer 120, a contact plug 122 penetrating the insulating layer 120 and connected to an impurity region (not shown) of the semiconductor substrate 110 is disposed. The contact plug 122 may be formed of a polysilicon film. Although not shown in the drawings, a word line and a bit line are disposed on the semiconductor substrate 100 in the case of a DRAM device. Next, an etch stop layer 130 is formed on the interlayer insulating layer 120 and the contact plug 122. When the interlayer insulating layer 120 is formed of an oxide film, the etch stop layer 130 may be formed of a nitride film. Next, an insulating layer 140 is formed on the etch stop layer 130, and a portion of the insulating layer 140 is removed to form a contact hole 142 exposing the etch stop layer 130 on the contact plug 122.

도 2를 참조하면, 컨택홀(142)에 의해 노출되는 식각정지막(130)을 제거하여 컨택플러그(142)의 일부 표면이 노출되도록 한다. 다음에 노출된 컨택플러그(142) 표면 및 절연막(140) 위에 하부전극금속막(150)을 형성하고, 평탄화 또는 에치백(etch back)을 수행하여 노드(node) 분리시킨다. 일 예에서, 하부전극금속막(150)은 100Å 내지 300Å 두께의 탄탈륨나이트라이드(TaN)막, 텅스텐(W)막, 텅스텐나이트라이드(WN)막, 류테늄(Ru)막, 티타늄나이트라이드(TiN)막, 루테늄옥사이드(RuO2)막, 이리듐(Ir)막, 이리듐옥사이드(IrO2)막, 백금(Pt)막, 류테늄/루테늄옥 사이드(Ru/RuO2)막, 이리듐/이리듐옥사이드(Ir/IrO2)막, 또는 스트론튬류테늄옥사이드(SiRuO3)막으로 형성한다. 비록 도면에 나타내지는 않았지만, 하부전극금속막(150)을 형성하기 전에 티타늄/티타늄나이트라이드(Ti/TiN)막의 장벽금속막(미도시)을 형성할 수 있다. 장벽금속막을 형성하는 경우, 후속 열공정에 의해 컨택플러그(122)와 장벽금속막의 접촉부분에는 금속실리사이드막이 형성될 수 있다.Referring to FIG. 2, the surface of the contact plug 142 is exposed by removing the etch stop layer 130 exposed by the contact hole 142. Next, a lower electrode metal layer 150 is formed on the exposed contact plug 142 surface and the insulating layer 140, and the node is separated by planarization or etch back. In one example, the lower electrode metal film 150 may be a tantalum nitride (TaN) film, a tungsten (W) film, a tungsten nitride (WN) film, a ruthenium (Ru) film, or a titanium nitride (100 ns to 300 ns thick). TiN) film, ruthenium oxide (RuO2) film, iridium (Ir) film, iridium oxide (IrO2) film, platinum (Pt) film, ruthenium / ruthenium oxide (Ru / RuO2) film, iridium / iridium oxide (Ir / IrO2) film or strontium ruthenium oxide (SiRuO3) film. Although not shown in the drawings, a barrier metal film (not shown) of a titanium / titanium nitride (Ti / TiN) film may be formed before the lower electrode metal film 150 is formed. When the barrier metal film is formed, a metal silicide film may be formed at the contact portion between the contact plug 122 and the barrier metal film by a subsequent thermal process.

도 3을 참조하면, 노드 분리된 하부전극금속막(150) 및 절연막(140)의 상부표면 위에 고유전율(high-k)의 유전막(160)을 형성한다. 일 예에서 유전막(160)은 원자층증착(ALD; Atomic Layer Deposition)법을 이용하여 대략 60Å 내지 120Å 두께의 지르코늄옥사이드(ZrO2)막으로 형성한다. 이 경우 지르코늄(Zr)의 원료 물질로 Zr(NEtMe)4를 사용하고 이 원료 물질의 운반가스로는 아르곤(Ar)을 사용한다. 그리고 산화제로 오존(O3)을 사용하며, 퍼지가스로 질소(N2)를 이용한다. 구체적으로 원자층층착챔버 내에서 원료 물질과 함께 아르곤(Ar)을 20sccm 내지 250sccm의 유량으로 0.1초 내지 10초 공급하여 지르코늄 원자층을 형성한다. 다음에 질소(N2) 가스를 50sccm 내지 400sccm의 유량으로 3초 내지 10초 동안 공급하여 퍼지 단계를 수행한다. 다음에 오존(O3)은 200sccm 내지 500sccm의 유량으로 3초 내지 10초 공급하여 옥사이드 원자층을 형성한다. 다음에 질소(N2) 가스를 50sccm 내지 200sccm의 유량으로 3초 내지 10초 동안 공급하여 퍼지 단계를 수행한다. 이와 같은 과정을 원하는 두께의 지르코늄옥사이드막(ZrO2)막이 형성될 때까지 반복하여 수행한다.Referring to FIG. 3, a high-k dielectric layer 160 is formed on the node-separated lower electrode metal layer 150 and the upper surface of the insulating layer 140. In one example, the dielectric layer 160 is formed of a zirconium oxide (ZrO 2) film having a thickness of about 60 to 120 Å using Atomic Layer Deposition (ALD). In this case, Zr (NEtMe) 4 is used as a raw material of zirconium (Zr), and argon (Ar) is used as a carrier gas of the raw material. And ozone (O3) is used as the oxidant, nitrogen (N2) is used as the purge gas. Specifically, in the atomic layer deposition chamber, argon (Ar) is supplied together with the raw material at a flow rate of 20 sccm to 250 sccm for 0.1 seconds to 10 seconds to form a zirconium atomic layer. Next, a purge step is performed by supplying nitrogen (N 2) gas at a flow rate of 50 sccm to 400 sccm for 3 to 10 seconds. Next, ozone (O3) is supplied at a flow rate of 200 sccm to 500 sccm for 3 to 10 seconds to form an oxide atomic layer. Next, a purge step is performed by supplying nitrogen (N 2) gas at a flow rate of 50 sccm to 200 sccm for 3 seconds to 10 seconds. This process is repeated until a zirconium oxide film (ZrO2) film of a desired thickness is formed.

다른 예에서 유전막(160)은, 누설전류특성 개선을 위해 지르코늄옥사이드/알 루미늄옥사이드/지르코늄옥사이드(ZrO2/Al2O3/ZrO2)의 적층구조로 형성할 수도 있다. 하부 및 상부의 지르코늄옥사이드(ZrO2)막의 증착방법은 위에서 설명한 바와 동일하다. 중간에 배치되는 알루미늄옥사이드(Al2O3)막은 원자층증착(ALD)법을 이용하여 10Å 이내의 두께로 형성한다. 이 경우 알루미늄(Al)의 원료 물질로 TMA[Al(CH3)3]를 사용하고 이 원료 물질의 운반가스로는 아르곤(Ar)을 사용한다. 그리고 산화제로 오존(O3)을 사용하며, 퍼지가스로 질소(N2)를 이용한다. 구체적으로 원자층층착챔버 내에서 원료 물질과 함께 아르곤(Ar)을 20sccm 내지 100sccm의 유량으로 0.1초 내지 5초 공급하여 알루미늄 원자층을 형성한다. 다음에 질소(N2) 가스를 50sccm 내지 300sccm의 유량으로 0.1초 내지 5초 동안 공급하여 퍼지 단계를 수행한다. 다음에 오존(O3)은 200sccm 내지 500sccm의 유량으로 3초 내지 10초 공급하여 옥사이드 원자층을 형성한다. 다음에 질소(N2) 가스를 300sccm 내지 1000sccm의 유량으로 0.1초 내지 5초 동안 공급하여 퍼지 단계를 수행한다. 이와 같은 과정을 원하는 두께의 알루미늄옥사이드(Al2O3)막이 형성될 때까지 반복하여 수행한다. 또 다른 예로서 유전막(160)을 지르코늄알루미늄옥사이드(ZrxAlyOz)막의 3성분계 혼합상을 갖는 막으로 형성할 수도 있다.In another example, the dielectric layer 160 may be formed in a stacked structure of zirconium oxide / aluminum oxide / zirconium oxide (ZrO 2 / Al 2 O 3 / ZrO 2) to improve leakage current characteristics. The deposition method of the lower and upper zirconium oxide (ZrO 2) film is the same as described above. The aluminum oxide (Al 2 O 3) film disposed in the middle is formed to a thickness of 10 kPa or less using atomic layer deposition (ALD). In this case, TMA [Al (CH 3) 3] is used as a raw material of aluminum (Al), and argon (Ar) is used as a carrier gas of the raw material. And ozone (O3) is used as the oxidant, nitrogen (N2) is used as the purge gas. Specifically, in the atomic layer deposition chamber, argon (Ar) is supplied together with the raw material at a flow rate of 20 sccm to 100 sccm for 0.1 seconds to 5 seconds to form an aluminum atomic layer. Next, a purge step is performed by supplying nitrogen (N 2) gas at a flow rate of 50 sccm to 300 sccm for 0.1 seconds to 5 seconds. Next, ozone (O3) is supplied at a flow rate of 200 sccm to 500 sccm for 3 to 10 seconds to form an oxide atomic layer. Next, a purge step is performed by supplying nitrogen (N 2) gas at a flow rate of 300 sccm to 1000 sccm for 0.1 to 5 seconds. This process is repeated until an aluminum oxide (Al 2 O 3) film of a desired thickness is formed. As another example, the dielectric film 160 may be formed of a film having a three-component mixed phase of a zirconium aluminum oxide (ZrxAlyOz) film.

도 3을 참조하면, 도면에서 화살표로 나타낸 바와 같이, 유전막(160)에 대한 어닐링(annealing)을 수행한다. 이와 같은 어닐링에 의해 유전막(160)의 결정성이 변화되고, 이에 따라 유전상수가 증가되면서 누설전류 발생은 최소화된다. 또한 유전막(160) 내의 탄소, 수소 등과 같은 불순물과 탄소 공공과 같은 결함이 제거된다. 어닐링은, 300℃ 내지 450℃의 온도 조건의 플라즈마 어릴링 방법 또는 자외 선(UV)/오존(O3) 어닐링 방법을 사용하여 수행한다. 플라즈마 어닐링 방법을 사용하는 경우, 플라즈마 챔버의 압력은 0.1torr 내지 1torr로 유지하고 플라즈마 파워는 50W 내지 300W로 설정한다. 그리고 이와 같은 조건에서 O2, O2, N2O 및 N2/O2 가스를 100sccm 내지 200sccm 유량으로 30초 내지 120초 공급하면서 플라즈마 처리를 수행한다. 이와 같은 플라즈마 어닐링은 유전막(160) 증착 후 유전막 증착챔버에서 수행되거나, 또는 후속의 상부전극금속막 증착 전 상부전극금속막 증착챔버에서 인-시츄(in-situ)로 수행할 수 있다. 자외선(UV)/오존(O3) 어닐링 방법을 사용하는 경우, 챔버 또는 퍼니스(furnace)의 램프 강도(lamp intensity)를 15mV/㎠ 내지 30mV/㎠로 설정하여 2분 내지 10분 동안 자외선(UV)/오존(O3) 처리를 수행한다. Referring to FIG. 3, annealing of the dielectric layer 160 is performed as indicated by arrows in the figure. Such annealing changes the crystallinity of the dielectric layer 160, thereby increasing the dielectric constant and minimizing leakage current. In addition, impurities such as carbon, hydrogen, and the like in the dielectric layer 160 and defects such as carbon vacancy are removed. Annealing is carried out using a plasma annealing method or a ultraviolet (UV) / ozone (O3) annealing method at a temperature condition of 300 ° C to 450 ° C. When using the plasma annealing method, the pressure of the plasma chamber is maintained at 0.1 to 1 tor and the plasma power is set to 50 to 300 tow. In this condition, plasma treatment is performed while supplying O 2, O 2, N 2 O, and N 2 / O 2 gas at a flow rate of 100 sccm to 200 sccm for 30 seconds to 120 seconds. Such plasma annealing may be performed in the dielectric film deposition chamber after the deposition of the dielectric film 160 or in-situ in the upper electrode metal film deposition chamber before the subsequent deposition of the upper electrode metal film. When using an ultraviolet (UV) / ozone (O3) annealing method, the lamp intensity of the chamber or furnace is set at 15 mV / cm 2 to 30 mV / cm 2 for 2 to 10 minutes Perform ozone (O3) processing.

도 4를 참조하면, 어닐링이 수행된 유전막(160) 위에 상부전극금속막(170)을 형성한다. 상부전극금속막(170)은 티타늄나이트라이드(TiN)막, 탄탈륨나이트라이드(TaN)막, 텅스텐(W)막, 텅스텐나이트라이드(WN)막, 류테늄(Ru)막, 루테늄옥사이드(RuO2)막, 이리듐(Ir)막, 이리듐옥사이드(IrO2)막, 백금(Pt)막, 류테늄/루테늄옥사이드(Ru/RuO2)막, 이리듐/이리듐옥사이드(Ir/IrO2)막, 또는 스트론튬류테늄옥사이드(SiRuO3)막으로 형성한다. 이와 같은 상부전극금속막(170)은 화학기상증착(CVD)방법 또는 물리기상증착(PVD)방법을 사용하여 형성할 수 있다.Referring to FIG. 4, the upper electrode metal film 170 is formed on the dielectric film 160 on which the annealing is performed. The upper electrode metal film 170 includes a titanium nitride (TiN) film, a tantalum nitride (TaN) film, a tungsten (W) film, a tungsten nitride (WN) film, a ruthenium (Ru) film, and ruthenium oxide (RuO2). Film, iridium (Ir) film, iridium oxide (IrO2) film, platinum (Pt) film, ruthenium / ruthenium oxide (Ru / RuO2) film, iridium / iridium oxide (Ir / IrO2) film, or strontium ruthenium oxide ( SiRuO3) film. The upper electrode metal film 170 may be formed using a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method.

도 5를 참조하면, 상부전극금속막(170) 위에 보호막(passivation layer)으로서 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막(180)을 100Å 내지 300Å 두께로 형성한다. 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막(180)은 알루미늄증착(ALD)법을 사용하여 형성할 수 있다. 이때 온도를 200℃ 내지 450℃로 유지하여, 알루미 늄(Al)이 도핑된 징크옥사이드(AZO)막(180) 형성에 의한 유전막(170)의 누설전류 특성열화를 방지한다. 이와 같이 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막(180)은 비정질 실리콘막에 비하여 증착 온도가 낮으며, 또한 플라즈마에 대한 보호 특성도 우수하므로, 보호막 증착에 의한 유전막의 누설전류 특성 열화도 방지되며, 동시에 후속의 플라즈마 공정에 의한 플라즈마 데미지도 억제시키는 기능을 수행한다.Referring to FIG. 5, a zinc oxide (AZO) film 180 doped with aluminum (Al) as a passivation layer is formed on the upper electrode metal film 170 to have a thickness of 100 to 300 Å. The zinc oxide (AZO) film 180 doped with aluminum (Al) may be formed using an aluminum deposition (ALD) method. In this case, the temperature is maintained at 200 ° C. to 450 ° C. to prevent the leakage current characteristics of the dielectric film 170 from being deteriorated by the formation of the aluminum oxide (AZO) doped zinc oxide (AZO) film 180. As described above, the zinc oxide (AZO) film 180 doped with aluminum (Al) has a lower deposition temperature than the amorphous silicon film and excellent protection against plasma, thereby deteriorating leakage current characteristics of the dielectric film due to deposition of the protective film. It also prevents, and at the same time serves to suppress the plasma damage by the subsequent plasma process.

도 1 내지 도 5는 본 발명에 따른 반도체 메모리소자의 커패시터 및 그 제조방법을 설명하기 위해 나타내 보인 단면도들이다.1 to 5 are cross-sectional views illustrating a capacitor and a method of manufacturing the semiconductor memory device according to the present invention.

Claims (13)

기판 위에 배치되는 하부전극금속막;A lower electrode metal film disposed on the substrate; 상기 하부전극금속막 위에 배치되는 고유전율의 유전막;A dielectric film having a high dielectric constant disposed on the lower electrode metal film; 상기 고유전율의 유전막 위에 배치되는 상부전극금속막; 및An upper electrode metal film disposed on the high dielectric constant dielectric film; And 상기 상부전극금속막 위에 배치되는 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막을 구비하는 반도체 메모리소자의 커패시터.And a zinc oxide (AZO) layer doped with aluminum (Al) disposed on the upper electrode metal layer. 제1항에 있어서,The method of claim 1, 상기 하부전극금속막은 실린더형 구조를 갖는 반도체 메모리소자의 커패시터.The lower electrode metal film is a capacitor of a semiconductor memory device having a cylindrical structure. 제1항에 있어서,The method of claim 1, 상기 유전막은 지르코늄옥사이드(ZrO2)막 또는 지르코늄옥사이드/알루미늄옥사이드/지르코늄옥사이드(ZrO2/Al2O3/ZrO2)막으로 이루어진 반도체 메모리소자의 커패시터.The dielectric layer includes a zirconium oxide (ZrO 2) film or a zirconium oxide / aluminum oxide / zirconium oxide (ZrO 2 / Al 2 O 3 / ZrO 2) film. 제1항에 있어서,The method of claim 1, 상기 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 100Å 내지 300Å의 두께를 갖는 반도체 메모리소자의 커패시터.The aluminum (Al) doped zinc oxide (AZO) film is a capacitor of a semiconductor memory device having a thickness of 100 ~ 300Å. 기판 위에 하부전극금속막을 형성하는 단계;Forming a lower electrode metal film on the substrate; 상기 하부전극금속막 위에 고유전율의 유전막을 형성하는 단계;Forming a dielectric film having a high dielectric constant on the lower electrode metal film; 상기 고유전율의 유전막 위에 상부전극금속막을 형성하는 단계; 및Forming an upper electrode metal film on the high dielectric constant film; And 상기 상부전극금속막 위에 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막을 형성하는 단계를 포함하는 반도체 메모리소자의 커패시터 제조방법.And forming a zinc oxide (AZO) film doped with aluminum (Al) on the upper electrode metal film. 제5항에 있어서,The method of claim 5, 상기 하부전극금속막은 실린더형 구조로 형성하는 반도체 메모리소자의 커패시터 제조방법.And the lower electrode metal film is formed in a cylindrical structure. 제5항에 있어서,The method of claim 5, 상기 유전막은 지르코늄옥사이드(ZrO2)막 또는 지르코늄옥사이드/알루미늄옥사이드/지르코늄옥사이드(ZrO2/Al2O3/ZrO2)막으로 형성하는 반도체 메모리소자의 커패시터 제조방법.The dielectric film is a zirconium oxide (ZrO2) film or a zirconium oxide / aluminum oxide / zirconium oxide (ZrO2 / Al2O3 / ZrO2) film is a capacitor manufacturing method of a semiconductor memory device. 제5항에 있어서,The method of claim 5, 상기 고유전율의 유전막을 형성한 후 플라즈마 어닐링 또는 자외선(UV)/오존(O3) 어닐링을 수행하는 단계를 더 포함하는 반도체 메모리소자의 커패시터 제조방법.And forming a high-k dielectric film and then performing plasma annealing or ultraviolet (UV) / ozone (O3) annealing. 제8항에 있어서,The method of claim 8, 상기 플라즈마 어닐링 또는 자외선(UV)/오존(O3) 어닐링은, 300℃ 내지 450℃의 온도 조건에서 수행하는 반도체 메모리소자의 커패시터 제조방법.The plasma annealing or ultraviolet (UV) / ozone (O3) annealing, the capacitor manufacturing method of the semiconductor memory device performed at a temperature condition of 300 ℃ to 450 ℃. 제8항에 있어서,The method of claim 8, 상기 플라즈마 어닐링은 상기 유전막 증착챔버 또는 상기 상부전극금속막 증착챔버 내에서 인-시츄로 수행하는 반도체 메모리소자의 커패시터 제조방법.The plasma annealing is performed in-situ in the dielectric film deposition chamber or the upper electrode metal film deposition chamber. 제5항에 있어서,The method of claim 5, 상기 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 원자층증착(ALD)법을 사용하여 형성하는 반도체 메모리소자의 커패시터 제조방법.The aluminum (Al) doped zinc oxide (AZO) film is formed by the atomic layer deposition (ALD) method of the capacitor manufacturing method of a semiconductor memory device. 제5항에 있어서,The method of claim 5, 상기 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 200℃ 내지 450℃의 온도범위 내에서 형성하는 반도체 메모리소자의 커패시터 제조방법.The aluminum (Al) doped zinc oxide (AZO) film is a capacitor manufacturing method of a semiconductor memory device to be formed in a temperature range of 200 ℃ to 450 ℃. 제5항에 있어서,The method of claim 5, 상기 알루미늄(Al)이 도핑된 징크옥사이드(AZO)막은 100Å 내지 300Å의 두께로 형성하는 반도체 메모리소자의 커패시터 제조방법.The aluminum (Al) doped zinc oxide (AZO) film is a capacitor manufacturing method of a semiconductor memory device to form a thickness of 100 ~ 300Å.
KR1020090056360A 2009-06-24 2009-06-24 Capacitor in semiconductor memory device and method of fabricating the same KR20100138024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090056360A KR20100138024A (en) 2009-06-24 2009-06-24 Capacitor in semiconductor memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056360A KR20100138024A (en) 2009-06-24 2009-06-24 Capacitor in semiconductor memory device and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20100138024A true KR20100138024A (en) 2010-12-31

Family

ID=43511545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056360A KR20100138024A (en) 2009-06-24 2009-06-24 Capacitor in semiconductor memory device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20100138024A (en)

Similar Documents

Publication Publication Date Title
KR100640631B1 (en) Capacitor of semiconductor device and method for fabricating the same
US7750385B2 (en) Semiconductor interconnection structures and capacitors including poly-SiGe layers and metal contact plugs
US7713831B2 (en) Method for fabricating capacitor in semiconductor device
KR20020094461A (en) Method of forming a capacitor of a semiconductor device
KR20010057926A (en) Method of forming capacitor in semiconductor device
US7153750B2 (en) Methods of forming capacitors of semiconductor devices including silicon-germanium and metallic electrodes
KR100618869B1 (en) Semiconductor device including capacitor and method for fabricating the same
KR20010064415A (en) Method of forming high efficiency capacitor in semiconductor device
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR20100138024A (en) Capacitor in semiconductor memory device and method of fabricating the same
KR100882090B1 (en) Method for fabricating capacitor of semiconductor device
KR100925028B1 (en) A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same
US20030203567A1 (en) Method of fabricating capacitor with two step annealing in semiconductor device
KR100384868B1 (en) Method for fabricating capacitor
KR100532428B1 (en) Capacitor of semiconductor device and method for fabricating the same
KR100510526B1 (en) Capacitor of semiconductor device and method for fabricating the same
KR101061169B1 (en) Capacitor Formation Method of Semiconductor Device
KR20090114994A (en) Method for fabricating dielectric film and capacitor
KR100924699B1 (en) Semiconductor interconnection structure, Semiconductor device including capacitor and Method of fabricating the same
KR100859263B1 (en) Capacitor of semiconductor device and fabrication method thereof
KR20080109458A (en) Method for fabricating capacitor
KR20040003967A (en) Method for fabricating capacitor in semiconductor device
KR20030002022A (en) Method for fabricating capacitor
KR20080114156A (en) Method for manufacturing semiconductor device
KR20010008412A (en) Method for manufacturing capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application