KR20100137214A - Semiconductor device and method for forming it - Google Patents

Semiconductor device and method for forming it Download PDF

Info

Publication number
KR20100137214A
KR20100137214A KR1020090055522A KR20090055522A KR20100137214A KR 20100137214 A KR20100137214 A KR 20100137214A KR 1020090055522 A KR1020090055522 A KR 1020090055522A KR 20090055522 A KR20090055522 A KR 20090055522A KR 20100137214 A KR20100137214 A KR 20100137214A
Authority
KR
South Korea
Prior art keywords
trench
insulating film
forming
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1020090055522A
Other languages
Korean (ko)
Other versions
KR101102052B1 (en
Inventor
김형기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090055522A priority Critical patent/KR101102052B1/en
Publication of KR20100137214A publication Critical patent/KR20100137214A/en
Application granted granted Critical
Publication of KR101102052B1 publication Critical patent/KR101102052B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

PURPOSE: A semiconductor device and a method for forming the same is provided to improve the property of a semiconductor device while making a trench deeper in forming the element isolation film. CONSTITUTION: A first insulating layer is buried to a first trench formed within a semiconductor substrate(30). A second insulating layer buries the second trench which is formed on the first trench. The second insulating layer is projected to the semiconductor substrate. A third insulating layer is formed on the semiconductor substrate.

Description

반도체 소자 및 그의 형성 방법{Semiconductor device and method for forming it}Semiconductor device and method for forming the same

본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 보다 자세하게는 소자분리막의 균일도를 향상시키는 반도체 소자 및 그의 형성 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of forming the same, and more particularly, to a semiconductor device and a method of forming the same to improve the uniformity of the device isolation film.

최근의 대부분의 전자 제품들(electronic appliances)은 반도체 장치(semiconductor devices)를 구비한다. 상기 반도체 장치는 트랜지스터, 저항 및 커패시터 등의 전자 부품(electronic element)들을 구비하며, 이들 전자 부품들은 상기 전자 제품들의 부분적 기능을 수행할 수 있도록 설계된 후, 반도체 기판 상에 집적된다. 예를 들면, 컴퓨터 또는 디지털 카메라 등의 전자 제품들은 정보 저장을 위한 메모리 칩(memory chip), 정보 제어를 위한 처리 칩(processing chip) 등의 반도체 장치들을 구비하고, 상기 메모리 칩 및 처리 칩은 반도체 기판 상에 집적된 상기 전자 부품들을 구비한다. Most modern electronic appliances are equipped with semiconductor devices. The semiconductor device includes electronic elements such as transistors, resistors, and capacitors, which are designed to perform partial functions of the electronic products and then integrated on a semiconductor substrate. For example, electronic products such as a computer or a digital camera include semiconductor devices such as a memory chip for storing information and a processing chip for controlling information, and the memory chip and the processing chip are semiconductors. And the electronic components integrated on a substrate.

한편, 상기 반도체 장치들은 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 점점 더 고집적화될 필요가 있다. 반도체 메모리 소자의 집적도가 높아지면서 디자인 룰(design rule)이 감소하게 되어 반도체 소자의 패턴도 미세화되고 있다. 패턴이 미세화되면서 반도체 메모리 소자, 예를 들어 디램(DRAM; Dynamic Random Access Memory) 소자의 데이터 유지 시간(data retention time)을 조절하여 소자의 수율을 향상시키는 소자분리공정(Isolation process)의 중요성이 더욱 높아지고 있다. 반도체 소자의 데이터 유지 시간을 향상시키기 위해 소자분리공정에서부터 많은 공정 개발 및 공정 물질의 연구가 이루어지고 있다. On the other hand, the semiconductor devices need to be increasingly integrated in order to meet the excellent performance and low price required by the consumer. As the degree of integration of semiconductor memory devices increases, design rules decrease, and the pattern of semiconductor devices becomes smaller. As the pattern becomes finer, the importance of an isolation process, which improves the yield of the device by adjusting the data retention time of a semiconductor memory device, for example, a dynamic random access memory (DRAM) device, is more important. It is rising. In order to improve data retention time of semiconductor devices, many process developments and process materials are being conducted from device isolation processes.

이러한 소자분리공정 가운데 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 트렌치형 소자분리(STI; Shallow Trench Isolation)공정을 이용하여 소자분리막을 형성하고 있다. 트렌치형 소자분리 공정에 의해 형성되는 소자분리막은 통상적으로 노광기술과 식각공정에 의해 반도체 기판에 소정 깊이의 트렌치를 형성하고, 절연막으로 트렌치를 매립한 후 평탄화하는 과정으로 이루어진다. Among the device isolation processes, a device isolation layer is formed by using a trench trench isolation (STI) process having a small width and excellent device isolation characteristics. A device isolation film formed by a trench type device isolation process is generally a process of forming a trench of a predetermined depth in a semiconductor substrate by an exposure technique and an etching process, filling a trench with an insulating film, and then planarizing it.

한편, 트렌치를 매립하는 갭필(gap-fill) 특성을 향상시키기 위해 갭필 물질로 고밀도 플라즈마(HDP; High density plasma) 산화막을 이용하거나 증착-식각-증착(DED; Deposition-etch-deposition) 방법을 이용하고 있다. 그러나 이러한 갭필 물질 및 갭필 방법 또한, 소자의 크기가 60nm 급으로 점점 더 축소되면서 트렌치를 매립하는데 한계를 나타내고 있다. 이에 따라 용매(solvent)와 용질(solute)이 섞여 있는 화합물로 이루어진 유동성 절연막을 이용한 스핀 온 절연막(SOD; Spin On Dielectric) 공정을 이용하여 트렌치를 매립하고 있다. On the other hand, in order to improve the gap-fill (gap-fill) characteristics of filling the trench, a high density plasma (HDP) oxide film or a deposition-etch-deposition (DED) method is used as a gap fill material. Doing. However, these gap fill materials and gap fill methods also show limitations in filling trenches as the device size is gradually reduced to 60 nm. Accordingly, trenches are embedded by using a spin on dielectric (SOD) process using a fluid insulating layer made of a compound in which a solvent and a solute are mixed.

한편, 반도체 소자의 집적도가 향상됨에 따라 좁은 면적에 깊은 두께의 반도체 기판을 식각하여 트렌치를 형성하는 것이 요구되고 있다. 그러나, 반도체 기판을 식각하여 깊은 트렌치를 형성하는 것은 현 공정상 어려운 실정이며, 전체 웨이 퍼에서 트렌치 깊이의 균일도 또한 취약해지고 있는 실정이다. 게다가, 트렌치의 균일도가 취약해짐에 따라 셀과 셀 사이에 누설 전류(leakage current)가 발생할 경우 셀에 저장된 전하가 손실되어 반도체 소자의 특성을 열화시키는 문제가 있다. Meanwhile, as the degree of integration of semiconductor devices is improved, it is required to form trenches by etching semiconductor substrates having a deep thickness in a narrow area. However, forming a deep trench by etching the semiconductor substrate is difficult in the current process, and uniformity of the trench depth in the entire wafer is also weakened. In addition, as the uniformity of the trench becomes weak, when a leakage current occurs between the cell and the cell, the charge stored in the cell is lost, thereby deteriorating the characteristics of the semiconductor device.

본 발명은 반도체 소자의 소자분리막을 형성하기 위한 트렌치의 깊이의 균일도가 취약하여 반도체 소자의 특성을 저하시키는 문제를 해결하고자 한다.The present invention is to solve the problem that the uniformity of the depth of the trench for forming the device isolation film of the semiconductor device deteriorate the characteristics of the semiconductor device.

본 발명의 반도체 소자는 반도체 기판 내에 형성된 제 1 트렌치에 매립된 제 1 절연막과, 상기 제 1 트렌치 상부에 형성된 제 2 트렌치를 매립하며 상기 반도체 기판 상으로 돌출된 제 2 절연막과 상기 반도체 기판 상으로 돌출된 상기 제 2 절연막 측벽 및 상기 반도체 기판 상에 구비된 제 3 절연막을 포함하는 것을 특징으로 한다. The semiconductor device of the present invention includes a first insulating film embedded in a first trench formed in a semiconductor substrate, a second insulating film buried in a second trench formed on the first trench, and protruding onto the semiconductor substrate. And a third insulating film provided on the protruding second insulating film sidewall and the semiconductor substrate.

이때, 상기 제 1 트렌치는 상기 트렌치 상부보다 큰 폭을 갖는 원형인 것을 특징으로 한다. At this time, the first trench is characterized in that the circular shape having a larger width than the upper portion of the trench.

그리고, 상기 제 1 트렌치는 상기 트렌치 상부보다 작은 폭을 갖는 것을 특징으로 한다. The first trench may have a smaller width than the upper portion of the trench.

이때, 상기 제 1 트렌치는 500Å 내지 1000Å의 두께를 갖는 것을 특징으로 한다. In this case, the first trench is characterized in that it has a thickness of 500 kV to 1000 kV.

그리고, 상기 제 2 트렌치는 1000Å 내지 2000Å의 두께를 갖는 것을 특징으로 한다. In addition, the second trench is characterized in that it has a thickness of 1000 ~ 2000Å.

그리고, 상기 1 절연막은 SOG(spin on glass)인 것을 특징으로 한다. SOG는 SOD 및 HDP 보다 유동성이 많아 제 1 트렌치를 매립하는데 매우 용이하다. 특히 원 형의 형태를 갖거나 제 2 트렌치보다 폭이 좁은 경우에도 용이하게 매립되도록 할 수 있다.In addition, the one insulating film is characterized in that the SOG (spin on glass). SOG is more fluid than SOD and HDP, making it very easy to fill the first trench. In particular, it can be easily buried in the form of a circular shape or even narrower than the second trench.

그리고, 상기 제 2 절연막은 SOD(Spin On Dielectric), HDP(High density plasma) 또는 이들의 조합인 것을 특징으로 한다. The second insulating layer may be a spin on dielectric (SOD), a high density plasma (HDP), or a combination thereof.

그리고, 상기 제 3 절연막은 라이너 질화막(liner nitride)인 것을 특징으로 한다.The third insulating layer may be a liner nitride layer.

그리고, 상기 제 1 절연막 및 상기 제 2 절연막 측벽에 제 4 절연막을 더 구비하는 것을 특징으로 한다.Further, a fourth insulating film is further provided on sidewalls of the first insulating film and the second insulating film.

이때, 상기 제 4 절연막은 고온산화막(High temperature oxidation)인 것을 특징으로 한다.In this case, the fourth insulating film is characterized in that the high temperature oxidation (High temperature oxidation).

또한, 상기 1 절연막 측벽에 구비된 상기 제 4 절연막 측벽에 제 5 절연막을 더 구비하는 것을 특징으로 한다.In addition, a fifth insulating film may be further provided on the sidewall of the fourth insulating film provided on the sidewall of the first insulating film.

이때, 상기 제 5 절연막은 산화막인 것을 특징으로 한다.At this time, the fifth insulating film is characterized in that the oxide film.

본 발명의 반도체 소자의 형성 방법은 반도체 기판에 제 1 트렌치를 형성하는 단계와 상기 반도체 기판 상에 상기 제 1 트렌치 저부를 노출시키는 제 1 절연막을 형성하는 단계와 상기 제 1 트렌치 저부에 제 2 트렌치를 형성하는 단계와 상기 제 2 트렌치에 제 2 절연막을 매립하는 단계 및 상기 제 1 트렌치 및 상기 제 1 절연막 측벽에 제 3 절연막을 매립하는 단계를 포함하는 것을 특징으로 한다. 이 결과 트렌치를 형성하는데 있어서, 제 1 트렌치를 형성한 후 제 2 트렌치를 형성함으로써 깊은 깊이를 한꺼번에 식각하는 과정에서 트렌치의 균일도를 저하시키는 문 제가 근본적으로 해결될 수 있다.A method of forming a semiconductor device of the present invention includes forming a first trench in a semiconductor substrate, forming a first insulating film exposing the bottom of the first trench on the semiconductor substrate, and forming a second trench in the first trench bottom. And forming a second insulating film in the second trench and filling a third insulating film in the sidewalls of the first trench and the first insulating film. As a result, in forming the trench, by forming the first trench and then forming the second trench, the problem of lowering the uniformity of the trench in the process of etching deep depth at once may be solved.

이때, 상기 제 1 트렌치를 형성하는 단계는 상기 반도체 기판 상부로부터 1000Å 내지 2000Å 식각하는 단계를 포함하는 것을 특징으로 한다. At this time, the step of forming the first trench is characterized in that it comprises a step of etching 1000 ~ 2000Å from the top of the semiconductor substrate.

그리고, 상기 제 1 절연막을 형성하는 단계는 상기 제 1 트렌치를 포함하는 상기 반도체 기판 상에 상기 제 1 절연막을 형성하는 단계 및 상기 제 1 절연막에 에치백 공정을 수행하여 상기 제 1 트렌치 저부를 노출시키는 단계를 포함하는 것을 특징으로 한다. 이 과정에서 노출된 트렌치의 바닥부는 이후 공정에서 트렌치의 깊이를 추가적으로 증가시키기 위하여 반도체 기판을 식각하는데 노출되는 부분이라 할 수 있다. The forming of the first insulating layer may include forming the first insulating layer on the semiconductor substrate including the first trench and performing an etch back process on the first insulating layer to expose the bottom of the first trench. It characterized in that it comprises a step of. The bottom portion of the trench exposed in this process may be a portion exposed to etching the semiconductor substrate in order to further increase the depth of the trench in a subsequent process.

또한, 상기 제 2 트렌치를 형성하는 단계는 상기 제 1 트렌치 측벽에 남겨진 상기 제 1 절연막을 식각마스크로 상기 제 1 트렌치 저부를 식각하는 단계를 포함하는 것을 특징으로 한다. The forming of the second trench may include etching the bottom of the first trench with an etch mask of the first insulating film remaining on the sidewall of the first trench.

그리고, 상기 제 1 트렌치 저부를 식각하는 단계는 상기 제 1 트렌치 저부로부터 500Å 내지 1000Å 식각하는 단계를 포함하는 것을 특징으로 한다.The etching of the first trench bottom may include etching 500 μs to 1000 μs from the first trench bottom.

이때, 상기 제 1 트렌치 저부를 식각하는 단계는 습식 식각, 화학적 건식 식각 또는 등방성 식각으로 수행되는 것을 특징으로 한다. 이 과정에서 제 1 절연막을 식각마스크로 습식 식각하는 경우 제 1 트렌치보다 폭이 좁은 제 2 트렌치를 형성하거나, 제 1 절연막을 식각마스크로 화학적 건식 식각하는 경우 제 1 트렌치보다 폭이 넓은 원형의 제 2 트렌치를 형성할 수 있다. In this case, the etching of the bottom of the first trench may be performed by wet etching, chemical dry etching, or isotropic etching. In this process, when the first insulating film is wet etched with the etch mask, a second trench having a narrower width than the first trench is formed, or when the first insulating film is chemically dry etched with the etch mask, a circular material having a wider width than the first trench is formed. 2 trenches may be formed.

그리고, 상기 제 2 트렌치를 형성하는 단계 이후 큐어링(curing) 공정을 실 시하는 단계를 더 포함하는 것을 특징으로 한다. 이 결과, 제 2 트렌치 형성하는 단계에서 노출된 반도체 기판이 손상을 받아 실리콘 본딩을 안정화 시킨다.The method may further include performing a curing process after forming the second trench. As a result, the semiconductor substrate exposed in the second trench formation is damaged to stabilize the silicon bonding.

이때, 상기 큐어링 공정을 실시하는 단계에서 상기 제 2 트렌치의 표면에 산화막이 형성되는 것을 특징으로 한다.At this time, in the step of performing the curing process, an oxide film is formed on the surface of the second trench.

그리고, 상기 큐어링 공정을 실시하는 단계 이후 상기 산화막 및 상기 제 1 절연막 측벽에 고온산화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include forming a high temperature oxide film on sidewalls of the oxide film and the first insulating film after performing the curing process.

본 발명은 반도체 소자의 소자분리막의 형성에 있어 트렌치의 깊이를 깊게하면서, 트렌치 깊이의 균일도를 향상시켜 반도체 소자의 특성을 향상시키는 효과를 제공한다.The present invention provides an effect of improving the characteristics of the semiconductor device by improving the uniformity of the trench depth while deepening the trench depth in forming the device isolation film of the semiconductor device.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 따른 반도체 소자를 나타낸 단면도이고, 도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도이며, 도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 나타낸 단면도이고, 도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도이다.1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention, Figures 2a to 2f is a cross-sectional view showing a method of forming a semiconductor device according to an embodiment of the present invention, Figure 3 is another embodiment of the present invention 4A to 4F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 소자분리막은 반도체 기판(10) 내에 형성된 트렌치 하부에 매립된 SOG(24)를 포함하고, 그 상부에 SOG(24)보다 넓은 폭을 갖는 트렌치 상부에 매립된 SOD 및 HDP(26)을 포함한다. 그리고, SOG(24)가 매립된 트렌치 하부와 SOD 및 HDP(26)이 매립된 트렌치 측벽에 형성된 고온산화막(22)을 포함하고, 하부 트렌치 상부에 구비된 고온산화막(22) 측벽 및 반도체 기판(30) 상부에 형성된 라이너 질화막(30)을 포함한다. 이는 트렌치 하부에 매립된 SOG(24)에 의해 종래의 소자분리막 보다 깊은 두께를 갖는 반도체 소자의 소자분리막을 제공하여 반도체 소자의 특성을 열화시키는 문제를 해결한다.As shown in FIG. 1, the device isolation film according to the exemplary embodiment includes an SOG 24 embedded in a lower portion of a trench formed in the semiconductor substrate 10, and has a width wider than that of the SOG 24. And SOD and HDP 26 embedded in the upper portion of the trench. And a high temperature oxide film 22 formed on the trench bottom in which the SOG 24 is embedded, and a trench sidewall in which the SOD and HDP 26 are embedded, and a sidewall of the high temperature oxide film 22 provided on the lower trench and a semiconductor substrate ( 30) a liner nitride film 30 formed thereon. This solves the problem of deteriorating the characteristics of the semiconductor device by providing the device isolation film of the semiconductor device having a thickness thicker than that of the conventional device isolation film by the SOG 24 buried in the lower portion of the trench.

도 2a에 도시된 바와 같이, 반도체 기판(10) 상에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴(미도시)을 식각마스크로 반도체 기판(10)을 식각하여 트렌치(12)를 형성한다. 그 다음, 전체 표면에 산화막(wall oxidation,14)을 형성한 후, 그 상부에 라이너 질화막(liner nitride,16)을 증착한다. 이때, 반도체 기판(10)에 형성된 트렌치의 깊이는 1000Å 내지 2000Å이 되도록 하는 것이 바람직하다.As shown in FIG. 2A, after the photoresist pattern (not shown) is formed on the semiconductor substrate 10, the trench 12 is formed by etching the semiconductor substrate 10 using the photoresist pattern (not shown) as an etching mask. do. Next, a wall oxide 14 is formed on the entire surface, and then a liner nitride 16 is deposited thereon. At this time, it is preferable that the depth of the trench formed in the semiconductor substrate 10 is 1000 kPa to 2000 kPa.

도 2b에 도시된 바와 같이, 라이너 질화막(16)에 에치백 공정을 수행하여 트렌치(12)의 바닥부를 노출시킨다. 이 과정에서 노출된 트렌치(12)의 바닥부는 이후 공정에서 트렌치(16)의 깊이를 추가적으로 증가시키기 위하여 반도체 기판(10)을 식각하는데 노출되는 부분이라 할 수 있다. As shown in FIG. 2B, an etch back process is performed on the liner nitride film 16 to expose the bottom portion of the trench 12. The bottom portion of the trench 12 exposed in this process may be a portion exposed to etching the semiconductor substrate 10 in order to further increase the depth of the trench 16 in a subsequent process.

도 2c에 도시된 바와 같이, 상술한 트렌치(12)에 리세스 공정을 수행하여 트렌치(18)을 형성한다. 이 과정에서 형성된 트렌치(18)의 깊이는 500Å 내지 1000Å인 것이 바람직하다. 그리고, 리세스 공정은 습식 식각 또는 건식 식각으로 수행되는 것이 바람직하다. As shown in FIG. 2C, a trench 18 is formed in the above-described trench 12 to form a trench 18. The depth of the trench 18 formed in this process is preferably 500 kPa to 1000 kPa. In addition, the recess process is preferably performed by wet etching or dry etching.

도 2d에 도시된 바와 같이, 상술한 단계에서 형성된 트렌치(18)에 의해 반도체 기판(10)이 노출되어 있기 때문에 손상을 받은 반도체 기판(10)에 큐어링 공정을 수행하여 노출된 반도체 기판(10) 상에 희생 산화막(20)을 형성하는 것이 바람직하다.As shown in FIG. 2D, since the semiconductor substrate 10 is exposed by the trench 18 formed in the above-described step, the semiconductor substrate 10 exposed by performing a curing process on the damaged semiconductor substrate 10 is exposed. It is preferable to form the sacrificial oxide film 20 on the ().

도 2e에 도시된 바와 같이, 전체 표면에 라이너 고온산화막(high temperature oxidation,22)을 증착한다. 이때, 도 1e에 도시되지는 않았지만 트렌치(12,18)의 폭이 좁고 깊이가 깊기 때문에 트렌치(12,18)의 종횡비가 크기 때문에 갭필 마진이 취약한 경우에는 라이너 고온산화막의 증착두께를 상향조정하여 트렌치(18)를 일부 갭필하는 것이 바람직하다.As shown in FIG. 2E, a liner high temperature oxidation 22 is deposited on the entire surface. In this case, although not shown in FIG. 1E, since the widths of the trenches 12 and 18 are narrow and the depths are deep, the aspect ratio of the trenches 12 and 18 is large, so that when the gap fill margin is weak, the deposition thickness of the liner high temperature oxide film is adjusted upward. It is desirable to partially fill the trench 18.

도 2f에 도시된 바와 같이, 트렌치(18)는 유동성이 좋은 SOG(spin on glass)로 매립되는 것이 바람직하고, 트렌치(12)는 SOD 및 HDP의 조성을 적절히 변화시켜 매립되도록 하는 것이 바람직하다. 이후, 어닐링 공정을 수행하는 것이 바람직하다.As shown in FIG. 2F, the trench 18 is preferably embedded in spin on glass (SOG) with good flowability, and the trench 12 is preferably changed by appropriately changing the composition of SOD and HDP. Thereafter, it is preferable to carry out the annealing process.

이하에서는 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 설명한다. Hereinafter, a method of forming a semiconductor device according to another embodiment of the present invention will be described.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 소자분리막은 반도체 기판(30) 내에 형성된 원형의 트렌치 내부에 매립된 SOG(44)를 포함하고, 그 상부에 원형의 트렌치 보다 좁은 폭을 갖는 트렌치 상부에 매립된 SOD 및 HDP(46)을 포함한다. 그리고, SOD 및 HDP(46)이 매립된 트렌치 측벽에 형성된 고온산화막(42)을 포함하고, 고온산화막(42) 측벽 및 반도체 기판(30) 상부에 형성된 라이너 질화 막(36)을 포함하다. 이는 원형의 트렌치에 매립된 SOG(44)에 의해 종래의 소자분리막 보다 깊은 두께를 갖는 반도체 소자의 소자분리막을 제공하여 반도체 소자의 특성을 열화시키는 문제를 해결한다.As shown in FIG. 3, the device isolation film according to another embodiment of the present invention includes an SOG 44 embedded in a circular trench formed in the semiconductor substrate 30, and has a narrower width than the circular trench thereon. SOD and HDP 46 embedded in the upper portion of the trench having a. The high temperature oxide layer 42 is formed on the trench sidewalls in which the SOD and the HDP 46 are embedded, and the liner nitride layer 36 is formed on the sidewalls of the high temperature oxide layer 42 and the semiconductor substrate 30. This solves the problem of deteriorating the characteristics of the semiconductor device by providing the device isolation film of the semiconductor device having a thickness thicker than that of the conventional device isolation film by the SOG 44 embedded in the circular trench.

도 4a에 도시된 바와 같이, 반도체 기판(30) 상에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴(미도시)을 식각마스크로 반도체 기판(30)을 식각하여 트렌치(32)를 형성한다. 그 다음, 전체 표면에 산화막(wall oxidation,14)을 형성한 후, 그 상부에 라이너 질화막(liner nitride,36)을 증착한다. 이때, 반도체 기판(30)에 형성된 트렌치의 깊이는 1000Å 내지 2000Å이 되도록 하는 것이 바람직하다.As shown in FIG. 4A, after the photoresist pattern (not shown) is formed on the semiconductor substrate 30, the trench 32 is formed by etching the semiconductor substrate 30 using the photoresist pattern (not shown) as an etching mask. do. Next, a wall oxide 14 is formed on the entire surface, and then a liner nitride 36 is deposited thereon. At this time, it is preferable that the depth of the trench formed in the semiconductor substrate 30 is 1000 kPa to 2000 kPa.

도 4b에 도시된 바와 같이, 라이너 질화막(36)에 에치백 공정을 수행하여 트렌치(32)의 바닥부를 노출시킨다. 이 과정에서 노출된 트렌치(32)의 바닥부를 통하여 후속 공정에서 트렌치(36)의 깊이를 추가적으로 증가시키도록 반도체 기판(30)이 식각된다.As shown in FIG. 4B, an etch back process is performed on the liner nitride layer 36 to expose the bottom portion of the trench 32. The semiconductor substrate 30 is etched to further increase the depth of the trench 36 in a subsequent process through the bottom of the trench 32 exposed in this process.

도 4c에 도시된 바와 같이, 상술한 트렌치(32)에 리세스 공정을 수행하여 트렌치(38)을 형성한다. 이 과정에서 형성된 트렌치(38)의 깊이는 500Å 내지 1000Å인 것이 바람직하다. 그리고, 리세스 공정은 화학적 건식 식각(chemical dry etch)로 수행되어 하부가 둥근 형태를 갖도록 하는 것이 바람직하다. As shown in FIG. 4C, a trench 38 is formed in the above-described trench 32 to form a trench 38. The depth of the trench 38 formed in this process is preferably 500 kPa to 1000 kPa. In addition, the recess process is preferably performed by chemical dry etching so that the lower portion has a round shape.

도 4d에 도시된 바와 같이, 상술한 단계에서 형성된 트렌치(38)에 의해 반도체 기판(30)이 노출되어 있기 때문에 손상을 받은 반도체 기판(30)에 큐어링 공정을 수행하여 노출된 반도체 기판(30) 상에 희생 산화막(40)을 형성하는 것이 바람 직하다.As shown in FIG. 4D, since the semiconductor substrate 30 is exposed by the trench 38 formed in the above-described step, the semiconductor substrate 30 exposed by performing a curing process on the damaged semiconductor substrate 30 is exposed. It is preferable to form the sacrificial oxide film 40 on the?

도 4e에 도시된 바와 같이, 전체 표면에 라이너 고온산화막(high temperature oxidation,42)을 증착한다. 이때, 도 2e에 도시되지는 않았지만 트렌치(32,38)의 폭이 좁고 깊이가 깊기 때문에 트렌치(32,38)의 종횡비가 크기 때문에 갭필 마진이 취약한 경우에는 라이너 고온산화막의 증착두께를 상향조정하여 트렌치(38)를 일부 갭필하는 것이 바람직하다.As shown in FIG. 4E, a liner high temperature oxidation 42 is deposited on the entire surface. In this case, although not shown in FIG. 2E, since the widths of the trenches 32 and 38 are narrow and the depths are high, the aspect ratio of the trenches 32 and 38 is large, so that when the gap fill margin is weak, the deposition thickness of the liner high temperature oxide film is adjusted upward. It is desirable to partially gapfill trench 38.

도 4f에 도시된 바와 같이, 트렌치(38)는 유동성이 좋은 SOG(spin on glass)로 매립되는 것이 바람직하고, 트렌치(32)는 SOD 및 HDP의 조성을 적절히 변화시켜 매립되도록 하는 것이 바람직하다. 이후, 어닐링 공정을 수행하는 것이 바람직하다.As shown in FIG. 4F, the trench 38 is preferably embedded in spin on glass (SOG) having good flowability, and the trench 32 is preferably changed by appropriately changing the composition of SOD and HDP. Thereafter, it is preferable to carry out the annealing process.

상술한 바와 같이 트렌치를 형성하는데 있어, 소정 두께의 트렌치를 형성한 후, 트렌치 바닥부에 리세스 공정을 수행하여 깊이가 깊은 트렌치를 형성함으로써 반도체 소자의 특성을 향상시킬 수 있는 효과를 제공한다.As described above, in forming the trench, a trench having a predetermined thickness is formed and then a recessed process is performed at the bottom of the trench to form a deep trench, thereby providing the effect of improving the characteristics of the semiconductor device.

도 1은 본 발명의 일 실시예에 따른 반도체 소자를 나타낸 단면도.1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도.2A to 2F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 나타낸 단면도.3 is a cross-sectional view showing a semiconductor device according to another embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 나타낸 단면도.4A to 4F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another embodiment of the present invention.

Claims (21)

반도체 기판 내에 형성된 제 1 트렌치에 매립된 제 1 절연막;A first insulating film embedded in a first trench formed in the semiconductor substrate; 상기 제 1 트렌치 상부에 형성된 제 2 트렌치를 매립하며, 상기 반도체 기판 상으로 돌출된 제 2 절연막;A second insulating layer filling the second trench formed on the first trench and protruding onto the semiconductor substrate; 상기 반도체 기판 상으로 돌출된 상기 제 2 절연막 측벽 및 상기 반도체 기판 상에 구비된 제 3 절연막을 포함하는 것을 특징으로 하는 반도체 소자.And a third insulating film provided on the semiconductor substrate sidewall and the third insulating film protruding from the semiconductor substrate. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 트렌치는 The first trench is 상기 제 2 트렌치보다 큰 폭을 갖는 원형인 것을 특징으로 하는 반도체 소자.And a circular shape having a width larger than that of the second trench. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 트렌치는The first trench is 상기 제 2 트렌치보다 작은 폭을 갖는 것을 특징으로 하는 반도체 소자.And a width smaller than that of the second trench. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 트렌치는 The first trench is 500Å 내지 1000Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.A semiconductor device having a thickness of 500 kHz to 1000 kHz. 청구항 1에 있어서,The method according to claim 1, 상기 제 2 트렌치는The second trench 1000Å 내지 2000Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.A semiconductor device having a thickness of 1000 GPa to 2000 GPa. 청구항 1에 있어서,The method according to claim 1, 상기 1 절연막은 The first insulating film is SOG(spin on glass)인 것을 특징으로 하는 반도체 소자.A semiconductor device, characterized in that it is a spin on glass (SOG). 청구항 1에 있어서,The method according to claim 1, 상기 제 2 절연막은The second insulating film is SOD(Spin On Dielectric), HDP(High density plasma) 또는 이들의 조합인 것을 특징으로 하는 반도체 소자.SOD (Spin On Dielectric), HDP (High density plasma) or a combination thereof. 청구항 1에 있어서,The method according to claim 1, 상기 제 3 절연막은 The third insulating film is 라이너 질화막(liner nitride)인 것을 특징으로 하는 반도체 소자.A semiconductor device, characterized in that it is a liner nitride film. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 절연막 및 상기 제 2 절연막 측벽에 제 4 절연막을 더 구비하는 것을 특징으로 하는 반도체 소자.And a fourth insulating film on sidewalls of the first insulating film and the second insulating film. 청구항 9에 있어서,The method according to claim 9, 상기 제 4 절연막은The fourth insulating film is 고온산화막(High temperature oxidation)인 것을 특징으로 하는 반도체 소자.A semiconductor device, characterized in that the high temperature oxidation (High temperature oxidation). 청구항 9에 있어서,The method according to claim 9, 상기 1 절연막 측벽에 구비된 상기 제 4 절연막 측벽에On the sidewalls of the fourth insulating film provided on the sidewalls of the first insulating film. 제 5 절연막을 더 구비하는 것을 특징으로 하는 반도체 소자.And a fifth insulating film. 청구항 11에 있어서,The method of claim 11, 상기 제 5 절연막은 The fifth insulating film is 산화막인 것을 특징으로 하는 반도체 소자.It is an oxide film, The semiconductor element characterized by the above-mentioned. 반도체 기판에 제 1 트렌치를 형성하는 단계;Forming a first trench in the semiconductor substrate; 상기 반도체 기판 상에 상기 제 1 트렌치 저부를 노출시키는 제 1 절연막을 형성하는 단계;Forming a first insulating film on the semiconductor substrate, the first insulating layer exposing the bottom of the first trench; 상기 제 1 트렌치 저부에 제 2 트렌치를 형성하는 단계;Forming a second trench in the first trench bottom; 상기 제 2 트렌치에 제 2 절연막을 매립하는 단계; 및Filling a second insulating film in the second trench; And 상기 제 1 트렌치 및 상기 제 1 절연막 측벽에 제 3 절연막을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Embedding a third insulating film in the first trench and the sidewall of the first insulating film. 청구항 13에 있어서,14. The method of claim 13, 상기 제 1 트렌치를 형성하는 단계는Forming the first trench 상기 반도체 기판 상부로부터 1000Å 내지 2000Å 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a semiconductor device from the top of the semiconductor substrate; 청구항 13에 있어서,14. The method of claim 13, 상기 제 1 절연막을 형성하는 단계는Forming the first insulating film 상기 제 1 트렌치를 포함하는 상기 반도체 기판 상에 상기 제 1 절연막을 형성하는 단계; 및Forming the first insulating film on the semiconductor substrate including the first trench; And 상기 제 1 절연막에 에치백 공정을 수행하여 상기 제 1 트렌치 저부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the bottom portion of the first trench by performing an etch back process on the first insulating layer. 청구항 13에 있어서,14. The method of claim 13, 상기 제 2 트렌치를 형성하는 단계는Forming the second trench 상기 제 1 트렌치 측벽에 남겨진 상기 제 1 절연막을 식각마스크로 상기 제 1 트렌치 저부를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the bottom portion of the first trench with an etch mask of the first insulating film remaining on the sidewalls of the first trench. 청구항 13에 있어서,14. The method of claim 13, 상기 제 1 트렌치 저부를 식각하는 단계는Etching the bottom of the first trench 상기 제 1 트렌치 저부로부터 500Å 내지 1000Å 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching 500 to 1000 microseconds from the bottom of the first trench. 청구항 16에 있어서,18. The method of claim 16, 상기 제 1 트렌치 저부를 식각하는 단계는 Etching the bottom of the first trench 습식 식각, 화학적 건식 식각 또는 등방성 식각으로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.A method of forming a semiconductor device, characterized in that it is carried out by wet etching, chemical dry etching or isotropic etching. 청구항 13에 있어서,14. The method of claim 13, 상기 제 2 트렌치를 형성하는 단계 이후After forming the second trench 큐어링(curing) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.A method of forming a semiconductor device, further comprising the step of performing a curing process. 청구항 19에 있어서,The method of claim 19, 상기 큐어링 공정을 실시하는 단계에서In the step of performing the curing process 상기 제 2 트렌치의 표면에 산화막이 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.An oxide film is formed on the surface of the second trench. 청구항 20에 있어서,The method of claim 20, 상기 큐어링 공정을 실시하는 단계 이후After the step of performing the curing process 상기 산화막 및 상기 제 1 절연막 측벽에 고온산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming a high temperature oxide film on sidewalls of the oxide film and the first insulating film.
KR1020090055522A 2009-06-22 2009-06-22 Semiconductor device and method for forming it KR101102052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090055522A KR101102052B1 (en) 2009-06-22 2009-06-22 Semiconductor device and method for forming it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090055522A KR101102052B1 (en) 2009-06-22 2009-06-22 Semiconductor device and method for forming it

Publications (2)

Publication Number Publication Date
KR20100137214A true KR20100137214A (en) 2010-12-30
KR101102052B1 KR101102052B1 (en) 2012-01-04

Family

ID=43511004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055522A KR101102052B1 (en) 2009-06-22 2009-06-22 Semiconductor device and method for forming it

Country Status (1)

Country Link
KR (1) KR101102052B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305859A (en) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 Preparation method, semiconductor devices and the electronic installation of deep groove structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512167B1 (en) * 2001-03-12 2005-09-02 삼성전자주식회사 Method of forming trench type isolation layer
KR20030012116A (en) * 2001-07-30 2003-02-12 주식회사 하이닉스반도체 Method of shallow trench isolation of the semiconductor device
KR20060079350A (en) * 2004-12-30 2006-07-06 주식회사 하이닉스반도체 Method for forming device isolation film of semiconductor device
KR101200509B1 (en) * 2006-10-31 2012-11-14 에스케이하이닉스 주식회사 Method for fabricating semiconductor device with partial silicon on insulator structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305859A (en) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 Preparation method, semiconductor devices and the electronic installation of deep groove structure

Also Published As

Publication number Publication date
KR101102052B1 (en) 2012-01-04

Similar Documents

Publication Publication Date Title
US6821865B2 (en) Deep isolation trenches
KR100538810B1 (en) Method of isolation in semiconductor device
US20150214234A1 (en) Semiconductor device and method for fabricating the same
US20080213967A1 (en) Trench capacitor and method for manufacturing the same
US7851326B2 (en) Method for producing deep trench structures
US6103581A (en) Method for producing shallow trench isolation structure
KR101102052B1 (en) Semiconductor device and method for forming it
JP2008004881A (en) Method of manufacturing element isolation structure section
US20060154435A1 (en) Method of fabricating trench isolation for trench-capacitor dram devices
JP2008130829A (en) Method of fabricating semiconductor device, and semiconductor device
KR100866733B1 (en) Method for manufacturing semiconductor device
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR101078720B1 (en) Method for forming isolation layer of semiconductor device
US10796943B2 (en) Manufacturing method of semiconductor structure
KR100796516B1 (en) Method for manufacturing semiconductor device
KR100929640B1 (en) Manufacturing method of semiconductor device
KR20030056609A (en) Method of forming an isolation film in semiconductor device
US6670691B1 (en) Shallow trench isolation fill process
KR20090067611A (en) Method for forming isolation film in semiconductor device
KR20110091211A (en) Method of manufacturing semiconductor device
KR20050002389A (en) Manufacturing method for semiconductor device
KR20100077617A (en) Method for forming titanium nitride and method for forming buried gate
KR20060134320A (en) Trench isolation layer and method of fabricating the same
KR20080039077A (en) Method for manufacturing semiconductor device
KR20050069427A (en) Method for fabricating shallow trench isolation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee