KR20100133699A - A photolithography marking method for wafer level package - Google Patents

A photolithography marking method for wafer level package Download PDF

Info

Publication number
KR20100133699A
KR20100133699A KR1020090052387A KR20090052387A KR20100133699A KR 20100133699 A KR20100133699 A KR 20100133699A KR 1020090052387 A KR1020090052387 A KR 1020090052387A KR 20090052387 A KR20090052387 A KR 20090052387A KR 20100133699 A KR20100133699 A KR 20100133699A
Authority
KR
South Korea
Prior art keywords
wafer
marking
identification factor
photo
level package
Prior art date
Application number
KR1020090052387A
Other languages
Korean (ko)
Inventor
이원오
최연식
김종규
평 최
Original Assignee
(주)에스팩솔루션
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스팩솔루션, 경북대학교 산학협력단 filed Critical (주)에스팩솔루션
Priority to KR1020090052387A priority Critical patent/KR20100133699A/en
Publication of KR20100133699A publication Critical patent/KR20100133699A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A photolithography marking method for wafer level package is provided to increase the efficiency of marking work with the low cost by implementing the marking on a plurality of chips at one time. CONSTITUTION: An identification factor to be implemented is prepared for marking on a wafer manufacturing apparatus(S11). The identification factor is marked through the photo work forming the pattern on the prepared state. A photosensitive film with which the identification factor can be etched on the back of the wafer is prepared.

Description

웨이퍼 레벨 패키지 이면 사진 식각 마킹방법{A PHOTOLITHOGRAPHY MARKING METHOD FOR WAFER LEVEL PACKAGE}Photolithographic etching method on the back of wafer level package {A PHOTOLITHOGRAPHY MARKING METHOD FOR WAFER LEVEL PACKAGE}

본 발명은 웨이퍼 레벨 패키지 마킹방법에 관한 것으로서 더욱 상세하게는 웨이퍼 상에서 웨이퍼 뒷면에 웨이퍼를 보호할 수 있는 폴리머 코팅을 하는 과정에서 폴리머 코팅 공정 개선을 통해 칩을 절단하여 분리하지 않은 상태에서 각각의 패키지에 보다 쉽게 마킹할 수 있는 방법의 제공에 관한 것이다.The present invention relates to a wafer level package marking method, and more particularly, each package in a state in which a chip is cut and separated without improving the polymer coating process in the process of performing a polymer coating to protect the wafer on the back side of the wafer. The present invention relates to the provision of an easier marking method.

최근 관련 반도체 업계는 상기한 반도체 패키지의 크기를 감소시키는 데 한계가 있다는 점을 인식하고, 별도의 제조 공정을 통해 웨이퍼 레벨에서 부품을 완성하는 웨이퍼 레벨 패키지(Wafer Level Package)로 활성화되어 제조되고 있다.Recently, the related semiconductor industry recognizes that there is a limit to reducing the size of the semiconductor package, and is being activated and manufactured as a wafer level package for completing components at a wafer level through a separate manufacturing process. .

상기와 같은 패키지의 경우 결정구조적으로 취약한 실리콘 웨이퍼를 그대로 드러내기 때문에 부품 실장공정인 SMT 공정에서 제품에 손상이 가기 쉽다. 때문에 웨이퍼 뒷면에 기계적은 충격으로부터 제품을 보호할 수 있는 별도의 보호막을 형성하는 것이 일반적이다. 또한 웨이퍼의 패터닝 된 면이 바닥을 바라보고 실장되는 형태를 취하기 때문에 배면에 식별을 위한 수단으로 특정기호, 숫자 및 문자를 마킹하여 사용자가 패키지의 관리와 사용에 필요한 정보를 쉽게 얻을 수 있도록 하고 있으며, 이러한 마킹을 통하여 패키지의 기능은 물론 제조 및 검사 인자를 식별할 수 있어 후공정에 있어서 반드시 필요하게 된다.In the case of the above package, the silicon wafer, which is vulnerable in crystal structure, is exposed as it is, and thus the product is easily damaged in the SMT process, which is a component mounting process. Therefore, it is common to form a separate protective film on the back side of the wafer to protect the product from mechanical impact. In addition, since the patterned side of the wafer is mounted on the bottom, it is designed to identify specific symbols, numbers, and letters as a means of identification on the back side so that users can easily obtain the information necessary for managing and using the package. Through this marking, the function of the package as well as the manufacturing and inspection factors can be identified, which is necessary for the post process.

종래에는 이러한 웨이퍼 레벨 패키지 상에 마킹을 수행하는 과정을 도 5를 통하여 살펴보면 다음과 같다.Conventionally, the process of performing marking on such a wafer level package will be described with reference to FIG. 5.

마킹하고자 하는 웨이퍼(1)를 카세트(2)에 적재하고, 카세트(2)에 적재된 웨이퍼(1)의 위치를 정렬하고, 웨이퍼(1)의 상부에 구비되는 비젼(3)을 통하여 정렬된 웨이퍼(1)의 전면에 마킹 된 Index를 판독한다.The wafer 1 to be marked is loaded on the cassette 2, the positions of the wafers 1 loaded on the cassette 2 are aligned, and aligned through the vision 3 provided on the wafer 1. The index marked on the front surface of the wafer 1 is read.

상기 웨이퍼(1)의 하방에 비전(3)과 대응하여 움직이도록 구비된 레이저(4)가 움직이면서 기설정된 마킹 정보를 웨이퍼(1)의 배면에 마킹을 수행하는 형태를 취하고 있다.The laser 4 provided below the wafer 1 to move in correspondence with the vision 3 moves to perform marking of predetermined marking information on the back surface of the wafer 1.

상기와 같은 종래 기술에서는 마킹을 위하여 고가의 양면 인식이 가능한 레이저장비를 별도로 설치하여 운영하기 때문에 초기 설치비용이 많이 소요되고, 이로 인하여 칩의 생산 원가 상승을 가져오게 되므로 날로 심화되고 있는 대외적인 경쟁력이 취약하게 되는 단점으로 작용한다.In the prior art as described above, since the laser equipment capable of recognizing expensive double-sided recognition is separately installed and operated, the initial installation cost is increased, which leads to an increase in the production cost of the chip. This is a disadvantage of being vulnerable.

레이저장비의 특성상 사용자가 원하는 마킹을 정확하게 수행하기 위해서는 웨이퍼상의 각각의 칩 배면에 정확한 위치에서 마킹을 수행하지 않을 경우 마킹이미지가 흐려지거나 늘어지게 되는 등의 불량이 발생하게 되므로 정확하게 웨이퍼 상부에 위치한 비젼과 동일한 움직임을 통하여 웨이퍼의 X,Y방향으로 움직여야 하는 번거로움이 있다.Due to the characteristics of the laser equipment, in order to accurately perform the marking desired by the user, if the marking is not performed at the correct position on the back surface of each chip on the wafer, defects such as blurring or sagging of the marking image may occur. There is a hassle to move in the X, Y direction of the wafer through the same movement.

이와 같이 하나의 웨이퍼에 구비되는 수많은 칩에 마킹을 수행하기 위해서는 칩의 수만큼 비젼과 레이저가 움직이면서 일일이 확인하고 마킹하여야 하므로 전체적인 마킹 작업이 느려지게 되므로 생산성이 현저하게 저하되는 문제점을 발생시킨다.In order to perform marking on a large number of chips provided in one wafer as described above, vision and lasers must be checked and marked by moving the number of chips one by one.

상기와 같이 하나의 레이저를 이용하여 웨이퍼에 구비되는 많은 수의 칩에 마킹을 수행하는 시간을 단축하기 위하여 여러 대의 비젼과 레이저를 구비하려 하여도 작은 크기를 가지는 웨이퍼의 특성상 실현 불가능한 실정이다.As described above, even if a plurality of vision and lasers are provided in order to shorten the time for marking a large number of chips provided on a wafer using a single laser, it is impossible to realize the wafer having a small size.

또한, 레이저를 이용한 마킹 방법에서는 웨이퍼 표면(배면)으로 조사되는 레이저의 에너지가 너무 작아서 마킹을 위한 식각 깊이와 폭이 매우 작게 형성되는 경우에는 후속 공정 시 식각 내부로 증착되는 나이트라이드, 옥사이드, 폴리 등으로 인하여 마킹 상태를 구분할 수 없게 된다,In addition, in the marking method using a laser, if the energy of the laser irradiated onto the wafer surface (back) is too small to form an etching depth and width for marking, the nitride, oxide, poly deposited in the etching process in a subsequent process is very small. Etc., the marking state cannot be distinguished.

그리고, 웨이퍼 표면(배면)으로 조사되는 레이저의 에너지가 너무 클 경우에는 마킹되는 식각 외부로 에지 비드가 높게 형성되어 후속 공정 시 탈락 되는 에지 비드에 의해 스크래치가 유발되어 웨이퍼의 불량을 유발하고 품질을 저하시키는 문제점이 발생한다.In addition, when the energy of the laser irradiated onto the wafer surface (back side) is too large, edge beads are formed high outside the etched markings, and scratches are caused by the edge beads dropped during the subsequent process, causing wafer defects and improving the quality. The problem of deterioration arises.

이와 같은 종래 기술에서는 고가의 장비를 이용하면서도 마킹 작업의 실효성이 없어 고비용 저효율의 전형적인 문제점과 더불어, 마킹으로 인하여 칩을 피시비(PCB)와 결합하기 위한 작업인 솔더볼(Solder Ball)을 형성하는 솔더 범핑(Solder Bumping) 작업 등 전체 웨이퍼 작업에 좋지않은 영향을 미치고 있는 실정이다.In the prior art, the use of expensive equipment, but the effectiveness of the marking operation is not effective, with the typical problem of high cost and low efficiency, the solder bumping to form a solder ball (Solder Ball), which is an operation for bonding the chip with PCB due to the marking (Solder Bumping) has a bad effect on the entire wafer operation.

이에 본 발명에서는 상기와 같은 문제점들을 해결하기 위하여 발명한 것으로서 웨이퍼 제조장치에 마킹을 수행하고자 하는 식별인자를 마킹할 수 있도록 하는 준비단계와, 준비된 상태에서 패턴을 형성하는 포토작업을 통하여 식별인자를 마킹하는 패터닝단계를 통하여, 웨이퍼 배면에 각각의 칩 식별인자의 마킹을 한번에 수행함으로서, 저비용으로 고효율의 작업을 통하여 생산원가 절감과 불량발생을 배제하여 균일하고 우수한 품질의 웨이퍼를 제조하도록 하는 것을 특징으로 한다.In the present invention, to solve the problems described above, the identification factor through the preparatory step and the photo work to form a pattern in the prepared state to mark the identification factor to perform marking on the wafer manufacturing apparatus Through the marking patterning step, marking of each chip identification factor on the back surface of the wafer is performed at a time, thereby producing wafers of uniform and excellent quality by eliminating production cost and generating defects through high-efficiency operation at low cost. It is done.

본 발명은 웨이퍼 제조장치에 기본적으로 구비되어 칩을 구성하는 패턴을 형 성하는 노광장치를 이용하여 웨이퍼의 배면에 한번에 많은 수의 칩 전체에 걸쳐 마킹을 수행할 수 있도록 함으로서 저렴한 비용으로 마킹 작업의 효율성을 높이면서 마킹으로 인한 웨이퍼의 불량을 배제하여 전체적인 생산원가의 절감과 더불어 대외적인 경쟁력을 높일 수 있는 등 다양한 효과를 가지는 발명이다.The present invention is a low cost by marking the entire number of chips at a time on the back of the wafer by using an exposure apparatus that is basically provided in the wafer manufacturing apparatus to form a pattern constituting the chip. It is an invention having various effects such as reducing the overall production cost and increasing external competitiveness by eliminating wafer defects due to marking while increasing efficiency.

또한 노광이 되는 물질은 웨이퍼 이면에 접합된 상태로 남아 있게 하여 깨어지기 쉬운 웨이퍼를 PCB실장이 되는 SMT공정 등에서 외부의 물리적 충격으로 보호해 주는 역할을 하게 한다.In addition, the exposed material remains bonded to the back surface of the wafer, thereby protecting the fragile wafer from external physical shocks in the SMT process of PCB mounting.

이하 첨부되는 도면과 관련하여 상기 목적을 달성하기 위한 본 발명의 바람직한 마킹방법에 대하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described a preferred marking method of the present invention for achieving the above object.

도 1은 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹을 위한 장치의 개략도, 도 2는 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹과정을 도시한 공정블럭도, 도 3은 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹과정을 도시한 공정도, 도 4는 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹된 상태를 도시한 웨이퍼의 배면도로서 함께 설명한다.1 is a schematic diagram of an apparatus for wafer level package marking to which the technique of the present invention is applied, FIG. 2 is a process block diagram showing a wafer level package marking process to which the technique of the present invention is applied, and FIG. 3 is a wafer to which the technique of the present invention is applied. Process diagram showing a level package marking process, FIG. 4 is described together as a back view of a wafer showing a wafer level package marking state to which the technique of the present invention is applied.

본 발명에서는 웨이퍼 제조장치(100)에서 웨이퍼(101)를 제조하는 과정에서 웨이퍼(101)에 칩을 구성하는 패턴을 형성하도록 구비하는 포토장비(102)를 이용하여 웨이퍼(101) 배면에 각각의 칩 식별인자(105)의 마킹을 한번에 수행할 수 있도록 하는 것을 특징으로 한다.In the present invention, in the process of manufacturing the wafer 101 in the wafer manufacturing apparatus 100, each of the back surface of the wafer 101 using the photo equipment 102 provided to form a pattern constituting the chip on the wafer 101 It is characterized in that the marking of the chip identifier 105 can be performed at a time.

이를 위하여 본 발명에서는 웨이퍼 제조장치(100)에 마킹을 수행하고자 하는 웨이퍼(101)에 필요한 도트, 폰트 또는 문자와 같은 식별인자(105)를 마킹 할 수 있도록 하는 준비단계(S1)와, 마킹 준비된 상태에서 패턴을 형성하는 포토와 같은 과정으로 마킹을 수행하는 패터닝단계(S2)로 이루어진다.To this end, in the present invention, the preparation step (S1) for marking the identification factor 105, such as dots, fonts or characters required for the wafer 101 to be marked on the wafer manufacturing apparatus 100, and the marking prepared The patterning step (S2) is performed by the marking in the same process as the photo forming a pattern in the state.

상기 준비단계(S1)에서는, 마킹하고자 하는 웨이퍼(101)를 제조장치(100)에 역방향으로 안치하여 웨이퍼(101)의 배면이 상방으로 향하도록 하는 웨이퍼준비과정(S11)과, 웨이퍼(101)의 배면에 식별인자(105)가 식각 될 수 있는 감광막(110)을 구비하는 감광막준비과정(S12)과 감광막(110)에 식별인자(105)가 현상 될 수 있도록 마스크(115)에 식별인자(105)를 천공하여 마킹내용(120)을 형성한 마스크준비과정(S13)으로 이루어진다.In the preparation step S1, the wafer preparation process S11 for placing the wafer 101 to be marked in the reverse direction in the manufacturing apparatus 100 so that the back surface of the wafer 101 faces upward, and the wafer 101. Photosensitive film preparation process (S12) having a photosensitive film 110, which can be etched on the back of the identification factor 105 and the identification factor (105) in the mask 115 so that the identification factor 105 can be developed on the photosensitive film (110) 105 is a mask preparation process (S13) to form a marking content 120 by puncturing.

상기 감광막준비과정(S12)에서는 감광막(110)은 감광성 수지인 포토레지스트(Photoresist)를 도포하여 형성하거나 광경화성 수지인 포토 폴리머(Photopolymer)를 액상형태로 도포 또는 필름형태로 접착하여 형성하도록 한다.In the photoresist film preparation process (S12), the photoresist film 110 is formed by applying a photoresist, which is a photosensitive resin, or by applying a photopolymer, which is a photocurable resin, in a liquid form or by adhering it in a film form.

상기 마스크준비과정(S13)에서는 마킹하고자 하는 식별인자(105)와 동일한 형태로 마킹내용(120)을 웨이퍼(101)에 구비되는 칩의 수만큼 형성한 불투명한 소재의 마스크(115)를 구비한다.In the mask preparation process (S13), a mask 115 of an opaque material is formed in which the marking contents 120 are formed in the same manner as the identification factor 105 to be marked, as many as the number of chips included in the wafer 101. .

물론, 상기 마스크(115)에는 얼라인마크를 구비하여 제조장치(100)에 구비되는 비젼(130)에 의하여 웨이퍼(101)에 구비되는 얼라인마크에 의하여 정렬될 수 있도록 함은 당연할 것이다.Of course, the mask 115 is provided with an alignment mark so that it can be aligned by the alignment mark provided on the wafer 101 by the vision 130 provided in the manufacturing apparatus 100.

상기 패터닝단계(S2)에서는, 웨이퍼(101)의 배면의 감광막(110)과 밀착된 마 스크(115)로 포토장비(102)를 이용하여 노광시키는 노광과정(S21)과, 노광된 감광막(110)을 현상시켜 노광 되지 않은 감광막(110)은 남겨두고 노광 된 부위만 탈락시켜 식별인자(105)가 식각 되도록 하는 현상과정(S22)으로 이루어진다.In the patterning step S2, an exposure process S21 for exposing the photosensitive film 110 on the back surface of the wafer 101 to the mask 115 in close contact with the photo equipment 102 and the exposed photosensitive film 110. ) To develop the development process (S22) so that the identification factor 105 is etched by leaving only the exposed portion while leaving the unexposed photoresist film 110 uncovered.

상기와 같은 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹방법을 통하여 마킹하는 과정을 살펴보면 다음과 같다.Looking at the marking process through the wafer level package marking method to which the technique of the present invention is applied as described above.

먼저 웨이퍼(101)를 제조장치(100)에 배면이 상측으로 위치하도록 역방향으로 안치하고, 그 위에 웨이퍼(101)에 구비되는 각각의 칩에 필요로 하는 식별인자(105)가 현상될 수 있도록 하는 감광막(110)을 준비한다.First, the wafer 101 is placed in the manufacturing apparatus 100 in the reverse direction so that the rear side thereof is positioned upward, and the identification factor 105 required for each chip provided on the wafer 101 can be developed thereon. The photosensitive film 110 is prepared.

상기 감광막(110)은 웨이퍼(101)를 준비한 상태에서 구비 또는 웨이퍼(101)에 미리 작업을 해 둔 상태에서 웨이퍼(101)만 제조장치(100)에 안치하도록 함으로서 준비되도록 하여도 된다.The photosensitive film 110 may be prepared by arranging the wafer 101 only in the manufacturing apparatus 100 in a state where the wafer 101 is prepared or in a state where the wafer 101 is preliminarily worked.

이와 같이 웨이퍼(101)와 감광막(110)의 준비가 완료되면, 감광막(110)의 상측에 마킹하고자 하는 마킹내용(120)을 형성한 마스크(115)를 위치시킨다.When the preparation of the wafer 101 and the photoresist layer 110 is completed as described above, the mask 115 having the marking contents 120 to be marked is positioned on the photoresist layer 110.

상기 마스크(115)에 형성되는 마킹내용(120)은 웨이퍼(101)에 구비되는 각각의 칩의 수와 위치에 맞게 형성됨은 당연할 것이며, 칩과 마킹내용(120)의 위치 결정은 웨이퍼(101)와 마스크(115)에 구비되는 얼라인마크를 통하여 일치시킬 수 있게 되므로서 정 위치 정렬 가능하게 된다.It is obvious that the marking contents 120 formed on the mask 115 are formed according to the number and position of each chip provided on the wafer 101, and the positioning of the chips and marking contents 120 is performed on the wafer 101. ) And the alignment mark provided in the mask 115 can be matched to the right position.

이러한 상태에서 제조장치(100)에 구비되는 포토장비(102)를 이용하여 마스크(115)에서 웨이퍼(101) 방향으로 노광시킴으로서 마스크(115)에 형성된 마킹내용(120)을 통하여서는 빛이 감광막(110)으로 전달되어 노출되고, 그 외의 부 위는 노출되지 않은 상태가 된다.In such a state, light is exposed to the photosensitive film through the marking contents 120 formed on the mask 115 by exposing the mask 115 to the wafer 101 using the photo equipment 102 provided in the manufacturing apparatus 100. 110) is exposed and exposed, the other parts are left unexposed.

노광이 끝난 후에는 웨이퍼(101)를 일반적인 포토 현상과정과 같은 현상처리를 수행함으로서 마킹내용(120)에 의하여 빛에 노출된 식별인자(105) 부위의 감광막(110)이 제거되어 음각으로 식별인자(105)가 마킹 되는 것이다.After the exposure is completed, the photosensitive film 110 at the portion of the identification factor 105 exposed to light by the marking content 120 is removed by performing the same development process as the general photo development process on the wafer 101 to indent the identification factor. 105 is marked.

이러한 공정은 경우에 따라 양각으로 진행 될 수도 있고, 빛에 노출되지 않은 영역이 제거 되는 재료를 감광막(110)으로 사용할 수도 있다.In some cases, the process may be embossed, or a material from which a region not exposed to light is removed may be used as the photosensitive layer 110.

이와 같이 마킹이 완료된 후에는 후공정으로 웨이퍼(101)에 구비되는 각각의 칩 표면(상면)에 솔더범핑을 통하여 PCB와 연결을 위한 솔더볼을 형성한 후 다이싱을 수행함으로서 완료된다.After the marking is completed as described above, a solder ball for connection with the PCB is formed through solder bumping on each chip surface (upper surface) provided in the wafer 101 in a post process, and then completed by dicing.

이러한 본 발명은 웨이퍼 제조장치에 구비되는 포토장비를 이용하여 웨이퍼에 구비되는 많은 수의 칩 배면에 한번에 식별인자를 마킹할 수 있도록 함으로서 전체적인 작업을 효율적으로 수행하여 생산성을 높이는 것은 물론, 고가의 장비를 설치하지 않음으로서 생산원가를 대폭 절감할 수 있다.The present invention uses the photo equipment provided in the wafer manufacturing apparatus to mark the identification factor on the back of a large number of chips at a time, thereby efficiently performing the overall work and increasing productivity, as well as expensive equipment. The cost of production can be greatly reduced by not installing the system.

또한, 포토작업을 통하여 식별인자를 현상시켜 식각시키기 때문에 종래와 같이 식각되는 과정 또는 식각 후 미세한 비드 등에 의하여 웨이퍼를 손상기키는 불량발생이 없어 우수하고 균일한 품질을 생산할 수 있는 등 기대되는 장점이 많은 발명이다.In addition, since the identification factor is developed and etched through the photo work, there is no expectation that the wafer can be produced in excellent and uniform quality because there is no defect that damages the wafer due to the etching process or the fine beads after etching. Many inventions.

도 1은 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹을 위한 장치의 개략도.1 is a schematic diagram of an apparatus for wafer level package marking to which the technique of the present invention has been applied.

도 2는 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹과정을 도시한 공정블럭도.2 is a process block diagram showing a wafer level package marking process to which the technique of the present invention is applied.

도 3은 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹과정을 도시한 공정도.3 is a process chart showing a wafer level package marking process to which the technique of the present invention is applied.

도 4는 본 발명의 기술이 적용된 웨이퍼 레벨 패키지 마킹된 상태를 도시한 웨이퍼의 배면도.4 is a back view of a wafer showing a wafer level package marked state to which the technique of the present invention has been applied.

도 5는 종래 기술이 적용된 웨이퍼 레벨 패키지 마킹 상태를 도시한 구성도.5 is a configuration diagram showing a wafer level package marking state to which the prior art is applied.

*도면의 주요 부분에 사용된 부호의 설명** Description of the symbols used in the main parts of the drawings *

100; 제조장치100; Manufacturing equipment

101; 웨이퍼101; wafer

105; 식별인자105; Identification factor

110; 감광막110; Photoresist

115; 마스크115; Mask

Claims (4)

웨이퍼 제조장치(100)에 마킹을 수행하고자 하는 식별인자(105)를 마킹할 수 있도록 하는 준비단계(S1)와;A preparation step S1 for marking the identification factor 105 to be marked on the wafer manufacturing apparatus 100; 준비된 상태에서 패턴을 형성하는 포토작업을 통하여 식별인자를 마킹하는 패터닝단계(S2)로,In the patterning step (S2) for marking the identification factor through the photo work to form a pattern in a prepared state, 웨이퍼(101) 배면에 각각의 칩 식별인자(105)의 마킹을 한번에 수행하는 것을 특징으로 하는 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법.A wafer level package back surface etching marking method, characterized in that the marking of each chip identifier (105) on the back surface of the wafer (101) at a time. 제 1 항에 있어서;The method of claim 1; 상기 준비단계(S1)는, 마킹하고자 하는 웨이퍼(101)를 제조장치(100)에 역방향으로 안치하여 웨이퍼(101)의 배면이 상방으로 향하도록 하는 웨이퍼준비과정(S11)과;The preparation step (S1), a wafer preparation process (S11) for placing the wafer 101 to be marked in the manufacturing apparatus 100 in the reverse direction so that the back surface of the wafer 101 is directed upward; 웨이퍼(101)의 배면에 식별인자(105)가 식각 될 수 있는 감광막(110)을 구비하는 감광막준비과정(S12)과;A photoresist preparation process (S12) including a photoresist layer (110) on which the identification factor (105) may be etched on the back surface of the wafer (101); 감광막(110)에 식별인자(105)가 현상 될 수 있도록 마스크(115)에 식별인자(105)를 천공하여 마킹내용(120)을 형성한 마스크준비과정(S13)을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법.And a mask preparation process (S13) in which the marking content 120 is formed by drilling the identification factor 105 in the mask 115 so that the identification factor 105 may be developed in the photosensitive film 110. How to mark photo etching on the level package. 제 1 항에 있어서;The method of claim 1; 상기 패터닝단계(S2)는, 웨이퍼(101)의 배면의 감광막(110)과 밀착된 마스크(115)로 포토장비(102)를 이용하여 노광시키는 노광과정(S21)과;The patterning step (S2), the exposure process (S21) for exposing using a photo equipment 102 to the mask 115 in close contact with the photosensitive film 110 on the back of the wafer 101; 노광된 감광막(110)을 현상시켜 노광 되지 않은 감광막(110)은 남겨두고 노광 된 부위만 탈락시켜 식별인자(105)가 식각 되도록 하는 현상과정(S22)을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법.The development of the exposed photoresist film 110, leaving the unexposed photoresist film 110, but only the exposed portion is removed, so that the identification factor 105 is etched to include an etching process (S22), characterized in that it comprises a Photo Etch Marking Method. 제 2 항에 있어서;The method of claim 2; 상기 감광막(110)은 감광성 수지인 포토레지스트(photoresist)를 도포하여 형성하거나 또는 광경화성 수지인 포토 폴리머(photopolymer)를 액상형태로 도포 또는 필름형태로 접착하여 형성하는 것을 특징으로 하는 웨이퍼 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법.The photosensitive film 110 is formed by applying a photoresist, which is a photosensitive resin, or a photo wafer, which is formed by applying a photopolymer, which is a photocurable resin, in a liquid form or by adhering in a film form. Photo etching method.
KR1020090052387A 2009-06-12 2009-06-12 A photolithography marking method for wafer level package KR20100133699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090052387A KR20100133699A (en) 2009-06-12 2009-06-12 A photolithography marking method for wafer level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090052387A KR20100133699A (en) 2009-06-12 2009-06-12 A photolithography marking method for wafer level package

Publications (1)

Publication Number Publication Date
KR20100133699A true KR20100133699A (en) 2010-12-22

Family

ID=43508914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090052387A KR20100133699A (en) 2009-06-12 2009-06-12 A photolithography marking method for wafer level package

Country Status (1)

Country Link
KR (1) KR20100133699A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100560A1 (en) * 2014-12-16 2016-06-23 Deca Technologies Inc. Method of marking a semiconductor package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373913B2 (en) 2014-08-26 2019-08-06 Deca Technologies, Inc. Method of marking a semiconductor package
WO2016100560A1 (en) * 2014-12-16 2016-06-23 Deca Technologies Inc. Method of marking a semiconductor package
US9613912B2 (en) 2014-12-16 2017-04-04 Deca Technologies Inc. Method of marking a semiconductor package
KR20170094207A (en) * 2014-12-16 2017-08-17 데카 테크놀로지 잉크 Method of marking a semiconductor package
CN107112250A (en) * 2014-12-16 2017-08-29 德卡技术股份有限公司 The method of marking encapsulation
CN107112250B (en) * 2014-12-16 2019-11-05 德卡技术股份有限公司 The method of marking encapsulation

Similar Documents

Publication Publication Date Title
JP5100609B2 (en) Manufacturing method of semiconductor device
KR100988437B1 (en) Method for etching glass or metal substrates using negative photoresist and method for fabricating cliche using the same
JP2004186690A (en) Identification of integrated circuit
JP4583317B2 (en) Method for inspecting and repairing defects in photoresist, and printed circuit board manufacturing process
JP2007103851A (en) Method of manufacturing semiconductor device and semiconductor wafer
JP2011023660A (en) Pattern transfer method
CN106647188B (en) Exposure system with double-sided alignment function
KR970023935A (en) Process bonding inspection method of semiconductor device
JP2006285122A (en) Method for manufacturing both-sided mask
KR20100133699A (en) A photolithography marking method for wafer level package
JP2005148531A (en) Aligner for printed-circuit board corresponding to expansion and contraction thereof
JP4761934B2 (en) Semiconductor substrate with alignment mark and method of manufacturing alignment mark
KR20090099871A (en) Alignment key of semiconductor device and method for forming of the same
JP2007287989A (en) Method of manufacturing semiconductor device
JP5787472B2 (en) Semiconductor exposure equipment
KR20080054995A (en) Marking method for semiconductor wafer
KR100322621B1 (en) Device for marking identification using the athletic liquid crystal display
JPH06252023A (en) Both-sided pattern formation method
KR100596280B1 (en) Apparatus and method for simplication of prealignment in overlay measurement
KR100611071B1 (en) Method for forming mark in semiconductor processing
JP2006126695A (en) Method for forming pattern
KR19980068068A (en) Manufacturing Method of Semiconductor Device
JP2006201240A (en) Photolithography process having improved alignment method
KR20210144579A (en) Imprint method and method for manufacturing article
KR20080021392A (en) Semiconductor wafer having identification

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application