JP2006126695A - Method for forming pattern - Google Patents

Method for forming pattern Download PDF

Info

Publication number
JP2006126695A
JP2006126695A JP2004317628A JP2004317628A JP2006126695A JP 2006126695 A JP2006126695 A JP 2006126695A JP 2004317628 A JP2004317628 A JP 2004317628A JP 2004317628 A JP2004317628 A JP 2004317628A JP 2006126695 A JP2006126695 A JP 2006126695A
Authority
JP
Japan
Prior art keywords
pattern
exposure
alignment mark
substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004317628A
Other languages
Japanese (ja)
Inventor
Shinichi Inoue
真一 井上
Takehito Ebihara
健仁 海老原
Katsushi Makino
勝史 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004317628A priority Critical patent/JP2006126695A/en
Publication of JP2006126695A publication Critical patent/JP2006126695A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a pattern by which an alignment mark can be accurately detected to form a pattern even when high positional accuracy is required with a small-sized high performance device, in exposure techniques in a photolithography process of a semiconductor device and a printed wiring board or in a simple curing process of a photosensitive resin. <P>SOLUTION: In a process of forming a photosensitive resin pattern on a substrate, a portion except for a pattern forming portion is first exposed and developed to obtain an alignment mark, and then the pattern portion is exposed and developed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体素子やプリント配線板などにおけるフォトリソグラフィ工程或いは単に感光性樹脂を硬化させる工程における露光技術に関し、特にフォトマスクと被露光基板とのアライメント調整を行い露光するパターン形成方法に関する。 The present invention relates to an exposure technique in a photolithography process for a semiconductor element, a printed wiring board, or the like, or a process for simply curing a photosensitive resin, and more particularly to a pattern forming method for adjusting the alignment between a photomask and an exposed substrate for exposure.

エレクトロニクスの発展に伴い、半導体素子或いはそれに関連した半導体パッケージなどの周辺的素子の微細化は、近年も変わらず続いている。
微細化を牽引する要因は、近年ますます膨大となりつつある情報量を、素早い処理を可能にせんとする社会的要求である。
このような要求に応えるためには、半導体素子自身のみならず、その周囲の半導体パッケージ基板、プリント配線板、さらには基板間、或いは情報端末間を結ぶものといった全てが高速応答化の技術を進展させなければならない。
With the development of electronics, the miniaturization of peripheral devices such as semiconductor devices or related semiconductor packages has continued unchanged in recent years.
A factor driving miniaturization is the social demand for enabling rapid processing of the information volume that has been increasing in recent years.
In order to meet such demands, not only the semiconductor elements themselves, but also the surrounding semiconductor package substrates, printed wiring boards, and even those that connect substrates or information terminals have advanced high-speed response technology. I have to let it.

これらのうち、特に、半導体素子やそのパッケージ、プリント配線板における微細化技術の進展は、様々な分野、方向からなされてきている。
半導体素子においては、MOSFETのゲート絶縁膜の新たな材料の開発、短チャネル効果によるインパクトイオン化を抑えるための素子構造の提案など、材料や構造の観点から行なわれてきている。
また、半導体パッケージ基板においても、パッケージ基板からプリント基板への接続を、リードフレームからBGAへ変化し、チップとパッケージ基板間の接続を、ワイヤーボンディングからフリップチップボンディングへ変化するなど、構造的な微細化や微細なものに適した材料の開発といった観点も積極的に行なわれている。
Among these, in particular, progress in miniaturization technology in semiconductor elements, their packages, and printed wiring boards has been made from various fields and directions.
In the semiconductor element, development of a new material for the gate insulating film of the MOSFET and proposal of an element structure for suppressing impact ionization due to the short channel effect have been performed from the viewpoint of materials and structures.
Also in semiconductor package substrates, the connection from the package substrate to the printed circuit board is changed from the lead frame to the BGA, and the connection between the chip and the package substrate is changed from wire bonding to flip chip bonding. In addition, the viewpoint of development of materials suitable for miniaturization and fine materials is also being actively carried out.

しかし、このような微細化技術を根底から支え、また微細化に最も寄与する技術は、フォトリソグラフィ技術の向上であり、このフォトリソグラフィ技術の向上により、素子要素の縮小、配線パターンやパターン間の幅の縮小といった物理的スケールでの微細化が可能である。 However, the technology that supports such miniaturization technology from the ground up and contributes most to miniaturization is the improvement of the photolithographic technology. By the improvement of this photolithographic technology, the element elements can be reduced, and the wiring patterns and patterns Miniaturization on a physical scale such as width reduction is possible.

ここで、形成する素子要素や配線のスケールにおける微細化が進むと、それを形成する位置精度にはより厳しいものが求められることになる。
上記のような半導体素子、およびそのパッケージなどプリント配線板における素子や回路の形成といった、パターンニングプロセスにおいてパターンの位置を決定するのは、マスクによる露光工程である。
その為のアライメントマークには、処理材の一部に凹凸を施したもの、スルーホールを設けたもの、何らかのパターンを印刷したものなど、様々なものがあるが、ほとんどの場合、その確認方法は、具体的な方法には様々な違いがあるが、基本的にはアライメントマーク部位に光を照射し、その散乱光、反射光、回折光或いは透過光を検出することにより位置合わせを行なう、即ち視認による位置合わせを行うものである。
Here, as the element elements to be formed and the scale of the wiring are miniaturized, more stringent positional accuracy is required.
It is an exposure process using a mask that determines the position of a pattern in a patterning process such as formation of elements and circuits on a printed wiring board such as the semiconductor element and its package.
There are various alignment marks for this purpose, such as those with part of the processing material with irregularities, those with through holes, and those with some pattern printed, but in most cases the confirmation method is Although there are various differences in the specific method, the alignment is basically performed by irradiating the alignment mark portion with light and detecting the scattered light, reflected light, diffracted light, or transmitted light. Position alignment by visual recognition is performed.

このようなアライメント方法においては、アライメントマークの視認性の低下が、直接位置精度不足という深刻な問題を引き起こす。
このマークの視認性が低下する要因の1つとして挙げられるものに、アライメントマーク部位へのレジストの付着がある。
パターン形成のため、レジストを塗布する工程は、露光の前工程に行う。特に、液体レジストを用いた場合、これをアライメントマーク部位へのみ避けながら塗布することは困難な場合がある。
また、レジストには、一般に特有の色がついている為、アライメントマーク部位へのレジストの付着があった場合、露光時においてアライメントマークの視認性が一層低下するという問題が起こる。この傾向は、塗布したレジスト膜厚が厚くなるほど顕著になる。
In such an alignment method, a decrease in the visibility of the alignment mark causes a serious problem of insufficient direct position accuracy.
One of the factors that reduce the visibility of the mark is adhesion of the resist to the alignment mark site.
In order to form a pattern, the step of applying a resist is performed before the exposure. In particular, when a liquid resist is used, it may be difficult to apply it while avoiding only the alignment mark portion.
Further, since the resist generally has a unique color, when the resist adheres to the alignment mark site, there arises a problem that the visibility of the alignment mark is further lowered during exposure. This tendency becomes more prominent as the applied resist film thickness increases.

例えば、特許文献1に記載のアライメント方法を用いた場合においても、その位置精度は、偏にパターンの中心を通る直線上のパターン領域周辺部に設けられたアライメントマークの検出能力、即ち視認性に掛かっているのであり、上記の問題は解決されずに残ることになる。
特開平4−369825号公報
For example, even when the alignment method described in Patent Document 1 is used, the positional accuracy is not limited to the detection ability of alignment marks provided on the periphery of a pattern area on a straight line that passes through the center of the pattern, that is, visibility. The above problem remains unsolved.
JP-A-4-369825

そこで、本発明は、上記半導体パッケージ基板やプリント配線板、或いは半導体素子などの小型化、高性能化に伴ない高い位置精度が必要とされる場合でも、的確にアライメントマークの検出し、パターンを形成することができる、パターン形成方法を提供することを目的とする。 Therefore, the present invention accurately detects the alignment mark even when high positional accuracy is required as the semiconductor package substrate, the printed wiring board, or the semiconductor element is miniaturized and enhanced in performance. An object of the present invention is to provide a pattern forming method that can be formed.

本発明は、上述の課題に鑑みてなされたものであって、第1の発明は、基板上に感光性樹脂のパターンを形成する工程において、パターン形成部以外の部分を露光し、現像したアライメントマークが存在た後で、パターン部に対し露光、現像を行ないパターンを形成することを特徴とするパターンの形成方法である。 The present invention has been made in view of the above-mentioned problems, and the first invention is an alignment in which a portion other than the pattern forming portion is exposed and developed in the step of forming a photosensitive resin pattern on the substrate. A pattern forming method is characterized in that after a mark exists, exposure and development are performed on a pattern portion to form a pattern.

また、第2の発明は、前記パターン形成方法において、使用する感光性樹脂がポジタイプであることを特徴とする感光性樹脂パターンの形成方法である。 According to a second aspect of the present invention, in the pattern forming method, the photosensitive resin to be used is a positive type.

また、第3の発明は、前記パターン部以外の露光部分にし、該アライメントマークを基準に、パターン部を形成することを特徴とするパターンの形成方法である。 According to a third aspect of the present invention, there is provided a pattern forming method, wherein the pattern portion is formed on the exposed portion other than the pattern portion with reference to the alignment mark.

また、第3の発明は、前記アライメントマークが基板に形成された孔であることを特徴としたパターン形成方法である。 According to a third aspect of the present invention, there is provided a pattern forming method, wherein the alignment mark is a hole formed in a substrate.

また、第4の発明は、前記アライメントマークが、基板を貫通した孔であることを特徴とするパターの形成方法である。 According to a fourth aspect of the present invention, there is provided a method for forming a putter, wherein the alignment mark is a hole penetrating the substrate.

また、第5の発明は、前記アライメントマークを検知する波長が、パターン部を露光する波長が異なることを特徴とするパターンの形成方法である。 According to a fifth aspect of the present invention, there is provided a pattern forming method, wherein the wavelength for detecting the alignment mark is different from the wavelength for exposing the pattern portion.

本発明は、プリント配線板、半導体素子及びそのパッケージ基板などのアライメントマークを持つ処理材において、アライメントマーク部位へのレジストの塗布が避け難い処理材に対し、パターン露光の前工程として、アライメントマーク部位のみの露光及び現像を行なう工程を実行することにより、該部位の視認性を高めることができ、位置合わせの精度を向上せしめる効果を奏す。
また、この工程を実行するに際して、通常使用する波長帯と異なる波長帯を用いることで、工程の増加による生産性の低下を抑制する効果を奏す。
The present invention relates to a processing material having alignment marks such as a printed wiring board, a semiconductor element, and a package substrate thereof. By performing the steps of performing only the exposure and development, the visibility of the part can be improved, and the effect of improving the alignment accuracy is achieved.
Moreover, when performing this process, there is an effect of suppressing a decrease in productivity due to an increase in processes by using a wavelength band different from the wavelength band normally used.

一般に露光方式には、フォトマスクと被露光基板とが接した状態で露光を行なう、コンタクト露光、両者の間を数μm〜数mm程度に近接させ露光を行なう、プロキシミティ露光、両者の間にレンズを介することによりパターンを投影する投影露光といったものが挙げられる。
投影露光方式は、さらに基板に必要なパターンを一括で露光する方式と、パターンを区分しその区分毎に露光と基板やレンズの移動を繰返す、所謂ステップアンドリピート露光方式とに分けられる。
本発明の露光方法は、これらのどの露光方式においても、アライメントマーク位置合わせを行う機構を備え、且つその確認方法が、先述した言わば視認によるものであるならば適用が可能な汎用性を持つ。
また、レジスト等の感光性樹脂においても、液体状のものドライフィルム状のもののいづれにも適用可能であるが、本発明の工程は、後にパターンを露光する工程を有しているため、いづれの場合においても露光箇所が現像されるポジティブ型の感光性樹脂が適用可能対象となる。
Generally, in the exposure method, exposure is performed in a state where the photomask and the substrate to be exposed are in contact, contact exposure, exposure is performed by bringing the distance between them to several μm to several mm, proximity exposure, between the two. Examples include projection exposure in which a pattern is projected through a lens.
The projection exposure method is further divided into a method of exposing a necessary pattern on the substrate at once and a so-called step-and-repeat exposure method of dividing a pattern and repeating exposure and movement of the substrate and lens for each division.
The exposure method of the present invention is equipped with a mechanism for aligning alignment marks in any of these exposure methods, and has versatility that can be applied if the confirmation method is based on visual recognition.
In addition, the photosensitive resin such as a resist can be applied to any one of a liquid and dry film, but since the process of the present invention includes a process of exposing a pattern later, Even in such a case, a positive type photosensitive resin in which an exposed portion is developed is applicable.

先述したように、被露光基板中のアライメントマーク部位に、液体レジストなどの感光性樹脂が付着している場合には、該部位の視認性が低下する。
そのために、アライメントマーク部位への露光を行なう際の位置合わせは困難になるが、この際の位置合わせ精度は、位置ズレが、該部位への露光を可能とする、即ち該部位のレジストの除去が可能な範囲内に収まるか否かという程度のもの、つまり、100μm以内精度が満たされれば良いため、上記の如き視認の低下は、本発明の露光工程を実施し、所望の効果を得ることに殆どの場合何ら問題無い。
As described above, when a photosensitive resin such as a liquid resist adheres to the alignment mark portion in the substrate to be exposed, the visibility of the portion is lowered.
For this reason, alignment during exposure to the alignment mark portion becomes difficult. However, in this case, the alignment accuracy allows exposure to the portion, that is, removal of the resist at the portion. Therefore, it is sufficient that the accuracy is within 100 μm, that is, the accuracy of within 100 μm is satisfied. In most cases, there is no problem.

被露光基板中のアライメントマーク部位にのみ露光する方法としては、該部位に相当する箇所のみ光を透過するマスクを使用する方法と、通常の露光に用いる光学系とは別の光学系、或いは集光パターンが可変である光学系を用いることで、該部位へのみ光源の光を集光する方法とが考えられる。 As a method of exposing only the alignment mark portion in the substrate to be exposed, a method using a mask that transmits light only in a portion corresponding to the portion, an optical system different from the optical system used for normal exposure, or a collection method is used. By using an optical system having a variable light pattern, a method of condensing light from a light source only on the part can be considered.

また、本発明の露光工程は、位置精度については上記の如くであり、高度に微細な加工精度、或いは現像後の樹脂において、テーパの無い断面形状といったものも要求されないものであり、そのために、該露光工程に使用する光源として、一般に単一波長が使用されるパターン露光の光源波長とは異なる、即ちレジストなどの感光性樹脂の感光波長帯と重なる広い波長帯を持つ光源を使用することが可能である。 Further, the exposure process of the present invention is as described above with respect to the positional accuracy, and a highly fine processing accuracy or a cross-sectional shape without a taper is not required in the resin after development. As a light source used in the exposure step, a light source having a wide wavelength band that is different from the light source wavelength of pattern exposure in which a single wavelength is generally used, that is, a photosensitive wavelength band of a photosensitive resin such as a resist is used. Is possible.

上記手法を用いてアライメントマーク部位にのみ露光を行った基板を、通常の現像工程により現像することによって、該部位のレジストを除去し、その視認性を高めることで該部位を使用した位置合わせ精度が向上することとなる。 Alignment accuracy using the part by removing the resist of the part by improving the visibility by developing the substrate exposed only to the part of the alignment mark using the above technique by a normal development process. Will be improved.

以下に、前述の実施形態を実施例により詳述する。しかし、本発明は、これら例示する実施例に限定されるものではない。 Hereinafter, the above-described embodiment will be described in detail by way of examples. However, the present invention is not limited to these illustrated examples.

被露光基板として、銅線による回路パターンを形成するための、5μmの厚みの液体レジストが全面に塗布された、銅箔を持つ厚さが、1.0mmであり、大きさが、10cm×10cmのリジット基板を用いた。
この被露光基板1は、図1に示すように、上下の両端付近にスルーホール状のアライメントマーク部位2を持っており、露光に用いる光学系と同じ光学系を通じて、露光源とは異なる光源からの光を、該部位に照射し、透過する光を検出することにより位置合わせを行う。
本実施例では、該部位のみに対して、露光量にして凡そ500mj/cmの露光を行った後、通常と変わらない現像処理を実行し、回路パターンを露光する通常の露光工程を実行した。
As a substrate to be exposed, a 5 μm-thick liquid resist for forming a circuit pattern with a copper wire is applied on the entire surface, the thickness with a copper foil is 1.0 mm, and the size is 10 cm × 10 cm. The rigid substrate was used.
As shown in FIG. 1, the substrate 1 to be exposed has through-hole-shaped alignment mark portions 2 in the vicinity of both upper and lower ends, and from a light source different from the exposure source through the same optical system used for exposure. Alignment is performed by irradiating the part with the light and detecting the transmitted light.
In this example, after performing exposure of about 500 mj / cm as an exposure amount only on the part, a development process that is not different from a normal one was performed, and a normal exposure process for exposing a circuit pattern was performed.

一般にポジティブ型液体レジストにおいて、非露光領域にあっては、現像後にその膜厚は、僅かに減少する。
従来の方法では、この後にエッチング、半導体プロセスにあっては、イオンのドーピングといった処理が行われるため、この僅かな減少は問題とはならない。
しかし本発明においては、露光および現像という工程を計2回行うことになるため、膜厚の減少が問題を引き起こすことが懸念される。
Generally, in a positive type liquid resist, the film thickness slightly decreases after development in an unexposed area.
In the conventional method, in the subsequent processes such as etching and ion doping in the semiconductor process, this slight decrease is not a problem.
However, in the present invention, since the steps of exposure and development are performed twice in total, there is a concern that a decrease in film thickness causes a problem.

本実施例において本発明の露光工程を行った後に、通常の露光工程を続けて行った際の、レジストの膜厚および残膜率をまとめ、表1に示す。
ここに、残膜率とは現像後での膜厚の現像前、即ち塗膜後のそれに対する比である。この結果、本発明の工程を経て、後に通常のフォトリソグラフィの工程における現像を行ってもなお残膜率にして、95%以上となることが分かる。
この残膜率であればエッチングやイオンドーピングといった一般的な後の工程において何ら問題となることはない。

Figure 2006126695
Table 1 summarizes the resist film thickness and the remaining film ratio when the normal exposure process is continued after the exposure process of the present invention is performed in this example.
Here, the residual film ratio is the ratio of the film thickness after development to that before development, that is, after coating. As a result, it can be seen that the remaining film ratio is 95% or more even if the development in the normal photolithography process is performed later through the process of the present invention.
With this remaining film ratio, there will be no problem in general subsequent processes such as etching and ion doping.
Figure 2006126695

実際に、表1に上げた本実施例の、3例では、いづれの場合も、その後の回路パターン形成の工程において、何ら特別な措置を施すことなく通常通りの回路配線パターンを得ることができた。 Actually, in the three examples of this embodiment listed in Table 1, in any case, a normal circuit wiring pattern can be obtained without any special measures in the subsequent circuit pattern forming process. It was.

位置精度の向上については、本発明の工程を経た後、回路パターンを形成した場合と、従来のように、本発明の工程を経ずに形成した場合とで、回路パターンのある特定箇所の位置ずれの分布を測定し、これを比較することによって行った。
従来の方法では、凡そ半径30μmの円内に広く分布し、ずれ量の平均値として、18.7μmであった。
しかし、本発明の工程を経て形成したものでは、位置ずれの分布は半径凡そ9.4μmの円内に納まり、その平均値も5.6μmと大幅な改善を見た。
For the improvement of the position accuracy, the position of a specific portion of the circuit pattern in the case where the circuit pattern is formed after the process of the present invention and the case where the circuit pattern is formed without the process of the present invention as in the past. This was done by measuring the deviation distribution and comparing it.
In the conventional method, it is widely distributed in a circle having a radius of about 30 μm, and the average value of the deviation is 18.7 μm.
However, in the case formed by the process of the present invention, the distribution of misalignment was within a circle with a radius of about 9.4 μm, and the average value was greatly improved to 5.6 μm.

本発明のパターン形成に用いる基板の例を示す説明図。Explanatory drawing which shows the example of the board | substrate used for pattern formation of this invention.

符号の説明Explanation of symbols

1・・・基板
2・・・アライメントマーク部位
1 ... Substrate 2 ... Alignment mark part

Claims (6)

基板上に感光性樹脂のパターンを形成する工程において、パターン形成部以外の部分を露光し、現像したアライメントマークが存在た後で、パターン部に対し露光、現像を行ないパターンを形成することを特徴とするパターンの形成方法。 In the process of forming the pattern of the photosensitive resin on the substrate, after exposing the portions other than the pattern forming portion and having the developed alignment mark, the pattern portion is exposed and developed to form a pattern. A pattern forming method. 前記感光性樹脂がポジタイプであることを特徴とする、請求項1記載のパターンの形成方法。 The pattern forming method according to claim 1, wherein the photosensitive resin is a positive type. 前記パターン部以外の露光部分にし、該アライメントマークを基準に、パターン部を形成することを特徴とする、請求項1記載のパターンの形成方法。 The pattern forming method according to claim 1, wherein the pattern portion is formed on the exposed portion other than the pattern portion with reference to the alignment mark. 前記アライメントマークが基板に形成された孔であることを特徴とする、請求項1ないし3のいずれかに記載のパターン形成方法。 The pattern forming method according to claim 1, wherein the alignment mark is a hole formed in the substrate. 前記アライメントマークが、基板を貫通した孔であることを特徴とする、請求項4記載のパターの形成方法。 The method for forming a putter according to claim 4, wherein the alignment mark is a hole penetrating the substrate. 前記アライメントマークを検知する波長が、パターン部を露光する波長が異なることを特徴とする、請求項1ないし6のいずれかに記載のパターンの形成方法。 The pattern forming method according to claim 1, wherein a wavelength for detecting the alignment mark is different from a wavelength for exposing the pattern portion.
JP2004317628A 2004-11-01 2004-11-01 Method for forming pattern Pending JP2006126695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317628A JP2006126695A (en) 2004-11-01 2004-11-01 Method for forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317628A JP2006126695A (en) 2004-11-01 2004-11-01 Method for forming pattern

Publications (1)

Publication Number Publication Date
JP2006126695A true JP2006126695A (en) 2006-05-18

Family

ID=36721484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317628A Pending JP2006126695A (en) 2004-11-01 2004-11-01 Method for forming pattern

Country Status (1)

Country Link
JP (1) JP2006126695A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040591A (en) * 2009-08-12 2011-02-24 Nikon Corp Position inspection method and device, exposure method, device, and in-line inspection system
JP2014106302A (en) * 2012-11-26 2014-06-09 Rainbow Technology Systems Ltd Improved photoimaging
JP2015025106A (en) * 2013-07-25 2015-02-05 Jx日鉱日石金属株式会社 Base material, metallic foil or metal plate and laminate sheet, printed wiring board, electronic equipment and manufacturing method of printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040591A (en) * 2009-08-12 2011-02-24 Nikon Corp Position inspection method and device, exposure method, device, and in-line inspection system
JP2014106302A (en) * 2012-11-26 2014-06-09 Rainbow Technology Systems Ltd Improved photoimaging
JP2015025106A (en) * 2013-07-25 2015-02-05 Jx日鉱日石金属株式会社 Base material, metallic foil or metal plate and laminate sheet, printed wiring board, electronic equipment and manufacturing method of printed wiring board

Similar Documents

Publication Publication Date Title
EP0370834B1 (en) Method of manufacturing a semiconductor device
US6896998B2 (en) Pattern forming method
JPH0519448A (en) Photoreticle for producing semiconductor device
KR100519252B1 (en) Overlay mark, method for forming overlay mark and mearsurement method for overlay
CN101789386B (en) Method for chip alignment
KR101104608B1 (en) Method for alignment
JP4477213B2 (en) Circuit board and circuit board manufacturing method
US20080258297A1 (en) Method of making solder pad
JP2006126695A (en) Method for forming pattern
JP2001291651A (en) Method for forming resist pattern, and method for manufacturing semiconductor device
JP2005142254A (en) Wiring board and manufacturing method therefor
US9349667B2 (en) Method of manufacturing stacked package
JP5538049B2 (en) Method for aligning photomask and substrate and method for manufacturing printed circuit board
KR100855851B1 (en) Semiconductor device and method for fabricating the same
JP2007142795A (en) Method of manufacturing piezoelectric vibration chip, and method of forming alignment marker
KR100870316B1 (en) Overlay vernier in semiconductor device and method of making the same
KR100514418B1 (en) Conductor pattern transfer method for film carrier and mask and film carrier used in this method
JPH0536583A (en) Alignment method and manufacture of semiconductor integrated circuit device
JP2004349611A (en) Semiconductor substrate, method for manufacturing the semiconductor substrate and method for manufacturing semiconductor device
JP2010135461A (en) Method of manufacturing film carrier tape for electronic component mounting
JPH05315732A (en) Manufacture of wiring board
JP2005274687A (en) Exposing device and positioning method
JPS63275115A (en) Pattern forming method for semiconductor device
JPH10213896A (en) Reticle
JP2004325965A (en) Double-side exposure method