KR20100132357A - Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure - Google Patents

Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure Download PDF

Info

Publication number
KR20100132357A
KR20100132357A KR1020090051143A KR20090051143A KR20100132357A KR 20100132357 A KR20100132357 A KR 20100132357A KR 1020090051143 A KR1020090051143 A KR 1020090051143A KR 20090051143 A KR20090051143 A KR 20090051143A KR 20100132357 A KR20100132357 A KR 20100132357A
Authority
KR
South Korea
Prior art keywords
layer
forming
bump
circuit board
via hole
Prior art date
Application number
KR1020090051143A
Other languages
Korean (ko)
Other versions
KR101610327B1 (en
Inventor
안재현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090051143A priority Critical patent/KR101610327B1/en
Publication of KR20100132357A publication Critical patent/KR20100132357A/en
Application granted granted Critical
Publication of KR101610327B1 publication Critical patent/KR101610327B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A manufacturing method of a printed circuit board is provided to minimize the resistance of a signal transmission by improving interlayer adhesive force. CONSTITUTION: A base layer having a bump is formed. At least one inner layer having a bump layer is formed on the base layer. An outermost base layer is formed on the upper part of the inner layer by a via hole filling method. A step of forming the base layer comprises a step of forming a bump pad layer on a copper-clad laminate. A step of forming the base layer comprises a step of forming the seed layer on the bump pad layer. A step of forming the base layer comprises a step of forming a bump on the seed layer.

Description

범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법{Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure}Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure

본 발명은 다층으로 구현되는 인쇄회로기판의 제조방법에 관한 것으로, 특히 다층기판의 적층방식을 범프 형성 방식과 비아 홀(via hole) 충진방식을 통해 구현함으로써 제조공정의 효율성을 증진하고 제품의 신뢰성을 증대할 수 있는 기술에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board implemented in a multi-layer, in particular, by implementing the stacking method of the multi-layer substrate through a bump forming method and via hole filling method to improve the efficiency of the manufacturing process and product reliability It is about a technology that can increase.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.A printed circuit board (PCB) is a printed circuit board pattern formed of a conductive material such as copper on an electrically insulating substrate, and refers to a board immediately before mounting an electronic component. In other words, in order to mount many kinds of electronic components on a flat plate, it means a circuit board in which a mounting position of each component is determined and a line pattern connecting the components is printed and fixed on the flat surface. Such printed circuit boards generally include a single-layer PCB and a build-up board in which multilayered PCBs are formed, that is, multilayer PCB substrates.

이러한 빌드업 기판(Build-up Board), 다층 PCB기판은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층 PCB기판의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 PCB의 제작을 가능하게 한다. These build-up boards and multilayer PCB boards can manufacture boards and evaluate the quality of the boards one by one, thereby increasing the yield of the entire multilayer PCB board, and precisely connecting the interlayer wirings to produce high-density compact PCBs. To make it possible.

이러한 빌드업 공정은 층과 층 사이에는 배선의 연결라인이 형성되며, 층과 층 사이에 비아 홀(via hole)을 통해 연결되게 된다. 이러한 비아 홀(via hole)을 형성하기 위해서는 기존의 기계적인 드릴 작업이 아닌 레이저를 이용하여 매우 미세한 지름을 구현할 수 있게 된다.In this build-up process, a connection line of wiring is formed between layers, and the layers are connected through via holes. In order to form such a via hole, a very fine diameter can be realized using a laser rather than a conventional mechanical drill.

구체적으로 이러한 빌드업 기판(Build-up Board)의 비아 홀(via hole)을 형성하는 방법은 비아 위에 비아가 적층된 형태인 스택비아(stack via) 방식으로 구현되며, 이러한 스택비아의 형성은 인쇄회로기판의 회로설계를 용이하게 하고, 회로의 배선의 길이를 줄일 수 있어 전기적 작동능력을 향상시키며, 회로밀도를 높일 수 있어 다층 PCB 제작에 있어 매우 중요한 핵심기술로 여겨지고 있다. 스택비아의 형성을 위해서는 매우 정밀한 비아 홀(via hole) 간의 정렬이 필요하며, 또한 고밀도화를 위해 요구되는 회로 선 폭과 비아 홀(via hole)의 미세한 설계기준이 요구되어 가공에 어려움을 주고 있다.Specifically, the method of forming a via hole of the build-up board is implemented by a stack via method in which vias are stacked on vias, and the formation of the stack vias is printed. It is considered to be a very important core technology in the manufacture of multilayer PCB because the circuit design of the circuit board can be facilitated, the wiring length of the circuit can be shortened, the electrical operation ability is improved, and the circuit density can be increased. In order to form a stack via, very precise alignment of via holes is required, and circuit line width and fine design standards of via holes are required for high density, which makes it difficult to process.

이러한 스택비아를 형성하는 데에는 레이저 드릴링 기술을 이용하여 인쇄회로기판의 각 층을 구성하는 절연재료에 비아 홀(via hole)을 가공하여, 그 비아 홀을 금속성 페이스트로 충진시키는 방식으로 구현되어 왔다. 이후 구리 금속 포일을 절연재료 표면에 핫 프레스(hot press) 방식으로 라미네이션(lamination)하고, 포토레지스트를 이용한 패터닝 방식으로 회로를 형성하게 되면 한 개의 층이 완성된다. 이와 같은 방식으로 각각의 층을 형성한 후, 미세하게 이들의 위치를 정렬하 고, 다시 핫 프레스를 이용하여 라미네이션 하여 한 개의 빌드업 기판(Build-up Board)을 형성하게 된다. 즉 도 1a 및 도 1b를 참조하면, 절연재료(10)에 레이저 드릴을 이용해 비아 홀(11)을 가공하고(S 1), 상기 비아 홀에 도금층을 형성하고, 금속 페이스트를 충진한다(S 2). 이후 절연재료(10)의 상면에 회로패턴 형성을 위한 동박(13)을 형성하고(S 3), 상기 동박(13)을 가공해 회로패턴(14)를 형성하여 한 개의 층이 완성된다(S 3).In order to form such a stack via, laser holes have been used to process via holes in insulating materials constituting each layer of a printed circuit board, and to fill the via holes with metallic paste. Later, the copper metal foil is laminated on the surface of the insulating material by a hot press method, and a circuit is formed by a patterning method using a photoresist to complete one layer. After forming the respective layers in this manner, they are finely aligned and then laminated using a hot press to form one build-up board. 1A and 1B, the via hole 11 is processed in the insulating material 10 using a laser drill (S 1), a plating layer is formed in the via hole, and the metal paste is filled (S 2). ). Thereafter, a copper foil 13 for forming a circuit pattern is formed on the upper surface of the insulating material 10 (S 3), and the copper foil 13 is processed to form a circuit pattern 14, thereby completing one layer (S). 3).

이후, 제2동적층판(13)과 제3 동적층판을 정렬하여 열 압착을 통해 스택비아를 구비한 빌드업 기판(Build-up Board)을 형성하게 된다(S 4~S 5).Thereafter, the second dynamic laminated plate 13 and the third dynamic laminated plate are aligned to form a build-up board having a stack via through thermal compression (S 4 to S 5).

그러나 이러한 다층 스택비아를 형성하기 위한 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각각의 층에 비아 홀을 별개로 형성을 해야 하는바, 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. 아울러 도전성 금속 페이스트를 충진하여 비아 홀의 전기적 신호를 전달하는 경우, 금속 페이스트의 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다.However, the processing of the via hole for forming the multilayer stack via is performed by using a fine laser drill. In this case, the via hole must be formed separately in each layer. Problem occurs. In addition, when the conductive metal paste is filled to transmit the electrical signal of the via hole, a high electrical resistance of the metal paste may cause a lot of noise. Therefore, this manufacturing method is difficult to be applied to a product that requires high reliability. .

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다층 기판의 적층에 있어서, 범프를 형성한 후에 적층 하는 방식으로 내층의 적층구조를 구현하고, 최외각층에는 비아 홀 가공을 통해 도금 충진하는 방식을 적용함으로써, 레이저 드릴 작업을 최소화하여 작업시간을 단축하는 한편, 층간 접합력을 향상시키며 신호전달 저항을 최소화할 수 있는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to implement a laminated structure of an inner layer in a manner of lamination after forming bumps in a multilayer substrate, and via hole processing on the outermost layer. Manufacturing of printed circuit boards with a stack-type via hole using bumps that minimizes laser drill work, shortens working time, improves interlayer bonding strength, and minimizes signal transmission resistance. To provide a way.

상술한 과제를 해결하기 위한 본 발명에 따른 제조공정의 구성은 범프가 형성된 베이스층을 형성하는 1단계와 상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계, 그리고 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.The configuration of the manufacturing process according to the present invention for solving the above problems is the first step of forming a base layer with a bump and the second step of forming at least one inner layer having a bump layer on the base layer, and the inner layer It characterized in that it comprises a three step of forming the outermost base layer by the via-hole filling method on the top.

특히, 상술한 제조공정에 있어서, 상기 1단계는, 1a) 동박복합체 상에 범프패드층을 형성하는 단계; 1b) 상기 범프패드층 상에 시드(seed) 층을 형성하는 단계; 1c) 상기 시드층 상에 범프를 형성하는 단계; 를 포함하여 이루어질 수 있다. 이 경우, 상술한 상기 1c) 단계는, 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현할 수 있다.In particular, in the above-described manufacturing process, the first step, 1a) forming a bump pad layer on the copper foil composite; 1b) forming a seed layer on the bump pad layer; 1c) forming bumps on the seed layer; . ≪ / RTI > In this case, in the above-described step 1c), the photosensitive material (DFR) may be patterned and a bump structure may be implemented by plating.

특히, 상술한 제조공정에 있어서, 상기 2단계는, 2a) 상기 베이스층 상에 절연층을 형성하는 단계; 2b) 상기 절연층상에 적어도 1 이상의 표면처리층을 형성하 는 단계; 2c) 상기 표면처리층을 패터닝하여 범프패드층을 형성하고 그 위에 범프를 형성하는 단계; 로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정으로 이루어지는 것을 특징으로 하여 구성됨이 바람직하다.In particular, in the above-described manufacturing process, the step 2, 2a) forming an insulating layer on the base layer; 2b) forming at least one surface treatment layer on the insulating layer; 2c) patterning the surface treatment layer to form a bump pad layer and forming bumps thereon; It is preferable that the inner layer forming step is made of a process comprising at least one repeated step.

이 경우, 상술한 상기 2b) 단계는, 상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성되는 것이 바람직하며, 특히 상기 합금 증착층의 경우 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성되는 것이 바람직하다.In this case, the above step 2b), the surface treatment layer is preferably formed of an alloy deposition layer, Cu deposition layer, Cu plating layer, in particular, the alloy deposition layer Ni, Cr, Au, Ag, Pb, It is preferably formed of an alloy of at least two metals selected from Pd.

또한, 상술한 제조공정에 있어서, 상기 3단계는, 3a) 상기 내층의 최상부층에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계; 와 3b) 상기 최외각베이스층과 베이스층에 비아 홀을 형성하는 단계; 3c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계; 3d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계; 를 포함하여 이루어지는 것이 바람직하다.In addition, in the above-described manufacturing process, the three steps, 3a) forming an outermost base layer formed of an insulating layer and a copper plating layer on the uppermost layer of the inner layer; And 3b) forming via holes in the outermost base layer and the base layer; 3c) filling the via holes to form filling bumps; 3d) forming a circuit pattern on the copper plating layer in close contact with the filling bumps; It is preferable to comprise a.

이 경우, 상술한 상기 3b) 단계는 레이저 드릴을 사용하여 비아 홀을 가공하는 단계로 구성될 수 있다.In this case, the above step 3b) may be configured to process the via hole using a laser drill.

또한, 상기 3c) 단계의 비아 홀 충진은 동도금 방식으로 수행되는 단계로 형성될 수 있다.In addition, the via hole filling of the step 3c) may be formed by a step of copper plating.

본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 내층의 형성에는 범프를 형성하여 적층 하는 방식을 적용하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최 소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.According to the present invention, in stacking of multilayer boards, bumps are applied to the inner layer to form a stack, and the outermost layer applies a via-hole filling method to shorten the manufacturing process and at the same time improve the interlayer adhesion. This improves and minimizes the resistance of signal transmission, thereby providing a printed circuit board having a highly reliable stack via.

특히, 내층 기판의 스택 비아 구조를 범프구조로 실현하되 횡단면이 직사각형 구조로 구현 가능한바, 동일 면적에 미세한 회로를 보다 정밀하고 많이 구현할 수 있게 되어 제품의 효율성을 높일 수 있는 장점도 구현된다.In particular, the stack via structure of the inner layer substrate may be realized as a bump structure, but the cross-section may be implemented as a rectangular structure, and thus the advantage of improving the efficiency of the product may be realized by enabling more precise and more minute circuits in the same area.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same components are given the same reference numerals regardless of the reference numerals, and duplicate description thereof will be omitted.

도 2a 내지 도 2c를 참조하면, 도시된 도면은 본 발명에 따른 제조공정의 흐름도 및 공정도를 개략적으로 도시한 것이다.2A to 2C, the illustrated figure schematically shows a flowchart and a process diagram of a manufacturing process according to the present invention.

본 발명은 크게 A. 범프가 형성된 베이스층을 형성하는 1단계와 B.상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계, 그리고 C.상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계를 포함하여 이루어진다. 이 경우 내층은 범프를 통해 층간 연결을 구현하고, 최외각층은 비아 홀에 도금을 통한 충진범프를 통해 층간 연결을 구현할 수 있게 된다.The present invention is largely a step 1 to form a base layer with bumps B. Step 2 to form at least one inner layer with a bump layer on the base layer and C. Filling the via hole on top of the inner layer It comprises three steps to form the outermost base layer in a manner. In this case, the inner layer may implement interlayer connection through bumps, and the outermost layer may implement interlayer connection through filling bumps through plating of via holes.

상기 1단계는, 기본적으로 동판 적층판(CCL; copper clad laminate)을 통해 베이스층을 구현한다. 상기 동박적층판은 절연층(110)의 양면에 동박층(120a, 120b)이 형성된 구조의 구조물을 적용할 수 있다(P 1). 이후, 상기 동박층(120a)를 패터닝하여 범프패드(120a')를 구현하고, 그 상부에 범프(130A)를 형성한다(P 2). 상기 범프(130A)의 형성방법은 다양한 방식으로 구현이 가능하나, 일반적으로는 감광성물질(DFR)을 통해 패턴을 구현하고, 상기 패턴 상에 도금을 수행하여 범프를 형성하고, 감광성 물질을 제거하는 공정으로 수행될 수 있다. 또한, 상기 범프(130A)를 형성하는 과정에서는 범프패드(120a')를 형성하고 그 상면에 시드층을 (121)을 형성한 후, 그 상부에 범프(130A)를 구현하며, 이후 플레쉬 에칭을 통해 시드층(121)을 제거하는 방식으로 구현될 수 있다. 시드층을 형성함으로 인해서 범프패드와 범프 간의 밀착력을 향상시킴과 동시에 범프패드의 손상을 방지할 수 있는 장점이 구현된다.In the first step, the base layer is basically implemented through a copper clad laminate (CCL). The copper clad laminate may apply a structure having a structure in which copper foil layers 120a and 120b are formed on both surfaces of the insulating layer 110 (P 1). Subsequently, the copper foil layer 120a is patterned to implement the bump pad 120a ', and a bump 130A is formed on the bump pad 120a' (P 2). The bump 130A may be formed in various ways, but generally, a pattern is formed through a photosensitive material (DFR), and a bump is formed by plating on the pattern to remove the photosensitive material. Can be carried out in a process. In the process of forming the bump 130A, the bump pad 120a 'is formed and the seed layer 121 is formed on the upper surface thereof, and then the bump 130A is formed on the upper surface thereof. It may be implemented by removing the seed layer 121 through. By forming the seed layer, an advantage of improving adhesion between the bump pad and the bump and preventing damage to the bump pad is realized.

상기 2단계는, 상기 1단계에서 범프구조를 구비한 베이스층이 형성된 후, 상기 베이스 층상에 다수의 내층을 형성하는 공정으로 수행될 수 있다. 즉 베이스층 상에 형성되는 내층은 적어도 1 이상 구비될 수 있으며, 기본적으로 베이스층상의 범프(130A)에 절연물질로 함침 후, 새로운 범프패드와 그 상면에 범프를 형성하는 방식으로 형성될 수 있다. 구체적으로는 P 3단계에 도시된 것처럼, P 2단계에서 형성된 베이스층의 상면에 절연층(140A)을 형성하고, 이후 상기 절연층(140A)의 상면에 표면처리를 수행하여 표면처리층(150A)을 형성할 수 있다(P 4). 상기 표면처리층(150A)을 형성한 후, 포토레지스트를 이용한 패터닝 후, 노광/현상을 통해 범프패드(150A')를 형성한다(P 5). 이후, 상기 1단계와 마찬가지로 상기 범프패드(150A') 상면에 범프(130B)를 형성한다.The second step may be performed by forming a plurality of inner layers on the base layer after the base layer having the bump structure is formed in the first step. That is, at least one inner layer formed on the base layer may be provided, and basically may be formed by impregnating the bump 130A on the base layer with an insulating material and then forming a bump on the new bump pad and its upper surface. . Specifically, as shown in step P 3, the insulating layer 140A is formed on the upper surface of the base layer formed in step P 2, and then the surface treatment layer 150A is performed by performing a surface treatment on the upper surface of the insulating layer 140A. ) Can be formed (P 4). After the surface treatment layer 150A is formed, the bump pad 150A 'is formed through exposure / development after patterning using a photoresist (P 5). Thereafter, bumps 130B are formed on an upper surface of the bump pad 150A 'as in the first step.

상기 표면처리층(150A)은 범프구조가 형성된 베이스층에 절연층을 형성하고, 그 상면에 스퍼터링과 도금 방식으로 층간 결합력을 높일 수 있도록 형성하는 처리를 수행하여 형성된 층을 의미한다. 본 일 실시예에서는 상기 베이스층 상면에 우선 합금증착층(151)을 스퍼터링 방식으로 형성하고, 이후 상기 합금 증착층(151)의 상면에 구리(Cu)를 스퍼터링하여 Cu증착층(152)을 형성한 후, 상기 Cu증착층(152)의 상면에 다시 Cu 도금층(153)을 도금을 통해 형성시킨다. 상기 합금증착층(151)은 이를 테면 에폭시 등의 절연층(140A)의 상부에 Cu를 스퍼터링(supttering)하기 위한 시드층 역할을 수행하며, Cu 증착층(152)과 더불어 범프와 범프 간 밀착력을 향상시키는 역할을 수행할 수 있게 된다. The surface treatment layer 150A refers to a layer formed by forming an insulating layer on a base layer on which a bump structure is formed, and performing a process of forming an insulating layer on the upper surface thereof to increase interlayer bonding strength by sputtering and plating. In the present exemplary embodiment, an alloy deposition layer 151 is first formed on the upper surface of the base layer by sputtering, and then a Cu deposition layer 152 is formed by sputtering copper (Cu) on the upper surface of the alloy deposition layer 151. After that, the Cu plating layer 153 is formed on the upper surface of the Cu deposition layer 152 through plating. The alloy deposition layer 151 serves as a seed layer for sputtering Cu on top of an insulating layer 140A such as epoxy, and the adhesion between bumps and bumps together with the Cu deposition layer 152. Can play a role of improving.

이후 상기 표면처리층(150A)은 패터닝 작업을 거쳐 범프패드(150A')로 구현되게 되며, 상기 범프패드(150A')는 기본적으로 범프와 범프사이의 얼라인 먼트가 안 맞는 경우를 대비하여, 범프보다 더 넓은 면적으로 형성함이 바람직하다. 상기 표면처리층을 구현하는 합금증착층은 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금이 적용될 수 있으며, 본 바람직한 일례에서는 Ni과 Cr의 합금을 사용할 수 있으며, 두께는 0.2㎛로 형성할 수 있다. 아울러 Cu 증착층은 0.2㎛, Cu 도금층은 20㎛로 형성될 수 있다.After that, the surface treatment layer 150A is implemented as a bump pad 150A 'through a patterning operation, and the bump pad 150A' is basically prepared in case the alignment between the bump and the bump is not correct. It is desirable to form a larger area than the bumps. As the alloy deposition layer for implementing the surface treatment layer, an alloy of at least two or more metals selected from Ni, Cr, Au, Ag, Pb, and Pd may be applied. In the present exemplary embodiment, an alloy of Ni and Cr may be used. The thickness can be formed to 0.2 μm. In addition, the Cu deposition layer may be formed of 0.2㎛, Cu plating layer 20㎛.

상술한 바와 같이, 내층에 형성되는 표면처리층과 이를 이용해 형성하는 범프패드(150A'), 그리고 상기 범프패드(150A')의 상부에 형성하는 범프(130B)를 형성하는 구조로 하나의 내층을 형성하게 되며, 이후 이와 같은 과정을 반복적으로 수행하는 경우 상기 내층을 다수의 층으로 형성하여 범프간 연결구조로 연결된 다층기판의 내층을 형성할 수 있다. As described above, one inner layer has a structure of forming a surface treatment layer formed on the inner layer, a bump pad 150A 'formed by using the same, and a bump 130B formed on the bump pad 150A'. In the case where the process is repeatedly performed, the inner layer may be formed of a plurality of layers to form an inner layer of a multilayer substrate connected by a bump-to-bump connection structure.

즉, P 6단계에 도시된 것처럼, 형성된 내층에 다시 절연층(140B)를 형성하고, 절연층(140B)에 상술한 표면처리층을 재형성하고, 상기 재형성된 표면처리층을 패터닝하여 충진범프패드(150B')를 형성하고, 그 상부에 범프를 형성하는 과정을 반복수행하게 되면 다층으로 이루어진 복수의 내층을 형성할 수 있게 된다. 다만, 본 발명에서는 이를 단순화하여, 2개의 내층으로 이루어지는 예를 일 실시예로 설명하기로 하나, 본 발명이 이에 한정되지 않음은 자명하다 할 것이다.That is, as shown in step P6, the insulating layer 140B is again formed on the formed inner layer, the above-described surface treatment layer is reformed on the insulating layer 140B, and the patterned surface treatment layer is patterned to fill bumps. When the pad 150B 'is formed and the process of forming the bumps is repeated, the plurality of inner layers formed of the multilayers can be formed. However, the present invention will be simplified and described as an example of an example consisting of two inner layers, but the present invention is not limited thereto.

본 발명에 따른 제3단계로서 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 단계는 기본적으로 다수의 내층의 형성이 완료된 경우, 가장 상부에 형성되는 내층의 상부에 최외각베이스층을 형성하고, 최초에 형성된 베이스층과 최외각베이스층을 동시 또는 순차로 비아 홀 가공을 수행하고, 이를 도금을 통해 충진함으로써, 층간 연결구조를 구현하게 된다.As a third step according to the present invention, the step of forming the outermost base layer by the via hole filling method on the inner layer is basically the outermost base on the uppermost inner layer formed when the plurality of inner layers are completed. By forming a layer, via-hole processing is performed simultaneously or sequentially on the base layer and the outermost base layer, which are formed by plating, thereby forming an interlayer connection structure.

구체적으로는, 상기 내층의 가장 상부의 층의 상면에 추후 비아 홀가공과 충진을 통한 연결을 위하여 표면처리층을 형성하고, 이를 패터닝하여 충진범프패드(150B')를 형성한다(P 7). 상기 충진범프패드(150B')는 상술한 범프패드(150A')와 동일한 방식과 구성을 구비하도록 형성함이 바람직하다. 이후, 상기 충진범프패드(150B')의 상면에 절연층(140C)을 재차 형성하고, 그 상부에 Cu 층(120c)을 형성하여 최외각베이스층을 형성한다(P 8).Specifically, a surface treatment layer is formed on the upper surface of the uppermost layer of the inner layer for connection through via hole processing and filling, and patterned to form the filling bump pad 150B '(P 7). The filling bump pad 150B 'is preferably formed to have the same method and configuration as the above-described bump pad 150A'. Subsequently, the insulating layer 140C is formed on the top surface of the filling bump pad 150B 'and the Cu layer 120c is formed on the top of the filling bump pad 150B' (P 8).

이후, 상기 최외각베이스층(140C, 120c)과 최초의 동박적층체로 형성된 베이스층에 레이저 드릴을 통해 비아 홀(H)를 가공한다(P 9).Subsequently, via holes H are processed through the laser drill on the base layers formed of the outermost base layers 140C and 120c and the first copper clad laminate (P 9).

이후, 상기 비아 홀을 도금을 통해 충진하여 충진범프(160A)를 형성한다(P 10). 상기 충진범프는 최외각베이스층의 Cu 층(150)의 수평면과 동일한 높이를 가지는 높이까지 형성함이 바람직하다. 그리고 최외층의 Cu 층(120b, 120c)을 가공하여 회로패턴(120b', 120c')을 형성한다.Thereafter, the via hole is filled through plating to form a filling bump 160A (P 10). The filling bump is preferably formed to a height having the same height as the horizontal plane of the Cu layer 150 of the outermost base layer. The outermost Cu layers 120b and 120c are processed to form circuit patterns 120b 'and 120c'.

도 3은 상술한 제조공정에 의해 제조된 인쇄회로기판의 일례를 도시한 단면도이다. 도시된 바와 같이, 본 발명은 내부에 적어도 1 이상의 내층은 범프구조를 구비한 구조로 연결되며, 최외각의 베이스층과 최외각베이스층은 비아 홀 가공을 통한 충진범프를 구비하는 구조로 형성된다.3 is a cross-sectional view showing an example of a printed circuit board manufactured by the above-described manufacturing process. As shown, at least one inner layer of the present invention is connected to the structure having a bump structure therein, the outermost base layer and the outermost base layer is formed of a structure having a filling bump through via hole processing. .

구체적으로는 내층(X1, X2)는 범프패드(150A')를 통해 강한 밀착력과 낮은 전기저항을 구현하는 구조로 연결된다. 특히 상기 내층의 범프(130A, 130B)는 직육면체의 단면을 가지는 구조로 형성되어, 동일 면적에 미세한 패턴을 더욱 많이 구현할 수 있게 되는 장점이 있다. Specifically, the inner layers X1 and X2 are connected in a structure that realizes a strong adhesion and low electrical resistance through the bump pads 150A '. In particular, the bumps 130A and 130B of the inner layer are formed in a structure having a cross-section of a rectangular parallelepiped, and thus, there are advantages in that more fine patterns can be realized in the same area.

즉, 각 층간의 연결구조를 전체적으로 비아 홀을 통해 연결하기 위해, 상기 비아홀을 레이저로 가공하는 경우 기본적으로 비아 홀은 사다리꼴 형상을 구비하게 되는바, 전체적인 인쇄회로기판에 미세패턴을 집적화하는 데에 한계를 가지게 된다.That is, in order to connect the interconnection structure between the layers through the via hole as a whole, when the via hole is laser processed, the via hole basically has a trapezoidal shape, in order to integrate a fine pattern on the entire printed circuit board. There is a limit.

그러나 본 발명에서는 최외각베이스층은 비아홀가공을 하는 동시에, 내층의 층간 연결구조를 범프구조로 구현하며, 이로써 내층의 범프의 형상을 직사각형 형상으로 구현할 수 있게 되므로, 미세패턴의 집적화를 구현하는데 더욱 효율적인 장점이 있다. 특히, 내층을 단면이 직사각형인 범프로 형성하면서도 동시에 최외각베이스층은 비아 홀을 충진하는 방식으로 제조되어 전체적인 접착력을 높일 수 있게 된다.However, in the present invention, while the outermost base layer is subjected to via hole processing, the interlayer interconnection structure of the inner layer is implemented in a bump structure, and thus the bump shape of the inner layer can be implemented in a rectangular shape, thereby realizing fine pattern integration. There is an efficient advantage. In particular, while forming the inner layer with a rectangular cross section, the outermost base layer is manufactured by filling the via holes, thereby increasing the overall adhesive strength.

또한, 상술한 바와 같이 특히 상기 범프패드(150A')와 충진범프패드(150B')는 표면처리층을 형성하여 가공한 구조로서, 합금 증착(spueete)층(151, 150a), Cu 증착층(152, 152a), Cu 도금층(153, 153a)의 적층구조로 구현됨이 바람직하다.In addition, as described above, in particular, the bump pad 150A 'and the filling bump pad 150B' are formed by processing a surface treatment layer, and include alloy deposition layers 151 and 150a and a Cu deposition layer ( 152 and 152a and the Cu plating layers 153 and 153a may be implemented in a stacked structure.

본 실시예에 따른 인쇄회로기판에서 상기 범프패드(150A')와 충진범프패드(150B')는 합금 증착층(151, 150a)은 0.2㎛, Cu 증착층(152, 152a)은 0.2㎛, Cu 도금층(153, 153a)은 20㎛ 로 구현될 수 있으며, 내층의 범프(130A, 130B)는 각각 70㎛로 구성될 수 있다. 특히, 상기 충진범프(160A, 160B)는 40~70㎛로 형성할 수 있으며, 최외곽의 회로패턴은 20㎛, 범프패드(120a')는 18㎛, 시드층은 1~3㎛의 구조로 형성할 수 있다.In the printed circuit board according to the present embodiment, the bump pads 150A 'and the filling bump pads 150B' have an alloy thickness of 0.2 µm for the alloy deposition layers 151 and 150a, and 0.2 µm for the Cu deposition layers 152 and 152a. The plating layers 153 and 153a may be implemented with 20 μm, and the bumps 130A and 130B of the inner layer may be configured with 70 μm, respectively. In particular, the filling bumps (160A, 160B) can be formed of 40 ~ 70㎛, the outermost circuit pattern is 20㎛, bump pad (120a ') 18㎛, the seed layer has a structure of 1 ~ 3㎛ Can be formed.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.

도 1a 및 도 1b는 종래기술에 따른 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.1A and 1B are a flowchart and a process diagram illustrating a manufacturing process of a multilayer printed circuit board according to the prior art.

도 2a 내지 도 2c는 본 발명에 따른 일실시예로서 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.2A to 2C are flowcharts and process diagrams illustrating a manufacturing process of a multilayer printed circuit board according to an exemplary embodiment of the present invention.

도 3은 본 발명에 따른 제조공정에 의해 제조된 다층 인쇄회로기판의 구성을 도시한 단면도이다.3 is a cross-sectional view showing the configuration of a multilayer printed circuit board manufactured by the manufacturing process according to the present invention.

Claims (10)

범프가 형성된 베이스층을 형성하는 1단계;Forming a base layer having bumps formed thereon; 상기 베이스층 상에 범프층을 구비한 적어도 1 이상의 내층을 형성하는 2단계;Forming at least one inner layer having a bump layer on the base layer; 상기 내층의 상부에 비아 홀 충진방식으로 최외각베이스층을 형성하는 3단계;Forming an outermost base layer on the inner layer by a via hole filling method; 를 포함하여 이루어지는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board having a stacked via hole using a bump, characterized in that comprises a. 청구항 1에 있어서,The method according to claim 1, 상기 1단계는,The first step, 1a) 동박적층판 상에 범프패드층을 형성하는 단계;1a) forming a bump pad layer on the copper clad laminate; 1b) 상기 범프패드층 상에 시드층을 형성하는 단계;1b) forming a seed layer on the bump pad layer; 1c) 상기 시드층 상에 범프를 형성하는 단계;1c) forming bumps on the seed layer; 를 포함하는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board having a stacked via hole using a bump, characterized in that it comprises a. 청구항 2에 있어서,The method according to claim 2, 상기 1c) 단계는,Step 1c), 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현하는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.A method of manufacturing a printed circuit board having a stacked via hole using bumps, wherein the photosensitive material is patterned and a bump structure is implemented by plating. 청구항 1 또는 2에 있어서,The method according to claim 1 or 2, 상기 2단계는,The second step, 2a) 상기 베이스층 상에 절연층을 형성하는 단계;2a) forming an insulating layer on the base layer; 2b) 상기 절연층상에 적어도 1 이상의 표면처리층을 형성하는 단계;2b) forming at least one surface treatment layer on the insulating layer; 2c) 상기 표면처리층을 패터닝하여 범프패드층을 형성하고 그 위에 범프를 형성하는 단계;2c) patterning the surface treatment layer to form a bump pad layer and forming bumps thereon; 로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정으로 이루어지는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Method for manufacturing a printed circuit board having a stacked via hole using a bump, characterized in that the inner layer forming step consisting of a step is repeated at least one or more times. 청구항 4에 있어서,The method according to claim 4, 상기 2b) 단계는,Step 2b), 상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성되는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.And the surface treatment layer is formed of an alloy deposition layer, a Cu deposition layer, and a Cu plating layer. 청구항 5에 있어서,The method according to claim 5, 상기 합금 증착층은,The alloy deposition layer, Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성되는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.A method for manufacturing a printed circuit board having a stacked via-hole using bumps, which is formed of an alloy of at least two metals selected from Ni, Cr, Au, Ag, Pb, and Pd. 청구항 4에 있어서,The method according to claim 4, 상기 3단계는,The third step, 3a) 상기 내층의 최상부층에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계;3a) forming an outermost base layer formed of an insulating layer and a copper plating layer on an uppermost layer of the inner layer; 3b) 상기 최외각베이스층과 베이스층에 비아 홀을 형성하는 단계;3b) forming via holes in the outermost base layer and the base layer; 3c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계;3c) filling the via holes to form filling bumps; 3d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계;3d) forming a circuit pattern on the copper plating layer in close contact with the filling bumps; 를 포함하여 이루어지는 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board having a stacked via hole using a bump, characterized in that comprises a. 청구항 7에 있어서,The method of claim 7, 상기 3a) 단계는 내층의 최외부층의 상면에 표면처리층을 이용한 충진범프패드를 형성하는 단계를 포함하는 것을 특징으로 하는 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Step 3a) is a method of manufacturing a printed circuit board having a stacked via hole, comprising the step of forming a filling bump pad using a surface treatment layer on the upper surface of the outermost layer of the inner layer. 청구항 8에 있어서,The method according to claim 8, 상기 3b) 단계는 레이저 드릴을 사용하여 비아 홀을 가공하는 단계인 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.The step 3b) is a manufacturing method of a printed circuit board having a stacked via hole using a bump, characterized in that for processing the via hole using a laser drill. 청구항 8에 있어서,The method according to claim 8, 상기 3c) 단계의 비아 홀 충진은 동도금 방식으로 수행되는 단계인 것을 특징으로 하는 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법.Via hole filling of step 3c) is a step of performing a copper plating method of manufacturing a printed circuit board having a stacked via hole using a bump.
KR1020090051143A 2009-06-09 2009-06-09 Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure KR101610327B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051143A KR101610327B1 (en) 2009-06-09 2009-06-09 Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051143A KR101610327B1 (en) 2009-06-09 2009-06-09 Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure

Publications (2)

Publication Number Publication Date
KR20100132357A true KR20100132357A (en) 2010-12-17
KR101610327B1 KR101610327B1 (en) 2016-04-20

Family

ID=43508050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051143A KR101610327B1 (en) 2009-06-09 2009-06-09 Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure

Country Status (1)

Country Link
KR (1) KR101610327B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582079B1 (en) 2003-11-06 2006-05-23 엘지전자 주식회사 A PCB and making method the same
KR100861620B1 (en) 2007-05-15 2008-10-07 삼성전기주식회사 Fabricating method of printed circuit board

Also Published As

Publication number Publication date
KR101610327B1 (en) 2016-04-20

Similar Documents

Publication Publication Date Title
JP5010737B2 (en) Printed wiring board
JP5022392B2 (en) Method for manufacturing printed circuit board using paste bump
KR101006619B1 (en) A printed circuit board comprising a round solder bump and a method of manufacturing the same
KR101103301B1 (en) A build-up printed circuit board with odd-layer and Manufacturing method of the same
KR101281410B1 (en) Multilayer Wiring Substrate
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
JP2006165496A (en) Parallel multi-layer printed board having inter-layer conductivity through via post
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
US20090288872A1 (en) Printed circuit board including outmost fine circuit pattern and method of manufacturing the same
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
KR101044787B1 (en) Manufacturing method for printed circuit board having VOP structure
JP2014082441A (en) Multi-layer type coreless substrate and method of manufacturing the same
US20090090548A1 (en) Circuit board and fabrication method thereof
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR101619517B1 (en) Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
KR100689018B1 (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
JP4082995B2 (en) Wiring board manufacturing method
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR101093173B1 (en) A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same
JP2005236220A (en) Wiring substrate and its manufacturing method, and semiconductor package
KR101610327B1 (en) Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure
KR101075478B1 (en) A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
KR101088062B1 (en) A build-up printed circuit board of stack type using bump structure and manufacturing method of the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 4