KR20100115872A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20100115872A
KR20100115872A KR1020090034487A KR20090034487A KR20100115872A KR 20100115872 A KR20100115872 A KR 20100115872A KR 1020090034487 A KR1020090034487 A KR 1020090034487A KR 20090034487 A KR20090034487 A KR 20090034487A KR 20100115872 A KR20100115872 A KR 20100115872A
Authority
KR
South Korea
Prior art keywords
period
sustain
voltage
electrode
inductor
Prior art date
Application number
KR1020090034487A
Other languages
English (en)
Inventor
정윤권
안양기
심재원
이건한
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090034487A priority Critical patent/KR20100115872A/ko
Publication of KR20100115872A publication Critical patent/KR20100115872A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널 및 서브필드(Sub-field)의 서스테인 기간에서 전극에 서스테인 신호를 공급하는 구동부를 포함하고, 서스테인 신호는 전압이 상승하는 상승기간, 최대 전압이 유지되는 유지 기간 및 전압이 하강하는 하강기간을 포함하고, 유지 기간의 길이는 상승 기간 및 하강 기간의 길이보다 짧을 수 있다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다.
플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형성된 형광체 층을 포함하고, 아울러 복수의 전극(Electrode)을 포함한다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명은 서스테인 구동 시 노이즈(Noise)의 발생을 줄이기 위해 에너지 회수회로(Energy Recovery Circuit)의 스위칭(Switching) 소자의 스위칭 타이밍을 조절하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널 및 서브필드(Sub-field)의 서스테인 기간에서 전극에 서스테인 신호를 공급하는 구동부를 포함하고, 서스테인 신호는 전압이 상승하는 상승기간, 최대 전압이 유지되는 유지 기간 및 전압이 하강하는 하강기간을 포함하고, 유지 기간의 길이는 상승 기간 및 하강 기간의 길이보다 짧을 수 있다.
또한, 하강 기간의 길이는 상승 기간의 길이보다 길 수 있다.
또한, 본 발명에 따른 또 다른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널 및 서브필드(Sub-field)의 서스테인 기간에서 전극에 서스테인 신호를 공급하는 구동부를 포함하고, 서스테인 신호는 전압이 상승하는 상승기간, 최대 전압이 유지되는 유지 기간 및 전압이 하강하는 하강기간을 포함하고, 구동부는 커패시터(Capacitor)와, 커패시터와 전극 사이에 배치되는 인덕터(Inductor)와, 인덕터와 커패시터 사이에서 병렬 배치되는 제 1 스위치와 제 2 스위치와, 전극과 서스테인 전압원 사이에 배치되는 제 3 스위치 및 전극과 접지 사이에 배치되는 제 4 스위치를 포함하고, 상승 기간, 유지 기간 및 하강 기간에서 의 인덕터의 전압은 서스테인 전압원이 공급하는 서스테인 전압보다 낮을 수 있다.
또한, 제 1 스위치와 제 2 스위치는 유지 기간의 일부 혹은 전체에서 턴-온(Turn-On)될 수 있다.
또한, 제 1 스위치가 턴-온되는 기간과 제 2 스위치가 턴-온되는 기간은 서로 중첩(Overlap)될 수 있다.
또한, 서스테인 신호가 공급되는 동안 인덕터에 흐르는 전류의 파형(Waveform)은 사인파(Sine Waveform) 형태일 수 있다.
또한, 상승 기간, 유지 기간 및 하강 기간에서의 인덕터의 전압은 동일할 수 있다.
또한, 상승 기간, 유지 기간 및 하강 기간에서의 인덕터의 전압은 커패시터 양단에 걸리는 전압과 동일할 수 있다.
또한, 인덕터의 인덕턴스(Inductance)는 1uH(마이크로 헨리)보다 클 수 있다.
또한, 유지 기간의 시작 시점에서 인덕터에 흐르는 전류는 최대 전류보다는 작고 최대 전류의 0.5배 보다는 클 수 있다.
본 발명에 따른 플라즈마 디스플레이 장치는 에너지 회수회로(Energy Recovery Circuit)의 스위칭(Switching) 소자의 스위칭 타이밍을 조절하여 서스테인 구동 시 노이즈(Noise)의 발생을 줄이고, 이에 따라 서스테인 방전을 안정시키며 전자파 장애(EMI, Electro magnetic interference)를 저감시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치를 상세히 설명한다.
도 1은 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함할 수 있다.
플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)을 포함하고, 아울러 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극(X1~Xm)을 포함할 수 있다. 아울러, 플라즈마 디스플레이 패널(100)은 복수의 서브필드(Subfield)를 포함하는 프레임(Frame)으로 영상을 구현할 수 있다.
구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극, 서스테인 전극 또는 어드레스 전극 중 적어도 하나로 구동신호를 공급하여, 플라즈마 디스플레이 패널(100)의 화면에 영상이 구현되도록 할 수 있다.
여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다. 예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극을 구동시키는 제 1 구동부(미도시)와, 서스테인 전극을 구동시키는 제 2 구동부와, 어드레스 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.
스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.
상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.
하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.
격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다를 수 있다.
한편, 방전셀에서는 어드레스 전극(213)이 스캔 전극(202) 및 서스테인 전극(203)과 교차할 수 있다. 즉, 방전셀은 어드레스 전극(213)이 스캔 전극(202) 및 서스테인 전극(203)과 교차하는 지점에 형성되는 것이다.
격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
스캔 전극(202), 서스테인 전극(203) 및 어드레스 전극(213) 중 적어도 하나로 소정의 신호가 공급되면 방전셀 내에서는 방전이 발생할 수 있다. 이와 같이, 방전셀 내에서 방전이 발생하게 되면, 방전셀 내에 채워진 방전 가스에 의해 자외선이 발생할 수 있고, 이러한 자외선이 형광체층(214)의 형광체 입자에 조사될 수 있다. 그러면, 자외선이 조사된 형광체 입자가 가시광선을 발산함으로써 플라즈마 디스플레이 패널(100)의 화면에는 소정의 영상이 표시될 수 있는 것이다.
도 3은 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 3을 살펴보면 영상의 계조(Gray Level)를 구현하기 위한 프레임은 복수의 서브필드(Subfield, SF1~SF8)를 포함할 수 있다.
아울러, 복수의 서브필드는 방전셀을 방전이 발생하지 않을 방전셀을 선택하거나 혹은 방전이 발생하는 방전셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)을 포함할 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 프레임은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스 기간과 서스테인 기간을 포함할 수 있다.
또는, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 초기화를 위한 리셋 기간을 더 포함하는 것도 가능하다.
아울러, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 서스테인 기간을 포함하지 않을 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 가중치를 20으 로 설정하고, 제 2 서브필드의 가중치를 21로 설정하는 방법으로 각 서브필드의 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 설정할 수 있다. 이와 같이 각 서브필드에서 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써 다양한 영상의 계조를 구현할 수 있다.
여기, 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 3에서는 하나의 영상 프레임에서 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
한편, 프레임에 포함된 복수의 서브필드 중 적어도 하나는 선택적 소거 서브필드(Selective Erase Subfield, SE)이고, 아울러 복수의 서브필드 중 적어도 하나는 선택적 쓰기 서브필드(Selective Write Subfield, SW)인 것도 가능하다.
하나의 프레임이 적어도 하나의 선택적 소거 서브필드와 선택적 쓰기 서브필드를 포함하는 경우에는, 프레임의 복수의 서브필드 중 첫 번째 서브필드 또는 첫 번째 서브필드와 두 번째 서브필드가 선택적 쓰기 서브필드이고, 나머지는 선택적 소거 서브필드인 것이 바람직할 수 있다.
여기서, 선택적 소거 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 오프(Off)시키는 서브필드이다.
이러한 선택적 소거 서브필드는 오프시킬 방전셀을 선택하기 위한 어드레스 기간과 어드레스 기간에서 선택되지 않은 방전셀에서 서스테인 방전을 발생시키는 서스테인 기간을 포함할 수 있다.
선택적 쓰기 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 온(On)시키는 서브필드이다.
이러한 선택적 쓰기 서브필드는 방전셀들을 초기화하기 위한 리셋 기간, 온시킬 방전셀을 선택하기 위한 어드레스 기간 및 어드레스 기간에서 선택된 방전셀에서 서스테인 방전을 발생시키는 서스테인 기간을 포함할 수 있다.
도 4는 플라즈마 디스플레이 패널의 구동방법을 개략적으로 설명하기 위한 도면이다. 이하에서 설명될 구동 파형은 앞선 도 1의 구동부(110)가 공급하는 것이다.
도 4를 살펴보면, 프레임(Frame)의 복수의 서브필드(Sub-Field) 중 적어도 하나의 서브필드의 초기화를 위한 리셋 기간(Reset Period : RP)에서는 스캔 전극(Y)으로 리셋 신호(RS)를 공급할 수 있다. 여기서, 리셋 신호(RS)는 전압이 점진적으로 상승하는 상승 램프 신호(Ramp-Up : RU) 및 전압이 점진적으로 하강하는 하강 램프 신호(Ramp-Down : RD)를 포함할 수 있다.
예를 들면, 리셋 기간의 셋업 기간(SU)에서는 스캔 전극에 상승 램프 신호(RU)가 공급되고, 셋업 기간 이후의 셋다운 기간(SD)에서는 스캔 전극에 하강 램프 신호(RD)가 공급될 수 있다.
스캔 전극에 상승 램프 신호가 공급되면, 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)의 분포가 균일해질 수 있다.
상승 램프 신호가 공급된 이후, 스캔 전극에 하강 램프 신호가 공급되면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
리셋 기간 이후의 어드레스 기간(AP)에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 갖는 스캔 기준 신호(Ybias)가 스캔 전극에 공급될 수 있다.
또한, 어드레스 기간에서는 스캔 기준 신호(Ybias)의 전압으로부터 하강하는 스캔 신호(Sc)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적 으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Dt)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
아울러, 어드레스 방전이 발생하는 어드레스 기간에서 서스테인 전극에는 스캔 전극과 어드레스 전극 사이에서 어드레스 방전이 효과적으로 발생하도록 하기 위해 서스테인 기준 신호(Zbias)신호를 공급할 수 있다.
어드레스 기간 이후의 서스테인 기간(SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
이러한 방식으로 영상을 구현할 수 있다.
도 5 내지 도 6은 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 5를 살펴보면, 본 발명에 따른 서스테인 신호(SUS)는 전압이 상승하는 상승기간(d1), 최대 전압, 즉 서스테인 전압(Vs)이 유지되는 유지 기간(d2) 및 전압이 하강하는 하강기간(d3)을 포함할 수 있다.
여기서, 상승기간(d1)에서는 서스테인 신호의 전압이 그라운드 레벨(GND)의 전압부터 제 1 전압(V1)까지 점진적으로 상승할 수 있다. 이러한 상승기간(d1)은 도시하지는 않았지만 에너지 회수회로(Energy Recovery Circuit)가 스캔 전극 또는 서스테인 전극으로 저장된 전압을 공급하는 기간이다. 아울러, 상승기간(d1)을 ER-Up 기간이라 할 수 있다.
유지기간(d2)에서는 서스테인 신호의 전압이 제 1 전압(V1)에서 서스테인 전압(Vs)까지 급격히 상승하고, 이후 서스테인 전압이 실질적으로 일정하게 유지될 수 있다. 이러한 유지기간(d2)에서는 도시하지는 않았지만 에너지 회수회로가 스캔 전극 또는 서스테인 전극의 전압을 제 1 전압(V1)에서 서스테인 전압(Vs)으로 클램핑시키는 것으로 볼 수 있다.
하강기간(d3)에서는 서스테인 신호의 전압이 서스테인 전압(Vs)부터 점진적으로 하강할 수 있다. 이러한 하강기간(d3)은 도시하지는 않았지만 에너지 회수회로가 스캔 전극 또는 서스테인 전극의 전압을 회수하는 기간이다. 아울러, 하강기간(d3)을 ER-Down 기간이라 할 수 있다.
아울러, 유지 기간(d2)의 길이는 상승 기간(d2) 및 하강 기간(d3)의 길이보다 짧은 것이 바람직할 수 있다. 이러한 경우에는, 노이즈(Nise)의 발생을 저감시킬 수 있으며 이에 따라 서스테인 방전을 안정시키고 아울러 전자파 장애(EMI, Electro Magnetic Interference)의 발생을 저감시킬 수 있다. 이에 대해서는 이하에서 보다 상세히 설명하도록 한다.
또한, 도 6의 경우와 같이 하강기간(d3)의 길이는 상승기간(d1)의 길이보다 긴 것이 바람직할 수 있다. 이러한 경우에는 에너지 회수회로가 스캔 전극 또는 서스테인 전극의 무효 에너지를 회수할 수 있는 시간이 길어지기 때문에 에너지 회수회로의 에너지 회수효율을 높일 수 있고, 이에 따라 구동효율을 향상시킬 수 있다.
도 7 내지 도 12는 구동부의 구성과 동작에 대해 보다 상세히 설명하기 위한 도면이다.
본 발명에 따른 플라즈마 디스플레이 장치의 구동부는 도 7과 같은 구성의 에너지 회수회로를 포함할 수 있다.
상세하게는, 구동부는 커패시터(Capacitor, C), 제 1 스위치(S1), 제 2 스위치(S2), 인덕터(Inductor, L), 제 3 스위치(S3) 및 제 4 스위치(S4)를 포함할 수 있다.
커패시터(C)의 양단에는 ER전압(VER)이 걸릴 수 있다. 즉, 커패시터(C)에 저장되는 전압이 ER전압(VER)인 것이다.
인덕터(L)는 커패시터(C)와 스캔 전극 또는 서스테인 전극 사이에 배치될 수 있다. 이러한 인덕터(L)는 커패시터(C)에 저장된 전압이 스캔 전극 또는 서스테인 전극으로 공급될 때 및 스캔 전극 또는 서스테인 전극의 전압이 커패시터(C)로 회 수될 때 공진을 발생시킬 수 있다.
제 1 스위치(S1)와 제 2 스위치(S2)는 인덕터(L)와 커패시터(C) 사이에서 병렬 배치될 수 있다. 즉, 제 1 스위치(S1)와 제 2 스위치(S2)는 제 1 노드(n1)와 제 2 노드(n2)의 사이에서 병렬 배치될 수 있다.
제 1 스위치(S1)는 소정의 스위칭 동작을 통해 서스테인 신호(SUS)의 상승기간에서 커패시터(C)에 저장된 전압을 스캔 전극 또는 서스테인 전극으로 공급할 수 있다.
제 2 스위치(S2)는 소정의 스위칭 동작을 통해 서스테인 신호(SUS)의 하강기간에서 스캔 전극 또는 서스테인 전극의 전압을 커패시터(C)로 회수할 수 있다.
제 3 스위치(S3)는 스캔 전극 또는 서스테인 전극과 서스테인 전압(Vs)을 공급하는 서스테인 전압원 사이에 배치될 수 있다. 즉, 제 3 스위치(S3)는 제 3 노드(n3)와 서스테인 전압원 사이에 배치되는 것이다.
제 3 스위치(S3)는 소정의 스위칭 동작을 통해 스캔 전극 또는 서스테인 전극에 서스테인 전압(Vs)을 공급하는 것이 가능하다.
제 4 스위치(S4)는 스캔 전극 또는 서스테인 전극과 접지(GND) 사이에 배치될 수 있다. 즉, 제 4 스위치(S4)는 제 3 노드(n3)와 접지(GND)의 사이에 배치되는 것이다.
제 4 스위치(S4)는 소정의 스위칭 동작을 통해 스캔 전극 또는 서스테인 전극에 그라운드 레벨(GND)의 전압을 공급하는 것이 가능하다.
아울러, 도 8의 경우와 같이 구동부는 동작의 안정성을 위해 제 1, 2, 3, 4 다이오드(D1, D2, D3, D4)를 포함하는 것이 가능하다.
제 1 다이오드(D1)는 제 1 스위치(S1)와 제 2 노드(n2)의 사이에 배치되어 제 2 노드(n2)로부터 제 1 스위치(S1) 방향으로 흐르는 전류를 차단할 수 있다.
제 2 다이오드(D2)는 제 2 스위치(S2)와 제 2 노드(n2)의 사이에 배치되어 제 2 스위치(S2)로부터 제 2 노드(n2) 방향으로 흐르는 전류를 차단할 수 있다.
제 3 다이오드(D3)는 서스테인 전압원과 제 2 노드(n2)의 사이에 배치되어 제 2 노드(n2)의 전압이 서스테인 전압(Vs)보다 높아지는 것을 방지할 수 있다.
제 4 다이오드(D4)는 접지(GND)와 제 2 노드(n2)의 사이에 배치되어 제 2 노드(n2)의 전압이 그라운드 레벨(GND)의 전압보다 낮아지는 것을 방지할 수 있다.
이러한 구동부의 동작의 일례를 살펴보면 아래와 같다.
먼저 도 9와 같이 제 2, 3, 4 스위치(S2, S3, S4)는 턴-오프(Turn-Off)된 상태에서 제 1 스위치(S1)가 턴-온(Turn-On)될 수 있다.
그러면, 상승기간(d1)에서 커패시터(C)에 저장된 전압이 인덕터(L)에 의한 LC 공진을 통해 스캔 전극 또는 서스테인 전극에 공급될 수 있다. 그러면, 스캔 전극 또는 서스테인 전극의 전압이 그라운드 레벨(GND)의 전압으로부터 제 1 전압(V1)까지 점진적으로 상승할 수 있다.
아울러, 상승기간(d1)에서 인덕터(L)에 흐르는 전류(IL)는 점진적으로 증가하여 최대 전류(Imax)에 도달한 이후에 다시 하강할 수 있다.
또한, 상승기간(d1)에서는 커패시터(C)에 저장된 전압이 전극으로 공급되기 때문에 인덕터(L)의 전압(VL)은 대략 커패시터(C)의 전압과 동일할 수 있다. 즉, 상승기간(d1)에서 인덕터(L)의 전압은 대략 ER전압(VER)일 수 있다.
이후, 유지기간(d2)에서는 제 1 스위치(S1)가 턴-온상태를 유지한 상태에서 제 3 스위치(S3)는 턴-온될 수 있다.
그러면, 서스테인 전압원이 발생시킨 서스테인 전압(Vs)이 스캔 전극 또는 서스테인 전극으로 공급될 수 있다. 그러면, 스캔 전극 또는 서스테인 전극의 전압은 제 1 전압(V1)에서 서스테인 전압(Vs)으로 클램핑되어 실질적으로 서스테인 전압을 유지할 수 있다.
아울러, 유지기간(d2)에서 인덕터(L)에 흐르는 전류는 점진적으로 감소할 수 있다. 이상적으로는 유지기간(d2)에서 인덕터(L)에 흐르는 전류는 대략 OA(암페어)까지 하강할 수 있다.
아울러, 유지 기간의 시작 시점, 즉 클램핑시점에서 인덕터(L)에 흐르는 전류(ILC)는 최대 전류(Imax)보다는 작고 최대 전류(Imax)의 0.5배(0.5Imax) 보다는 클 수 있다. 이는 인덕터(L)의 인덕턴스(Inductance)가 충분히 크기 때문에 가능할 수 있다. 바람직하게는, 인덕터(L)의 인덕턴스는 대략 1uH(마이크로 헨리)보다 클 수 있다.
만약, 인덕터(L)의 인덕턴스가 과도하게 작다면 유지 기간의 시작 시점에서 인덕터(L)에 흐르는 전류(ILC)는 최대 전류(Imax)의 0.5배(0.5Imax)보다 작아질 것이다.
아울러, 유지기간(d2)에서는 도 10의 경우와 같이 제 1 스위치(S1)가 턴-온된 상태에서 제 2 스위치(S2)가 턴-온될 수 있다. 이때, 제 3 스위치(S3)도 턴-온된 상태일 수 있다.
즉, 도 9에 표시한 A영역에서와 같이 제 1 스위치(S1)가 턴-온되는 기간과 제 2 스위치(S2)가 턴-온되는 기간은 서로 중첩(Overlap)되는 것이다.
이와 같이, 제 1 스위치(S1)가 턴-온되는 기간과 제 2 스위치(S2)가 턴-온되는 기간은 서로 중첩되면서 아울러 위에서 설명한 바와 같이 인덕터(L)의 인덕턴스값이 충분히 큰 경우에는, 커패시터(C)로부터 전극으로 향하는 전류와 전극으로부터 커패시터(C)로 향하는 전류가 끊어지지 않고 부드럽게 이어질 수 있다. 이에 따라, 서스테인 신호가 공급되는 동안 인덕터(L)에 흐르는 전류의 파형(Waveform)은 사인파(Sine Waveform) 형태를 가질 수 있다. 아울러, 상승 기간(d1) 및 유지 기간(d2)에서의 인덕터(L)의 전압은 실질적으로 동일하게 될 수 있다.
아울러, 제 1 스위치(S1)가 턴-온되는 기간과 제 2 스위치(S2)가 턴-온되는 기간은 서로 중첩되면, 제 3 스위치(S3)가 턴-온되어 서스테인 전압(Vs)이 전극으로 공급되더라도 유지기간(d2)에서의 인덕터(L)의 전압은 서스테인 전압보다 낮은 상태를 유지할 수 있다.
아울러, 인덕터(L)에 흐르는 전류가 끊어지지 않고 부드럽게 이어지기 위해서는 인덕터(L)의 인덕턴스가 충분히 큰 것이 유리할 수 있다. 바람직하게는, 인덕터(L)의 인덕턴스는 대략 1uH(마이크로 헨리)보다 클 수 있다.
만약, 인덕터(L)의 인덕턴스가 과도하게 작다면 유지기간(d2)이 종료되기 이 전에 인덕터(L)에 흐르는 전류가 OA(암페어)이하로 떨어질 수 있고, 이로 인해 서스테인 신호의 전압이 출렁일 수 있으며, 이에 따라 구동이 불안정해질 수 있다.
여기, 도 9에서는 유지기간(d2)의 일부에서 제 1 스위치(S1)와 제 2 스위치(S2)가 턴-온되는 경우만을 도시하고 있지만, 유지기간(d2)의 전체에서 제 1 스위치(S1)와 제 2 스위치(S2)가 턴-온되는 경우도 가능할 수 있다.
아울러, 유지기간(d2)에서는 제 1 스위치(S1) 및 제 2 스위치(S2) 중 적어도 하나가 턴-온상태를 갖기 때문에 인덕터(L)의 전압은 대략 커패시터(C)의 전압과 동일할 수 있다. 즉, 유지기간(d2)에서 인덕터(L)의 전압은 대략 ER전압(VER)일 수 있다.
이후, 하강기간(d3)에서는 제 1 스위치(S1)와 제 3 스위치(S3)가 턴-오프될 수 있다.
그러면, 전극의 전압이 인덕터(L)에 의한 LC 공진을 통해 커패시터(C)로 회수될 수 있다. 그러면, 스캔 전극 또는 서스테인 전극의 전압이 서스테인 전압(Vs)으로부터 점진적으로 상승할 수 있다.
아울러, 하강기간(d3)에서 인덕터(L)에 흐르는 전류는 음(-)의 값을 가질 수 있다. 즉, 하강기간(d3)에서는 전극으로부터 커패시터(C)방향으로 전류가 흐르는 것이다.
또한, 하강기간(d3)에서는 전극의 전압이 커패시터(C)로 회수되기 때문에 인덕터(L)의 전압은 대략 커패시터(C)의 전압과 동일할 수 있다.
유지기간(d2)에서 제 1 스위치(S1)와 제 2 스위치(S2)의 턴-온 기간을 중첩시키기 않는 비교예의 경우를 아래의 도 11을 참조하여 설명한다.
도 11을 살펴보면, 비교예에서는 유지기간(d2)에서 제 1 스위치(S1)와 제 3 스위치(S3)만이 턴-온되고, 제 2 스위치(S2)는 하강기간(d3)에서 턴-온된다.
이러한 비교예에서는 상승기간(d1)에서 인덕터(L)에 흐르는 전류와 하강기간(d3)에서 인덕터(L)에 흐르는 전류가 이어지지 못하고 끊어진 형태를 갖는다.
이에 따라, 상승기간(d1)과 유지기간(d2) 사이 및 유지기간(d2)과 하강기간(d3)의 사이에서 역기전력에 의한 노이즈(B, C)가 발생할 수 있다. 이러한 노이즈(B, C)는 서스테인 방전을 불안정하게 하며, 아울러 전자파 장애를 증가시킬 수 있다.
아울러, 비교예의 경우에는 유지기간(d2)에서 제 2 스위치(S2)가 턴-온되지 않고, 제 1 스위치(S1)와 제 3 스위치(S3)가 턴-온되기 때문에 인덕터(L)의 전압은 서스테인 전압(Vs)까지 상승할 수 있다. 이에 따라 노이즈 및 전자파 장애의 발생이 더욱 증가할 수 있다.
반면에, 본 발명에서는 도 10의 경우와 같이 유지기간(d2)에서 제 1 스위치(S1)와 제 2 스위치(S2)가 함께 턴-온되는 상태를 갖기 때문에 인덕터에 흐르는 전류가 끊어지지 않고 부드럽게 이어질 수 있으며 아울러 인덕터(L)의 전압이 서스테인 전압(Vs)보다 낮은 ER전압(VER)을 갖는다. 이에 따라 노이즈의 발생이 저감되어 서스테인 방전이 안정될 수 있으며 아울러 전자파 장애도 저감될 수 있는 것이 다.
아울러, 본 발명에서는 도 9의 경우와 같이 상승기간(d1), 유지기간(d2) 및 하강기간(d3)에서의 인덕터(L)의 전압은 서스테인 전압(Vs)보다 낮으며, 실질적으로 서로 동일할 수 있다. 자세하게는, 상승기간(d1), 유지기간(d2) 및 하강기간(d3)에서의 인덕터(L)의 전압은 커패시터 양단에 걸리는 전압과 실질적으로 동일할 수 있다.
아울러, 본 발명에서는 제 3 스위치(S3)가 턴-온되는 기간을 짧게 하여 서스테인 신호의 유지기간(d2)의 길이는 상승기간(d1) 및 하강기간(d3)의 길이보다 짧게 하는 것이 바람직할 수 있다.
예컨대, 유지기간(d2)의 길이가 상승기간(d1) 및 하강기간(d3)의 길이와 동일한 경우를 가정하여 보자.
이러한 경우에는, 인덕터(L)에 흐르는 전류가 0A(암페어)로 하강한 이후에도 제 1 스위치(S1) 및 제 3 스위치(S3)가 턴-온된 상태를 유지할 수 있기 때문에 도 12의 D영역에서와 인덕터에 흐르는 전류가 출렁일 수 있으며 이에 따라 서스테인 신호의 전압이 출렁일 수 있다. 이에 따라 서스테인 방전이 불안정해질 수 있고, 구동 효율도 저하될 수 있다.
이를 고려할 때, 서스테인 신호의 유지기간(d2)의 길이는 상승기간(d1) 및 하강기간(d3)의 길이보다 짧은 것이 바람직한 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체 적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것 으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 3은 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 4는 플라즈마 디스플레이 패널의 구동방법을 개략적으로 설명하기 위한 도면.
도 5 내지 도 6은 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면.
도 7 내지 도 12는 구동부의 구성과 동작에 대해 보다 상세히 설명하기 위한 도면.

Claims (10)

  1. 전극을 포함하는 플라즈마 디스플레이 패널; 및
    서브필드(Sub-field)의 서스테인 기간에서 상기 전극에 서스테인 신호를 공급하는 구동부;
    를 포함하고,
    상기 서스테인 신호는 전압이 상승하는 상승기간, 최대 전압이 유지되는 유지 기간 및 전압이 하강하는 하강기간을 포함하고,
    상기 유지 기간의 길이는 상기 상승 기간 및 하강 기간의 길이보다 짧은 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 하강 기간의 길이는 상기 상승 기간의 길이보다 긴 플라즈마 디스플레이 장치.
  3. 전극을 포함하는 플라즈마 디스플레이 패널; 및
    서브필드(Sub-field)의 서스테인 기간에서 상기 전극에 서스테인 신호를 공급하는 구동부;
    를 포함하고,
    상기 서스테인 신호는 전압이 상승하는 상승기간, 최대 전압이 유지되는 유 지 기간 및 전압이 하강하는 하강기간을 포함하고,
    상기 구동부는 커패시터(Capacitor);
    상기 커패시터와 상기 전극 사이에 배치되는 인덕터(Inductor);
    상기 인덕터와 상기 커패시터 사이에서 병렬 배치되는 제 1 스위치와 제 2 스위치;
    상기 전극과 서스테인 전압원 사이에 배치되는 제 3 스위치; 및
    상기 전극과 접지 사이에 배치되는 제 4 스위치;
    를 포함하고,
    상기 상승 기간, 유지 기간 및 하강 기간에서의 상기 인덕터의 전압은 상기 서스테인 전압원이 공급하는 서스테인 전압보다 낮은 플라즈마 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제 1 스위치와 상기 제 2 스위치는 상기 유지 기간의 일부 혹은 전체에서 턴-온(Turn-On)되는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 제 1 스위치가 턴-온되는 기간과 상기 제 2 스위치가 턴-온되는 기간은 서로 중첩(Overlap)되는 플라즈마 디스플레이 장치.
  6. 제 3 항에 있어서,
    상기 서스테인 신호가 공급되는 동안 상기 인덕터에 흐르는 전류의 파형(Waveform)은 사인파(Sine Waveform) 형태인 플라즈마 디스플레이 장치.
  7. 제 3 항에 있어서,
    상기 상승 기간, 유지 기간 및 하강 기간에서의 상기 인덕터의 전압은 동일한 플라즈마 디스플레이 장치.
  8. 제 3 항에 있어서,
    상기 상승 기간, 유지 기간 및 하강 기간에서의 상기 인덕터의 전압은 상기 커패시터 양단에 걸리는 전압과 동일한 플라즈마 디스플레이 장치.
  9. 제 3 항에 있어서,
    상기 인덕터의 인덕턴스(Inductance)는 1uH(마이크로 헨리)보다 큰 플라즈마 디스플레이 장치.
  10. 제 3 항에 있어서,
    상기 유지 기간의 시작 시점에서 상기 인덕터에 흐르는 전류는 최대 전류보다는 작고 상기 최대 전류의 0.5배 보다는 큰 플라즈마 디스플레이 장치.
KR1020090034487A 2009-04-21 2009-04-21 플라즈마 디스플레이 장치 KR20100115872A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090034487A KR20100115872A (ko) 2009-04-21 2009-04-21 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090034487A KR20100115872A (ko) 2009-04-21 2009-04-21 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20100115872A true KR20100115872A (ko) 2010-10-29

Family

ID=43134589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034487A KR20100115872A (ko) 2009-04-21 2009-04-21 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20100115872A (ko)

Similar Documents

Publication Publication Date Title
US7872616B2 (en) Plasma display apparatus and driving method thereof
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2006309247A (ja) プラズマディスプレイ装置及びその駆動方法
EP1748407B1 (en) Plasma display apparatus and driving method of the same
KR20060014694A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100605763B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
US7839359B2 (en) Plasma display apparatus and method of driving thereof
JP2005004213A (ja) プラズマディスプレイパネルのリセット方法及び装置
EP1881473B1 (en) Plasma display apparatus and method of driving the same
KR100666106B1 (ko) 플라즈마 디스플레이 장치
KR20060090052A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동장치
KR20100115872A (ko) 플라즈마 디스플레이 장치
KR100877820B1 (ko) 플라즈마 디스플레이 장치
US7737920B2 (en) Plasma display apparatus
KR100566819B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
US20100265232A1 (en) Plasma display apparatus
KR20100070117A (ko) 플라즈마 디스플레이 장치
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
KR20110042797A (ko) 플라즈마 디스플레이 장치
KR20100119206A (ko) 플라즈마 디스플레이 장치
EP1901271A1 (en) Plasma display apparatus
EP2149869A2 (en) Circuit for driving a plasma display panel
KR20110035452A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20110025508A (ko) 플라즈마 디스플레이 장치
KR20100092620A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination