KR20100108915A - Ｌｅｄ 패키지 및 그 제조방법 - Google Patents

Ｌｅｄ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20100108915A
KR20100108915A KR1020090027244A KR20090027244A KR20100108915A KR 20100108915 A KR20100108915 A KR 20100108915A KR 1020090027244 A KR1020090027244 A KR 1020090027244A KR 20090027244 A KR20090027244 A KR 20090027244A KR 20100108915 A KR20100108915 A KR 20100108915A
Authority
KR
South Korea
Prior art keywords
led
chip
package
package body
phosphor layer
Prior art date
Application number
KR1020090027244A
Other languages
English (en)
Inventor
오광용
이재흔
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020090027244A priority Critical patent/KR20100108915A/ko
Publication of KR20100108915A publication Critical patent/KR20100108915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

여기에서는 칩 LED와 패키지 몸체를 포함하는 LED 패키지가 개시된다. 칩 LED는, 내부단자들을 포함하는 칩베이스와, 그 칩베이스에 실장되는 LED칩과, 그 LED칩을 덮는 형광체층을 구비한다. 그리고, 상기 내부단자들과 상기 LED칩은 전기적으로 연결된다. 그리고, 칩 LED는 패키지 몸체 상에 실장된다. 패키지 몸체는 칩 LED의 내부단자와 전기적으로 연결되는 외부단자를 구비한다. 패키지 몸체는 칩 LED를 수용하는 캐비티를 구비할 수 있으며, 그 캐비티에는 투광성의 봉지재가 형성된다. 패키지 몸체는 캐비티로 상면이 노출된 히트싱크를 구비할 수 있으며, 칩 LED가 히트싱크에 부착될 수 있다.
형광체층, 고출력, 칩 LED, 패키지, 히트싱크, LED칩, 내부단자, 외부단자

Description

ＬＥＤ 패키지 및 그 제조방법{LED PACKAGE AND ITS FABRICATING METHOD}
본 발명은 형광체를 이용하는 LED 패키지 및 그것의 제조 기술에 관한 것이며, 더 상세하게는, 형광체를 이용하고 히트싱크를 갖는 고출력 LED 패키지에 적합한 기술에 관한 것이다.
LED(Light Emitting Diode)는, 기본적으로 반도체들의 접합으로 이루어진 고체 발광소자인 LED칩을 이용한다. LED에 전압을 인가하면, 전자와 정공의 결합으로 반도체의 밴드갭에 해당하는 에너지를 빛의 형태로 발한다. 이러한 LED는 저전류 요건에서의 고출력 특성, 빠른 응답성, 긴 수명, 단단한 패키지 구조 등 많은 이점을 갖는다.
백열전구 등의 열변환형 발광장치가 폭 넓은 광 스펙트럼의 광을 발하는 것과 달리, 일반적인 LED는 예를 들면, 녹색, 적색, 청색 등과 같은 단색의 광을 발한다. 근래에는, 백색광을 만들어 나타내거나 또는 다수의 색구현이 가능한 LED들이 개발되어 왔다. 이 중, 백색 LED를 제조하는 방식에는 적색, 녹색, 및 청색의 LED 칩을 조합하여 백색을 나타내게 하거나, 또는 특정색의 광을 발광하는 LED 칩과 특정색의 형광을 발광하는 형광체를 조합하는 방식이 있다. 현재 상용화되어 있 는 백색 LED는 일반적으로 후자의 방법이 적용된다.
종래에는, LED칩을 패키지 몸체에 실장하고 그 LED칩과 패키지 몸체에 구비된 단자들을 전기적으로 연결한 후에야, 형광체로 LED칩을 층상으로 덮고, 그 다음, LED칩을 투광성의 봉지부재로 봉지하여, 패키지 구조를 갖는 LED, 즉, LED 패키지를 제조한다. 형광체를 LED칩 주변에 고착시키기 위한 재료로 예를 들면, 실리콘 수지 또는 에폭시 수지 등과 같은 투광성 수지가 이용된다. 대신에, 투광성 수지는 액상 또는 겔상으로 형광체 입자들과 혼합되고, 다음, LED칩 위에 도팅되는데, 그 수지가 경화되면서 형광체 입자들을 LED칩 주변에 고착시킬 수 있다. 이와 달리, 고착을 위한 수지 재료의 이용 없이, 전기영동법을 이용해 형광체층을 LED칩 위에 직접 형성하는 기술도 알려져 있다.
이때, LED칩 주변에 형성체를 형성하는 공정은, 형광체 농도의 불균일을 초래할 수 있고, 이로 인해, LED 패키지 제품들의 색좌표 불균일을 일으킨다. 이는 LED 패키지 제품의 생산 수율을 떨어뜨린다. 리드단자들을 구비한 패키지 몸체는, 복잡한 공정과 비싼 비용에 의해 만들어지는데, 종래의 기술은 형광체로 인한 색좌표 문제만으로도 양품인 패키지 몸체마저도 못쓰게 되는 문제점이 있다.
특히, 수천 루멘 이상의 고출력이 요구되는 LED 패키지의 경우, 입력전류를 높이는 것에 의해 고온의 열이 발생하며, 따라서, 방열을 위한 히트싱크(또는, 방열 슬러그)가 설치된 패키지 몸체가 이용된다. 따라서, 고출력 LED 패키지 제품의 생산에 있어서는, 형광체에 의한 색좌표 불균일로 인한 불량 및 그로 인한 패키지 몸체의 폐기 처리에 대한 부담이 더욱 컸다. 또한, 고출력 LED 패키지의 제작 공정 상, 형광체가 도팅되는 부분과 렌즈 부분이 구분되어 형성되는데, 이는 색좌표의 제품간 불균일을 더욱 심화시키는 원인이 된다. 또한, 렌즈부를 유리, PMMA, 또는 PS 등과 같은 투명재질로 형성한 후, 그 렌즈부를 패키지 몸체에 합착하되, 이때, 형광체를 포함하는 수지를 주입하는 기술도 제안되었는데, 이는 열팽창계수가 다른 이종의 재료를 이용하는 것에 따른 와이어 오픈(wire open)의 문제를 야기한다. 또한, 형광체를 고경도 봉지재에 포함시켜 적용하는 경우, 봉지재의 크랙 및 봉지재와 리드프레임 사이의 접착성 저하의 문제를 야기할 수 있다.
따라서, 본 발명의 기술적 과제는, 형광체를 포함하도록 미리 제작된 칩 LED가 패키지 몸체에 나중 실장됨으로써, 형광체 불량이 패키지 몸체의 불량으로 이어지는 것을 막고, 이에 의해, 생산 수율의 향상을 가능케 하는 LED 패키지를 제공하는 것이다.
또한, 본 발명의 다른 기술적 과제는, 형광체를 포함하도록 미리 제작된 칩 LED를 이용하고, 그 칩 LED가 패키지 몸체에 구비된 히트싱크에 실장됨으로써, 방열성 및 신뢰성이 좋고, 형광체 불량으로 인한 생산 수율 저하를 최소화시킬 수 있는 고출력의 LED 패키지를 제공하는 것이다.
본 발명의 일 측면에 따른 LED 패키지는 칩 LED와 상기 칩 LED가 실장되는 패키지 몸체를 포함한다. 칩 LED는, 내부단자들을 포함하는 칩베이스와, 상기 칩베 이스에 실장되는 LED칩과, 상기 LED칩을 덮는 형광체층을 구비하며, 상기 내부단자들과 상기 LED칩은 전기적으로 연결된다. 또한, 상기 패키지 몸체는 그 위에 실장된 칩 LED에 전기적으로 연결되는 외부단자들을 구비한다.
이때, 상기 패키지 몸체는, 상기 칩 LED가 수용되는 캐비티가 형성된 리플렉터와, 상면이 상기 캐비티에 있도록 상기 리플렉터에 설치되고, 그 상면에 상기 LED칩이 부착되는 히트싱크를 포함하는 것일 수 있다.
바람직하게는, 상기 형광체층은 형광체 입자들과 상기 형광체 입자들을 고착시키는 투광성 수지물질을 포함할 수 있다. 이때, 상기 형광체층은 형광체 입자들이 혼합된 투광성 수지물질을 상기 칩베이스 상에서 몰딩하여 형성되거나, 또는, 형광체 입자들이 혼합된 액상의 투광성 수지물질이 상기 LED칩에 도팅되어 형성될 수 있다. 상기 형광체층은, 외부단자들과 연결될 수 있는 본딩 영역을 남기도록, 상기 LED칩과 상기 내부단자들 각각의 일부만을 덮도록 형성된다.
일 실시예에 따라, 상기 칩베이스는 기판재를 구비하는 회로기판일 수 있고, 이때, 상기 내부단자들은 상기 기판재 상에 도전성 패턴들로 형성된다.
다른 실시예에 따라, 상기 칩베이스는 상기 내부단자들로서 금속 리드프레임들을 포함하는 것일 수 있으며, 이때, 상기 LED칩은 상기 금속 리드프레임들 중 하나에 부착될 수 있다. 이때, 상기 금속 리드프레임들과 상기 히트싱크 사이에는 절연층이 개재되는 것이 바람직하다.
바람직하게는, 상기 LED 패키지가 상기 칩 LED를 봉지하는 투광성의 봉지재를 더 포함할 수 있다.
본 발명의 다른 측면에 따라 LED 패키지를 제조하는 방법이 제공되며, 이 방법은, (a) 외부단자들을 구비한 패키지 몸체를 준비하는 단계와, (b) LED칩이 형광체층에 덮이고 상기 LED칩과 전기적으로 연결된 내부단자들을 구비한 칩 LED를 준비하는 단계와, (c) 상기 칩 LED를 상기 패키지 몸체에 실장하는 단계와, (d) 상기 칩 LED의 내부단자들과 상기 패키지 몸체의 외부단자들을 전기적으로 연결하는 단계를 포함한다. 상기 (a) 단계는 상기 (b) 단계의 전후 또는 거의 동시에 수행될 수 있다.
바람직하게는, 상기 방법은 상기 (d) 단계 후에, 상기 칩 LED를 봉지하여 보호하는 투광성의 봉지재를 형성하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 (a) 단계에서는 상기 패키지 몸체에 히트싱크가 설치되고, 상기 (c) 단계에서는 상기 칩 LED가 상기 히트싱크에 부착될 수 있다.
본 발명의 실시예들에 따르면, 형광체에 의한 색좌표가 잘 맞추어진 칩 LED를 패키지 몸체에 실장하는 방식으로, LED 패키지를 제조할 수 있으며, 이는 색좌표가 균일한 LED 패키지들의 생산이 가능하고, LED 패키지의 생산수율을 높일 수 있다. 칩 LED의 색좌표 불량을 그것의 패키지 몸체에 대한 실장 전에 발견할 수 있게 됨으로써, 그 칩 LED의 불량이 전체 LED 패키지의 불량으로 이어지는 것이 방지된다. 특히, 히트싱크를 포함하는 고가의 패키지 몸체를 이용하는 고출력 LED 패키지의 경우, 위의 이점들은 더욱 커질 수 있을 것이다. 또한, 고출력 LED 패키지에서, 칩 LED가 히트싱크에 실장되므로, 방열성이 좋은 고출력 LED 패키지의 구현이 가능하다. 또한, 형광체가 일체화된 칩 LED를 먼저 제작하고, 그 칩 LED를 패키지 몸체에 실장한 후 그 위에 수지 재질의 봉지재를 형성하는 경우에, 두 종류의 몰딩 물질이 다른 열팽창을 겪어 야기되던 기존 공정의 와이어 오픈 등의 불량을 막아줄 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 고출력 LED 패키지를 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 LED 패키지(1)는 칩 LED(10)와, 상기 칩 LED(10)가 실장되는 패키지 몸체(20)를 포함한다. 이때, 상기 패키지 몸체(20)는 캐비티가 형성된 세라믹 또는 플라스틱 재질의 리플렉터(21)를 포함하는데, 상기 칩 LED(10)는 리플렉터(21)의 캐비티에 수용된다. 그리고, 상기 칩 LED(10)를 보호하기 위해, 예를 들면, 에폭시 또는 실리콘 수지 등과 같은 투광성 수지로 된 봉지재(30)가 상기 캐비티를 메우도록 형성된다.
상기 리플렉터(21)에는 금속 리드프레임으로 된 외부단자들(22, 22)과 히트 싱크(24)가 구비된다. 상기 외부단자들(22, 22)과 상기 히트싱크(24)는, 예를 들면, 리플렉터(21)의 사출 성형시에, 상기 리플렉터(21)에 지지되도록 설치될 수 있다. 상기 외부단자들(22, 22)은 리플렉터(21)의 캐비티 내측으로부터 리플렉터(21)의 측벽을 관통하여 외부로 연장되어 있다. 그리고, 상기 히크싱크(24)는 상면이 상기 리플렉터(21)의 캐비티에 노출되도록 설치되어 있다. 그리고, 상기 히트싱크(24)의 저면은 열의 효율적인 방출을 위해 상기 리플렉터(21)의 바닥을 통해 외부로 노출된다.
도 2는 도 1에 도시된 LED 패키지의 칩 LED(10)을 확대하여 도시한 단면도이다.
도 2를 참조하면, 상기 칩 LED(10)는 칩베이스(11)와, 상기 칩베이스(11) 상에 실장되는 LED칩(12)과, 상기 LED칩(12)을 덮는 형광체층(14)을 포함한다.
본 실시예에서, 상기 칩베이스(11)는, 기판재(111)와, 상기 기판재(111) 상에 도전성 패턴들로서 형성된 내부단자들(112, 112)을 포함하는 PCB(Printed Circuit Board)로 이루어진다. 이때, 상기 기판재(111)는 세라믹, 플라스틱 또는 기타 다른 재료로 형성될 수 있다.
상기 LED칩(12)은, 예를 들면, 도전성 또는 비도전성 접착제에 의해 상기 칩베이스(11) 상에 부착될 수 있다. 또한, 상기 LED칩(12)은, 예를 들면, 본딩와이어들(W1, W1)에 의해, 상기 칩베이스(11)의 내부단자들(112, 112)과 전기적으로 연결된다.
상기 형광체층(14)은 상기 칩베이스(11) 상에 있는 LED칩(12)을 덮는다. 본 실시예에서, 상기 형광체층(14)은, 형광체 입자(141)들과, 고착물질로서의 투광성 수지(142)를 포함한다. 상기 형광체 입자(141)들은 액상 또는 겔상의 투광성 수지(142)에 혼합되며, 그 형광체 입자(141)들이 혼합된 수지가 상기 LED칩(12)을 덮도록 도팅(dotting)된 후 경화되어, 형광체 입자(141)들이 고착된 하나의 형광체층(14)을 형성한다.
상기 형광체층(14)은, LED칩(12)이 발한 광을 파장 변환하는 역할 외에, 수지(142)가 상기 LED칩(12) 및 본딩와이어들(W1, W1)을 보호하는 1차 봉지재로서의 역할도 한다. 이때, 수지를 포함하는 상기 형광체층(14)은 내부단자(112)의 일부만을 덮는다. 형광체층(14)에 의해 덮여지지 않은 내부단자(112)의 나머지 부분에는 패키지 몸체(20)의 외부단자들(22,22)과 이어진 본딩와이어(W2, W2)가 본딩된다. 따라서, 칩 LED(10)의 LED칩(12)과 패키지 몸체(20)의 외부단자들(22, 22)은 전기적으로 연결된다.
다시 도 1을 참조하면, 상기 칩 LED(10)는 패키지 몸체(20)의 캐비티 내에 있는 히트싱크(24)의 상면에 실장되어 있다. 이때, 상기 패키지 몸체(20)에 대한 칩 LED(10)의 실장 전에, 칩 LED(10)의 색좌표를 검사할 수 있다. 따라서, 미리 정해진 색좌표가 기준 범위 내에 있는 양품의 칩 LED(10)만을 골라 상기 패키지 몸체(20)에 실장하는 것이 가능하다. 상기 칩 LED(10)는 접착제에 의해 상기 히트싱크(24)에 부착된다. 또한, 앞서 언급된 바와 같이, 상기 칩 LED(10)의 내부단자들(112, 112)은 본딩와이어(W2, W2)에 의해 패키지 몸체(20)의 외부단자들(22, 22)에 전기적으로 연결된다. 상기 히트싱크(24)는, 상기 칩 LED(10)에서 발생한 열이 공기 중에 빨리 방출되는 것을 도와서, LED 패키지(1)가 과도한 열에 의해 수명 또는 성능이 저하되는 것을 막아준다.
한편, 투광성의 봉지재(30)는 패키지 몸체(20)의 캐비티를 채우도록 형성된다. 상기 봉지재(30)는, 칩 LED(10) 등을 보호하는 역할 외에, 광의 패턴을 조절하는 렌즈의 역할을 할 수도 있다. 상기 봉지재(30)는 실리콘, 에폭시 또는 기타 다른 수지 재질로 형성될 수 있으며, 상기 봉지재(30)는, 그것의 형성시에, 칩 LED(10) 내 수지 물질에 영향을 실질적으로 주지 않으며, 따라서, 봉지재(30)와 칩 LED(10) 내 수지 물질의 열팽창률 차이로 인한 불량은 발생되지 않는다.
도 3의 (a), (b), (c) 및 (d)은 전술한 LED 패키지의 칩 LED 제조공정을 차례대로 보여준다.
먼저, 도 3의 (a)에 도시된 것과 같이, 기판재(111) 상에 도전성 패턴으로 된 내부단자(112)들이 형성된 PCB 구조의 칩베이스(11)가 준비된다. 다음, 도 3의 (b)에 도시된 바와 같이, 상기 칩베이스(11) 상에 LED칩(12)이 실장된다. 다음, 도 3의 (c)에 도시된 바와 같이, 본딩와이어들(W1, W1)에 의해, LED칩(12)의 두 전극(미도시됨)은 칩베이스(11)의 내부단자들(112, 112)들과 전기적으로 연결된다. 다음, 도 3의 (d)에 도시된 바와 같이, 형광체 입자(141)들이 혼합된 액상 또는 겔상의 수지(142)가 상기 LED칩(12) 위에 도팅되어 상기 LED칩(12)을 덮는 형광체층(14)을 형성한다. 이때, 상기 형광체층(14)은 LED칩(12)과 함께 본딩와이어들(W1, W1)들을 덮도록 형성되는 것이 바람직하다. 그리고, 상기 형광체층(14)은 상기 내부단자(112) 들 각각의 일부만을 덮고, 나머지 부분들은 외부단자들(22, 22; 도 1 및 도 2 참조)과 연결된 다른 본딩와이어들(W2, W2; 도 1 및 도 2 참조)이 본딩될 영역으로서 남겨둔다.
위와 같이 제조된 칩 LED(10)은 이하 설명되는 바와 같이 패키지 몸체에 실장된다.
도 4a, 도 4b 및 도 4c는 도 3에 도시된 공정 이후에 수행되는 LED 패키지의 제조공정을 차례대로 보여준다. 도 4a 내지 도 4c에 도시된 공정 전에, 패키지 몸체(20)가 준비되는데, 이 패키지 몸체(20)는 전술한 칩 LED(10)의 제조 공정 전후 또는 그와 거의 동시에 제조 또는 준비된다.
먼저, 도 4a에 도시된 바와 같이, 칩 LED(10)가 캐비티가 형성된 패키지 몸체(20)에 실장된다. 더 구체적으로는, 상기 칩 LED(10)는 캐비티에 노출된 히트싱크(24)의 상면에 부착되어 실장된다. 다음, 도 4b에 도시된 바와 같이, 칩 LED(10)의 내부단자들(112, 112) 각각이 본딩와이어들(W2, W2)에 의해 패키지 몸체(20)의 외부단자들(22, 22)과 전기적으로 연결된다. 다음, 도 4c에 도시된 바와 같이, 투광성 수지 재질의 봉지재(30)가 패키지 몸체(20)의 캐비티를 채우도록 형성된다. 이때, 상기 봉지재(30)는 원하는 렌즈 형상을 갖도록 몰딩에 의해 형성되는 것이 바람직하다.
도 5는 본 발명의 다른 실시예에 따른 칩 LED(10)의 형광체층(14) 형상을 잘 보여준다. 도 5를 참조하면, 상기 형광체층(14)은 평평한 상면을 가짐을 알 수 있다. 이러한 평평한 형상, 또는 다른 의도된 형상의 형광체층(14)은 형광체 입자(141)들이 혼합된 수지(142)를 금형을 이용하는 몰딩 방식으로 성형하여 얻을 수 있다. 바람직하게는, 트랜스퍼몰딩이 이용될 수 있는데, 트랜스퍼몰딩은, 예를 들면, 형광체 입자들이 포함된 EMC 수지 분말을 태블릿 형태로 제조하고, 제조된 태블릿을 고온 고압으로 금형 내에 압송하는 방식으로 이루어질 수 있다.
도 6은 본 발명의 다른 실시예에 따른 고출력 LED 패키지를 설명하기 위한 도면이다.
도 6을 참조하면, 본 실시예의 고출력 LED 패키지(1)는, 앞선 실시예에서와 마찬가지로, 칩 LED(10)와, 상기 칩 LED(10)가 실장되는 패키지 몸체(20)를 포함한다. 그리고, 상기 패키지 몸체(20)는 캐비티가 형성된 리플렉터(21)를 포함한다. 또한, 상기 칩 LED(10)는 리플렉터(21)의 캐비티에 수용되며, 상기 칩 LED(10)를 보호하기 위해, 예를 들면, 에폭시 또는 실리콘 수지 등과 같은 투광성 수지로 된 봉지재(30)가 형성된다. 또한, 상기 패키지 몸체(20)는 캐비티로 상면이 노출된 히트싱크(24)를 구비한다.
앞선 실시예와 다르게, 본 실시예의 칩 LED(10)는, 내부단자들로 복수의 금속 리드프레임들(11a, 11b)을 갖는 칩베이스(11)를 포함한다. 또한, 상기 금속 리드프레임들(11a, 11b) 중 하나의 리드프레임(11a) 상에 LED칩(12)이 실장되어 있다. 그리고, 상기 LED칩(12)은 형광체층(14)에 의해 덮이는데, 상기 형광체층(14)은 고착물질인 수지 부분(142)이 상기 리드프레임들(11a, 11b)을 고정된 상태로 지지해주는 역할도 한다.
상기 칩 LED(10)는, 패키지 몸체에 실장되도록, 접착제(40)에 의해 패키지 몸체의 히트싱크(24)에 부착된다. 이때, 상기 접착제(40)는, 절연성 접착제로서, 금속 리드프레임들(11a, 11b)과 금속 히트싱크(24) 사이를 절연시키는 하나의 절연층을 형성한다.
위에서는 히트싱크를 구비하는 고출력 LED 패키지에 국한하여 주로 설명이 이루어졌다. 그러나, 본 발명은 히트싱크 없는, 예를 들면, 탑뷰(top view) LED 패키지 또는 사이드뷰(side view) LED 패키지에도 적용될 수 있다. 단, 위의 실시예들에서는 칩 LED가 패키지 몸체의 히트싱크에 실장되지만, 히트싱크 없는 일반 LED 패키지에 적용되는 경우에는, 칩 LED가 패키지 몸체의 비도전성 바닥면 또는 패키지 몸체의 외부단자에 실장된다. 또한, 위에서는 형광체 입자들이 포함된 수지가 도팅 또는 몰딩되어 형성된 형광체층을 포함하는 칩 LED 구조에 대해서만 설명이 이루어졌지만, 예를 들면, 전기영동법에 의해 형광체 입자들로만 된 형광체층을 포함하는 칩 LED도 본 발명에 포함될 수 있다.
도 1은 본 발명의 일 실시예에 따른 LED 패키지를 도시한 단면도.
도 2는 도 1에 도시된 LED 패키지의 칩 LED 부분을 확대하여 도시한 단면도.
도 3의 (a) 내지 (d)는 도 1 및 도 2에 도시된 칩 LED의 제조공정을 차례대로 도시한 단면도들.
도 4a, 도 4b 및 도 4c는 도 3의 공정들 다음에 오는 LED 패키지의 제조공정을 설명하기 위한 도면들.
도 5는 몰딩에 의해 형성된 LED칩 주변에 형성된 형광체층을 포함하는 칩 LED를 보이는 단면도.
도 6은 본 발명의 다른 실시예에 따른 LED 패키지를 도시한 단면도로서, 주요 부분이 확대된 상태로 도시된 도면.

Claims (13)

  1. 내부단자들을 포함하는 칩베이스와, 상기 칩베이스에 실장되는 LED칩과, 상기 LED칩을 덮는 형광체층을 구비하며, 상기 내부단자들과 상기 LED칩이 전기적으로 연결된 칩 LED; 및
    상기 내부단자들과 전기적으로 연결되는 외부단자들을 구비하며, 상기 칩 LED가 실장되는 패키지 몸체를 포함하는 LED 패키지.
  2. 청구항 1에 있어서, 상기 패키지 몸체는,
    상기 칩 LED가 수용되는 캐비티가 형성된 리플렉터와,
    상면이 상기 캐비티에 있도록 상기 리플렉터에 설치되고, 그 상면에 상기 LED칩이 부착되는 히트싱크를 포함하는 것을 특징으로 하는 LED 패키지.
  3. 청구항 1에 있어서, 상기 형광체층은 형광체 입자들과 상기 형광체 입자들을 고착시키는 투광성 수지물질을 포함하는 것을 특징으로 하는 LED 패키지.
  4. 청구항 3에 있어서, 상기 형광체층은 형광체 입자들이 혼합된 투광성 수지물질을 상기 칩베이스 상에서 몰딩하여 형성된 것을 특징으로 하는 LED 패키지.
  5. 청구항 3에 있어서, 상기 형광체층은 형광체 입자들이 혼합된 액상의 투광성 수지물질이 상기 LED칩에 도팅되어 형성된 것을 특징으로 하는 LED 패키지.
  6. 청구항 3에 있어서, 상기 형광체층은 상기 LED칩과 상기 내부단자들 각각의 일부만을 덮도록 형성된 것을 특징으로 하는 LED 패키지.
  7. 청구항 1에 있어서, 상기 칩베이스는 기판재를 구비하는 회로기판이며, 상기 내부단자들은 상기 기판재 상에 도전성 패턴들로 형성된 것을 특징으로 하는 LED 패키지.
  8. 청구항 1에 있어서, 상기 칩베이스는 상기 내부단자들로서 금속 리드프레임들을 포함하되, 상기 LED칩은 상기 금속 리드프레임들 중 하나에 부착되는 것을 특징으로 하는 LED 패키지.
  9. 청구항 2에 있어서, 상기 칩베이스는 상기 내부단자들로서 금속 리드프레임들을 포함하고, 상기 LED칩은 상기 금속 리드프레임들 중 하나에 부착되되, 상기 금속 리드프레임들과 상기 히트싱크 사이에는 절연층이 개재되는 것을 특징으로 하는 LED 패키지.
  10. 청구항 1에 있어서, 상기 칩 LED를 봉지하는 투광성의 봉지재를 더 포함하는 것을 특징으로 하는 LED 패키지.
  11. (a) 외부단자들을 구비한 패키지 몸체를 준비하는 단계;
    (b) LED칩이 형광체층에 덮이고 상기 LED칩과 전기적으로 연결된 내부단자들을 구비한 칩 LED를 준비하는 단계;
    (c) 상기 칩 LED를 상기 패키지 몸체에 실장하는 단계; 및
    (d) 상기 칩 LED의 내부단자들과 상기 패키지 몸체의 외부단자들을 전기적으로 연결하는 단계를 포함하는 LED 패키지 제조방법.
  12. 청구항 11에 있어서, 상기 (d) 단계 후에, 상기 칩 LED를 봉지하여 보호하는 투광성의 봉지재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 LED 패키지 제조방법.
  13. 청구항 11에 있어서, 상기 (a) 단계에서는 상기 패키지 몸체에 히트싱크가 설치되고, 상기 (c) 단계에서는 상기 칩 LED가 상기 히트싱크에 부착되는 것을 특징으로 하는 LED 패키지 제조방법.
KR1020090027244A 2009-03-31 2009-03-31 Ｌｅｄ 패키지 및 그 제조방법 KR20100108915A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090027244A KR20100108915A (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090027244A KR20100108915A (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100108915A true KR20100108915A (ko) 2010-10-08

Family

ID=43130110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027244A KR20100108915A (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100108915A (ko)

Similar Documents

Publication Publication Date Title
US7795052B2 (en) Chip coated light emitting diode package and manufacturing method thereof
KR101766299B1 (ko) 발광소자 패키지 및 그 제조 방법
US7858998B2 (en) Semiconductor light emitting devices including flexible silicone film having a lens therein
US8206999B2 (en) Chip-type LED and method for manufacturing the same
US9512968B2 (en) LED module
CN110429168B (zh) 具有磷光体膜的封装发光二极管以及相关的系统和方法
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
JP2006054209A (ja) 発光装置
KR20100058779A (ko) 발광 다이오드 패키지 및 이의 제조방법
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
CN102714264B (zh) 发光二极管封装件及其制造方法
TWI479699B (zh) 發光二極體封裝結構之製造方法
US8981399B2 (en) Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
JP5126127B2 (ja) 発光装置の製造方法
JP4016925B2 (ja) 発光装置
JP2007096361A (ja) 発光装置
TW201208132A (en) Method for manufacturing LED
KR20100108915A (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
TW201511339A (zh) 發光二極體製造方法
KR20120109201A (ko) 발광 다이오드 패키지의 제조방법 및 발광 다이오드 패키지 제조용 성형틀
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR101149028B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20190031212A (ko) Led 모듈
KR20130091102A (ko) Ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application