KR20100106761A - 플래시 소자의 프로그램 동작 방법 - Google Patents

플래시 소자의 프로그램 동작 방법 Download PDF

Info

Publication number
KR20100106761A
KR20100106761A KR1020090024927A KR20090024927A KR20100106761A KR 20100106761 A KR20100106761 A KR 20100106761A KR 1020090024927 A KR1020090024927 A KR 1020090024927A KR 20090024927 A KR20090024927 A KR 20090024927A KR 20100106761 A KR20100106761 A KR 20100106761A
Authority
KR
South Korea
Prior art keywords
word line
program operation
memory cells
cells connected
reference voltage
Prior art date
Application number
KR1020090024927A
Other languages
English (en)
Inventor
김용욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090024927A priority Critical patent/KR20100106761A/ko
Publication of KR20100106761A publication Critical patent/KR20100106761A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Abstract

본 발명은 제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계, 제2 워드라인과 연결된 메모리 셀들의 문턱전압이 목표전압보다 낮은 기준전압보다 높아지도록 언더 MSB 동작을 실시하는 단계, 제2 워드라인과 일측으로 인접한 제3 워드라인과 연결된 메모리 셀들의 문턱전압이 기준전압보다 높아지도록 언더 MSB 동작을 실시한다. 제2 워드라인과 연결된 메모리 셀들의 문턱전압이 목표전압보다 높아지도록 타겟 MSB 동작을 실시하는 단계를 포함하는 플래시 소자의 프로그램 동작 방법으로 이루어진다.
멀리 레벨 셀, MLC, 간섭, LSB, MSB, 기준전압, ISPP

Description

플래시 소자의 프로그램 동작 방법{Program method of flash device}
본 발명은 플래시 소자의 프로그램 동작 방법에 관한 것으로, 특히 이웃하는 메모리 셀 간의 간섭을 억제하기 위한 플래시 소자의 프로그램 동작 방법에 관한 것이다.
플래시 소자의 프로그램 동작은 선택된 워드라인에 프로그램 전압을 인가하여 플로팅 게이트의 문턱전압을 상승시키는 동작을 말한다.
문턱전압이 소거구간 및 하나의 프로그램 구간으로만 구분되는 방식을 싱글 레벨 셀(singlie level cell; SLC)이라 하고, 소거구간 및 다수개의 프로그램 구간으루 구분되는 방식을 멀티 레벨 셀(multi level cell; MLC)이라고 한다.
특히, 멀티 레벨 셀(MLC) 방식에서는, 프로그램 구간이 다수개 이므로 각 구간 사이의 마진(margin)이 확보되어야 한다. 하지만, 플래시 소자의 집적도가 증가함에 따라 이웃하는 워드라인 또는 메모리 셀 간의 간섭으로 인하여 문턱전압 레벨이 상승하거나 문턱전압 분포가 넓어지는 문제가 발생할 수 있다. 구체적으로 설명 하면 다음과 같다.
도 1은 종래 기술에 따른 문제점을 설명하기 위한 그래프이다.
도 1을 참조하면, 소거상태(EV)는 문턱전압 분포가 OV보다 낮은 상태를 말한다. 예를 들어, 프로그램 구간이 3개의 구간으로 구분될 경우, 문턱전압이 높아지는 순서대로 제1 내지 제3 프로그램 상태(PV1 내지 PV3)로 구분할 수 있다. 이때, 제1 내지 제3 프로그램 상태(PV1 내지 PV3) 간 마진이 확보되어야 검증 동작(verify) 또는 독출 동작(read) 시 오동작의 발생 확률을 낮출 수 있다.
하지만, 워드라인들 간의 간격은 좁아지고, 이에 따라 구동 전압에 의해 이웃하는 메모리 셀들 간에 간섭이 발생하면서 문턱전압 분포 폭이 넓어질 수 있다. 예를 들면, 제1 프로그램 상태(PV1)로 프로그램된 메모리 셀들 중, 문턱전압이 가장 높은(right tail) 메모리 셀이 제2 프로그램 상태(PV2)로 잘못 독출될 수 있다.
이처럼, 간섭 현상에 의한 문턱전압 분포 폭의 증가는 플래시 소자의 신뢰도를 저하시키는 요인이 될 수 있다.
본 발명이 해결하고자 하는 과제는, 하위비트 프로그램(LSB)을 수행한 후에, 간섭을 고려한 낮은 레벨로 제1 상위비트 프로그램(MSB1)을 수행하고, 목적 기준전압의 레벨에 따라 제2 상위비트 프로그램(MSB2)을 수행함으로써 간섭에 의한 문턱전압 분포 변화를 상쇄시킬 수 있다.
본 발명의 일 실시 예에 따른 플래시 소자의 프로그램 방법은, 제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시한다. 제2 워드라인과 연결된 메모리 셀들의 문턱전압이 목표전압보다 낮은 기준전압보다 높아지도록 언더 MSB 동작을 실시한다. 제2 워드라인과 일측으로 인접한 제3 워드라인과 연결된 메모리 셀들의 문턱전압이 기준전압보다 높아지도록 언더 MSB 동작을 실시한다. 제2 워드라인과 연결된 메모리 셀들의 문턱전압이 목표전압보다 높아지도록 타겟 MSB 동작을 실시하는 단계를 포함하는 플래시 소자의 프로그램 동작 방법으로 이루어진다.
제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계 이전에, 제2 워드라인과 타측으로 인접한 제1 워드라인과 연결된 메모리 셀들에 LSB 프로그램 동작을 실시하는 단계를 더 포함한다.
제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계 이후에, 제1 워드라인과 연결된 메모리 셀들의 문턱전압이 기준전압보다 높아지도록 언더 MSB 프로그램 동작을 실시하는 단계를 더 포함한다.
제2 워드라인과 연결된 메모리 셀들에 언더 MSB 동작을 실시하는 단계 이전에, 제3 워드라인과 연결된 메모리 셀들에 LSB 프로그램 동작을 실시하는 단계를 더 포함한다.
제2 워드라인과 연결된 메모리 셀들에 언더 MSB 동작을 실시하는 단계 이후에, 제3 워드라인과 타측으로 인접한 제4 워드라인과 연결된 메모리 셀들에 LSB 프로그램 동작을 실시하는 단계를 더 포함한다.
LSB 프로그램 동작, 언더 MSB 프로그램 동작 및 타겟 MSB 프로그램 동작은 ISPP(incremental step pulse program) 방식으로 실시한다.
기준전압은 목표전압보다 적어도 간섭으로 인한 문턱전압 변화량만큼 더 낮고, 0V보다 높다.
LSB 프로그램 동작, 언더 MSB 프로그램 동작 및 타겟 MSB 프로그램 동작은 선택된 블럭에 포함된 모든 스트링(string)들에 동시에 실시한다.
본 발명의 다른 실시 예에 따른 플래시 소자의 프로그램 방법은, 선택된 블럭의 모든 스트링(string)에 대하여, N번째(N은 양의 정수) 페이지에 하위비트 프로그램 동작을 실시한다. N-1번째 페이지에 목표전압보다 낮은 기준전압에 따라 제1 상위비트 프로그램 동작을 실시한다. N+1번째 페이지에 하위비트 프로그램 동작을 실시한다. N번째 페이지에 기준전압에 따라 제1 상위비트 프로그램 동작을 실시한다. N+1번째 페이지에 기준전압에 따라 제1 상위비트 프로그램 동작을 실시한다. N번째 페이지에 목표전압에 따라 제2 상위비트 프로그램 동작을 실시하는 단계를 포함하는 플래시 소자의 프로그램 동작 방법으로 이루어진다.
기준전압은 목표전압보다 적어도 간섭에 의한 문턱전압 변화량만큼 낮고, 0V보다 높은 레벨이다.
본 발명은, 하위비트 프로그램(LSB)을 수행한 후에, 간섭을 고려한 낮은 레벨로 제1 상위비트 프로그램(MSB1)을 수행하고, 목적 기준전압의 레벨에 따라 제2 상위비트 프로그램(MSB2)을 수행함으로써 간섭에 의한 문턱전압 분포 변화를 상쇄시킬 수 있다. 이에 따라, 프로그램 동작의 신뢰도를 개선하여 플래시 소자의 신뢰도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 프로그램 동작을 설명하기 위한 그래프이다.
도 2를 참조하면, 메모리 셀이 구현할 수 있는 비트가 4개인 경우, 각각을 "11", "01", "10" 및 "00"라고 정의하면, "11"은 소거상태, "01", "10" 및 "00" 각 각은 문턱전압 분포가 높아지는 순서대로 제1 프로그램 상태(PV1), 제2 프로그램 상태(PV2) 및 제3 프로그램 상태(PV3)라 할 수 있다.
먼저, 선택된 메모리 셀에 하위비트 프로그램(LSB) 동작을 실시한다. 이때, 하위비트 프로그램(LSB) 동작은 "10" 또는 "00" 데이터로 프로그램될 메모리 셀에만 실시하며, "01" 데이터로 프로그램될 메모리 셀들은 소거상태(EV;"11")를 유지한다. 이어서, 목표전압보다 적어도 간섭에 따른 문턱전압 분포의 변화량 만큼 낮은 기준전압에 따라 제1 상위비트 프로그램(MSB1) 동작을 실시한다. 이때, 제1 상위비트 프로그램 동작을 언더 상위비트 프로그램 동작이라 할 수 있다. 구체적으로, "11" 데이터를 갖는 메모리 셀은 "01" 데이터를 갖도록 하고, 상술한 하위비트 프로그램(LSB) 동작이 실시된 메모리 셀은 "10" 또는 "00" 데이터가 되도록 한다.
제1 상위비트 프로그램(MSB1) 동작을 수행한 후에는, 이웃하는 메모리 셀들에 대한 하위비트 프로그램(LSB) 동작을 수행한다. 이때, 제1 상위비트 프로그램(MSB1) 동작이 수행된 메모리 셀들의 문턱전압 분포가 간섭으로 인해 레벨이 상승할 수 있다. 하지만, 이를 고려하여 제1 상위비트 프로그램(MSB1) 동작을 목표전압보다 낮은 기준전압에 따라 수행했기 때문에, 간섭에 의한 문턱전압 분포 증가는 오히려 최종 프로그램 상태의 문턱전압 분포 레벨에 더욱 근접하게 된다. 이어서, 제1 상위비트 프로그램(MSB1) 동작이 수행된 메모리 셀들에 최종 기준전압인 목표전압(Vs1, Vs2 또는 Vs3)에 따라 제2 상위비트 프로그램(MSB2) 동작을 더 실시하여 프로그램 동작을 완료한다. 이때, 제2 상위비트 프로그램 동작을 타겟 상위비트 프 로그램 동작이라 할 수 있다. 메모리 셀 어레이에서의 구체적인 프로그램 동작을 설명하면 다음과 같다.
도 3은 본 발명에 따른 프로그램 동작을 설명하기 위한 개략도이다.
도 3을 참조하면, 플래시 소자의 메모리 셀 어레이(memory cell array; 300)는 다수개의 워드라인들(WL0 내지 WL3; 설명의 편의를 위하여 4개만을 도시하였음) 을 포함한다. 각각의 워드라인들은 서로 다른 스트링(string)에 형성된 메모리 셀들의 게이트단이 연결되어 형성된다. 각각의 스트링들은 비트라인(BLe 또는 BLo)을 통해 페이지 버퍼(page buffer; 미도시)와 연결된다.
프로그램 동작 순서는 다음과 같다.
제1 워드라인(WL0)과 전기적으로 연결된 페이지에 하위비트 프로그램 동작(0)을 실시한다. 제2 워드라인(WL1)과 전기적으로 연결된 페이지에 하위비트 프로그램 동작(1)을 실시한다. 제1 워드라인(WL0)과 전기적으로 연결된 페이지에 제1 상위비트 프로그램 동작(2)을 실시한다. 제1 상위비트 프로그램 동작(2)은 제2 워드라인(WL1)에 실시할 프로그램 동작 시 간섭현상에 의한 문턱전압 분포 변화를 고려하여 최종적으로 프로그램될 문턱전압인 제2 기준전압보다 낮은 레벨의 제1 기준전압에 따라 수행하는 것이 바람직하다. 예를 들면, 간섭에 의해 문턱전압이 'ΔV'만큼 변하는 경우, 제1 기준전압은 제2 기준전압보다 'ΔV'만큼 낮은 레벨로 한다.
이어서, 제3 워드라인(WL2)과 전기적으로 연결된 페이지에 하위비트 프로그램 동작(3)을 실시한다. 제2 워드라인(WL1)과 전기적으로 연결된 페이지에 제1 상위비트 프로그램 동작(4)을 실시한다. 제1 상위비트 프로그램 동작(4)은 제3 워드 라인(WL2)에 실시할 프로그램 동작 시 간섭현상에 의한 문턱전압 분포 변화를 고려하여 최종적으로 프로그램될 문턱전압의 기준전압보다 낮은 레벨의 기준전압에 따라 수행하는 것이 바람직하다.
제2 워드라인(WL1)과 전기적으로 연결된 페이지에 제1 상위비트 프로그램 동작(4)을 수행할 때, 주변 메모리 셀들에 간섭을 발생할 수 있다. 특히, 1차적으로 프로그램 동작이 수행된 제1 워드라인(WL0)과 전기적으로 연결된 페이지의 문턱전압 분포가 간섭에 의해 변하기가 쉽다. 하지만, 이러한 간섭을 고려하여 제1 워드라인(WL0)과 전기적으로 연결된 페이지에 낮은 레벨로 제1 상위비트 프로그램 동작(2)을 실시하였으므로, 간섭이 발생하여 문턱전압 분포가 증가하더라도 크게 영향을 미치지는 않는다. 또한, 간섭의 영향을 받은 제1 워드라인(WL0)과 연결된 페이지를 최종적으로 더 프로그램한다. 구체적으로, 제1 워드라인(WL0)과 전기적으로 연결된 페이지에 제2 상위비트 프로그램 동작(4')을 실시하여 제1 워드라인(WL0)에 대한 프로그램 동작을 완료한다.
제4 워드라인(WL3)과 전기적으로 연결된 페이지에 하위비트 프로그램 동작(5)을 실시한다. 제3 워드라인(WL2)과 연결된 페이지에 제1 상위비트 프로그램 동작(6)을 실시한다. 제2 워드라인(WL1)과 연결된 페이지에 제2 상위비트 프로그램 동작(6')을 실시한다. 이로써, 제2 워드라인(WL1)과 전기적으로 연결된 페이지에 대한 프로그램 동작을 완료할 수 있다.
상술한 방법과 동일한 방법으로 나머지 워드라인들과 연결된 페이지들에 프로그램 동작을 수행한다.
특히, 각각의 스트링들은 서로 다른 페이지 버퍼(page bussre)들과 전기적으로 각각 연결시켜, 이븐(even) 비트라인(BLe) 및 오드(odd) 비트라인(BLo)을 구분하지 않고 동시에 동작시키는 것이 바람직하다. 이를 위해서는, 페이지 버퍼를 각각의 스트링에 하나씩 전기적으로 연결하는 것이 바람직하다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 문제점을 설명하기 위한 그래프이다.
도 2는 본 발명에 따른 프로그램 동작을 설명하기 위한 그래프이다.
도 3은 본 발명에 따른 프로그램 동작을 설명하기 위한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
EV : 소거상태 PV1 : 제1 프로그램 상태
PV2 : 제2 프로그램 상태 PV3 : 제3 프로그램 상태
Vs1 : 제1 기준전압 Vs2 : 제2 기준전압
Vs3 : 제3 기준전압 WL0~WL3 : 워드라인
BLe : 이븐 비트라인 BLo : 오드 비트라인
300 : 메모리 셀 어레이

Claims (10)

  1. 제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계;
    상기 제2 워드라인과 연결된 메모리 셀들의 문턱전압이 목표전압보다 낮은 기준전압보다 높아지도록 언더 MSB 동작을 실시하는 단계;
    상기 제2 워드라인과 일측으로 인접한 제3 워드라인과 연결된 메모리 셀들의 문턱전압이 상기 기준전압보다 높아지도록 상기 언더 MSB 동작을 실시하는 단계; 및
    상기 제2 워드라인과 연결된 상기 메모리 셀들의 문턱전압이 상기 목표전압보다 높아지도록 타겟 MSB 동작을 실시하는 단계를 포함하는 플래시 소자의 프로그램 동작 방법.
  2. 제 1 항에 있어서,
    상기 제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계 이전에, 상기 제2 워드라인과 타측으로 인접한 제1 워드라인과 연결된 메모리 셀들에 상기 LSB 프로그램 동작을 실시하는 단계를 더 포함하는 플래시 소자의 프로그램 동작 방법.
  3. 제 2 항에 있어서,
    상기 제2 워드라인과 연결된 메모리 셀들에 LSB 동작을 실시하는 단계 이후 에, 상기 제1 워드라인과 연결된 메모리 셀들의 문턱전압이 상기 기준전압보다 높아지도록 상기 언더 MSB 프로그램 동작을 실시하는 단계를 더 포함하는 플래시 소자의 프로그램 동작 방법.
  4. 제 3 항에 있어서,
    상기 제2 워드라인과 연결된 메모리 셀들에 상기 언더 MSB 동작을 실시하는 단계 이전에, 상기 제3 워드라인과 연결된 메모리 셀들에 상기 LSB 프로그램 동작을 실시하는 단계를 더 포함하는 플래시 소자의 프로그램 동작 방법.
  5. 제 4 항에 있어서,
    상기 제2 워드라인과 연결된 메모리 셀들에 상기 언더 MSB 동작을 실시하는 단계 이후에, 상기 제3 워드라인과 타측으로 인접한 제4 워드라인과 연결된 메모리 셀들에 LSB 프로그램 동작을 실시하는 단계를 더 포함하는 플래시 소자의 프로그램 동작 방법.
  6. 제 1 항에 있어서,
    상기 LSB 프로그램 동작, 상기 언더 MSB 프로그램 동작 및 상기 타겟 MSB 프로그램 동작은 ISPP(incremental step pulse program) 방식으로 실시하는 플래시 소자의 프로그램 동작 방법.
  7. 제 1 항에 있어서,
    상기 기준전압은 상기 목표전압보다 적어도 간섭으로 인한 문턱전압 변화량만큼 더 낮고, 0V보다 높은 플래시 소자의 프로그램 동작 방법.
  8. 제 1 항에 있어서,
    상기 LSB 프로그램 동작, 상기 언더 MSB 프로그램 동작 및 상기 타겟 MSB 프로그램 동작은 선택된 블럭에 포함된 모든 스트링(string)들에 동시에 실시하는 플래시 소자의 프로그램 동작 방법.
  9. 선택된 블럭의 모든 스트링(string)에 대하여,
    N번째(N은 양의 정수) 페이지에 하위비트 프로그램 동작을 실시하는 단계;
    N-1번째 페이지에 목표전압보다 낮은 기준전압에 따라 제1 상위비트 프로그램 동작을 실시하는 단계;
    N+1번째 페이지에 상기 하위비트 프로그램 동작을 실시하는 단계;
    상기 N번째 페이지에 상기 기준전압에 따라 상기 제1 상위비트 프로그램 동작을 실시하는 단계;
    상기 N+1번째 페이지에 상기 기준전압에 따라 상기 제1 상위비트 프로그램 동작을 실시하는 단계; 및
    상기 N번째 페이지에 상기 목표전압에 따라 제2 상위비트 프로그램 동작을 실시하는 단계를 포함하는 플래시 소자의 프로그램 동작 방법.
  10. 제 9 항에 있어서,
    상기 기준전압은 상기 목표전압보다 적어도 간섭에 의한 문턱전압 변화량만큼 낮고, 0V보다 높은 레벨인 플래시 소자의 프로그램 동작 방법.
KR1020090024927A 2009-03-24 2009-03-24 플래시 소자의 프로그램 동작 방법 KR20100106761A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090024927A KR20100106761A (ko) 2009-03-24 2009-03-24 플래시 소자의 프로그램 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090024927A KR20100106761A (ko) 2009-03-24 2009-03-24 플래시 소자의 프로그램 동작 방법

Publications (1)

Publication Number Publication Date
KR20100106761A true KR20100106761A (ko) 2010-10-04

Family

ID=43128794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090024927A KR20100106761A (ko) 2009-03-24 2009-03-24 플래시 소자의 프로그램 동작 방법

Country Status (1)

Country Link
KR (1) KR20100106761A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013006354A2 (en) * 2011-07-06 2013-01-10 Micron Technology, Inc. Programming methods and memories
KR20140028718A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8804433B2 (en) 2011-06-27 2014-08-12 SK Hynix Inc. Semiconductor memory device and operating method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804433B2 (en) 2011-06-27 2014-08-12 SK Hynix Inc. Semiconductor memory device and operating method thereof
WO2013006354A2 (en) * 2011-07-06 2013-01-10 Micron Technology, Inc. Programming methods and memories
WO2013006354A3 (en) * 2011-07-06 2013-03-28 Micron Technology, Inc. Programming methods and memories
US8687431B2 (en) 2011-07-06 2014-04-01 Micron Technology, Inc. Programming methods and memories
US9177651B2 (en) 2011-07-06 2015-11-03 Micron Technology, Inc. Programming methods and memories
KR20140028718A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Similar Documents

Publication Publication Date Title
US7548457B2 (en) Multi-bit nonvolatile memory device and related programming method
US8472266B2 (en) Reducing neighbor read disturb
JP5259481B2 (ja) 不揮発性半導体記憶装置
US7606079B2 (en) Reducing power consumption during read operations in non-volatile storage
US7839687B2 (en) Multi-pass programming for memory using word line coupling
US9396791B2 (en) Programming memories with multi-level pass signal
US7440327B1 (en) Non-volatile storage with reduced power consumption during read operations
KR101468026B1 (ko) 메모리 셀 프로그래밍 방법 및 반도체 장치
US8520435B2 (en) Nonvolatile memory device and method of operating the same
JP4746658B2 (ja) 半導体記憶システム
US20110255336A1 (en) Semiconductor memory device
US8737134B2 (en) Nonvolatile semiconductor storage device
US20110069546A1 (en) Nonvolatile semiconductor memory device
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
US8456907B2 (en) Semiconductor memory device and method of operating the same
KR101138101B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20130034919A (ko) 반도체 장치 및 이의 동작 방법
US8331146B2 (en) Flash memory
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20100106761A (ko) 플래시 소자의 프로그램 동작 방법
US9478301B1 (en) Semiconductor memory device
JP2009301679A (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20100037277A (ko) 플래시 메모리 소자의 소거 동작 방법
US11961566B2 (en) Fast bit erase for upper tail tightening of threshold voltage distributions
US20230034752A1 (en) Fast bit erase for upper tail tightening of threshold voltage distributions

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination