KR20100100300A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100100300A
KR20100100300A KR1020090019113A KR20090019113A KR20100100300A KR 20100100300 A KR20100100300 A KR 20100100300A KR 1020090019113 A KR1020090019113 A KR 1020090019113A KR 20090019113 A KR20090019113 A KR 20090019113A KR 20100100300 A KR20100100300 A KR 20100100300A
Authority
KR
South Korea
Prior art keywords
metal layer
carbon nanotube
layer
semiconductor package
catalyst metal
Prior art date
Application number
KR1020090019113A
Other languages
English (en)
Inventor
이웅선
배한준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019113A priority Critical patent/KR20100100300A/ko
Publication of KR20100100300A publication Critical patent/KR20100100300A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시되어 있다. 반도체 패키지는 반도체 칩 몸체를 관통하는 관통 전극을 포함하는 반도체 칩, 상기 관통 전극의 적어도 하나의 일측 단부에 배치된 촉매 금속층 및 상기 촉매 금속층 상에 형성된 탄소 나노 튜브층을 포함하는 범프 및 상기 탄소 나노 튜브층 상에 배치된 접속 금속층을 포함한다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근에는 데이터 저장 용량을 증가 및 데이터 처리 속도를 향상시키기 위해 적어도 2 개의 반도체 칩들을 적층한 적층 반도체 패키지가 개발된 바 있다.
그러나, 종래 기술에 의한 적층 반도체 패키지를 제조할 때, 인접한 반도체 칩들을 전기적으로 연결하기 어려운 문제점을 갖는다.
본 발명의 하나의 목적은 적층된 반도체 칩들을 전기적으로 쉽게 연결하기에 적합한 구조의 범프를 갖는 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지는 반도체 칩 몸체를 관통하는 관통 전극을 포함하는 반도체 칩, 상기 관통 전극의 적어도 하나의 일측 단부에 배치된 촉매 금속층 및 상기 촉매 금속층 상에 형성된 탄소 나노 튜브층을 포함하는 범프 및 상기 탄소 나노 튜브층 상에 배치된 접속 금속층을 포함한다.
반도체 패키지의 상기 범프는 적어도 2 개가 적층된다.
반도체 패키지의 상기 촉매 금속층은 철(Fe), 니켈(Ni) 및 코발트(Co)로 이루어진 군으로부터 선택된다.
상기 반도체 패키지의 상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
반도체 패키지의 상기 접속 금속층은 상기 탄소 나노 튜브층 및 상기 관통 전극의 상기 일측 단부와 대향 하는 타측 단부 상에 각각 배치된다.
본 발명에 따른 반도체 패키지의 제조 방법은 반도체 칩 몸체를 관통하는 관통 전극을 포함하는 반도체 칩을 제조하는 단계, 상기 관통 전극의 양쪽 단부들 중 적어도 하나의 단부에 촉매 금속층을 형성하는 단계 및 상기 촉매 금속층 상에 탄 소 나노 튜브층을 형성하는 단계를 포함하는 범프를 형성하는 단계 및 상기 탄소 금속층 상에 접속 금속층을 형성하는 단계를 포함한다.
상기 촉매 금속층을 형성하는 단계에서, 상기 촉매 금속층은 철(Fe)층, 니켈(Ni)층 및 코발트(Co)층을 포함한다.
상기 탄소 나노 튜브층을 형성하는 단계는 진공압이 형성된 챔버 내에 탄소를 포함하는 소스 가스 및 수소 가스를 제공하는 단계 및 상기 소스 가스 및 상기 수소 가스를 플라즈마에 의하여 반응시켜 상기 촉매 금속층의 표면으로부터 탄소 나노튜브를 성장하는 단계를 포함한다.
상기 소스 가스는 C2H2 가스, CH4 가스, C2H4 가스, C2H6 가스, CO 가스 중 어느 하나를 포함하고, 반응 온도는 100℃ 내지 200℃이다.
상기 범프의 높이는 5㎛ 내지 30㎛이다.
상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 형성된 어느 하나를 포함한다.
상기 촉매 금속층의 두께는 2,000Å 내지 3,000Å이다.
본 발명에 따른 반도체 패키지는 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드상에 배치된 촉매 금속층 및 상기 촉매 금속층 상에 형성된 탄소 나노 튜브층을 포함하는 범프 및 상기 탄소 나노 튜브층 상에 배치된 접속 금속층을 포함한다.
반도체 패키지의 상기 범프는 적어도 2 개가 적층된다.
반도체 패키지의 상기 촉매 금속층은 철(Fe), 니켈(Ni) 및 코발트(Co)로 이 루어진 군으로부터 선택된 어느 하나를 포함한다.
반도체 패키지의 상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
본 발명에 의하면, 적층된 반도체 칩들의 각 범프를 쉽게 전기적으로 연결할 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 범프(20) 및 접속 금속층(30)을 포함한다.
반도체 칩(10)은 반도체 칩 몸체(3) 및 관통 전극(5)을 포함한다.
반도체 칩 몸체(3)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(3)는 상면(1) 및 상면(1)과 대향 하는 하면(2)을 포함한다. 또한, 반도체 칩 몸체(3)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부를 포함한다.
반도체 칩 몸체(3)는 상면(1) 및 하면(2)을 관통하는 관통홀을 갖고, 관통 전극(5)은 관통홀 내에 배치된다. 관통 전극(5) 및 관통홀에 의하여 형성된 반도체 칩 몸체(3)의 사이에는 관통 전극(5) 및 반도체 칩 몸체(3)를 절연하는 절연막(미도시)이 형성된다. 관통 전극(5)은, 예를 들어, 구리를 포함하는 구리 전극일 수 있다.
범프(20)는 관통 전극(5)의 적어도 하나의 단부에 배치된다. 본 실시예에서, 범프(20)는 반도체 칩 몸체(3)의 상면(1)과 대응하는 관통 전극(5)의 단부에 배치된다. 범프(20)는 촉매 금속층(22) 및 탄소 나노 튜브층(24)을 포함한다.
촉매 금속층(22)은 관통 전극(5)의 단부 상에 막 형태로 배치된다. 본 실시예에서, 촉매 금속층(22)으로서 사용될 수 있는 금속의 예로서는 철(Fe), 니켈(Ni) 및 코발트(Co) 등을 들 수 있다. 본 실시예에서, 촉매 금속층(22)의 두께는, 예를 들어, 약 2,000Å 내지 약 3,000Å 일 수 있다.
탄소 나노 튜브층(24)은 얇은 두께를 갖는 막 형상을 갖고, 탄소 나노 튜브층(24)은 촉매 금속층(22)의 표면으로부터 성장된 탄소 나노 튜브들을 포함한다. 본 실시예에서, 탄소 나노 튜브층(24)의 두께는 약 5㎛ 내지 약 10㎛일 수 있다.
본 실시예에서, 탄소 나노 튜브층(24)이 범프(20)에 포함될 경우, 범프(20)의 강도는 다이아몬드와 대등 또는 우수하고, 전류 밀도는 구리보다 우수하며, 우수한 열전달율 및 우수한 전기 전도도를 갖는다.
접속 금속층(30)은 탄소 나노 튜브층(24) 상에 배치되며, 접속 금속층(30)으로 사용될 수 있는 물질의 예로서는 금(Au), 주석(Sn) 및 솔더 등을 들 수 있다. 접속 금속층(30)은 본 발명에 따른 반도체 패키지(100)가 적어도 2 개 이상 적층된 상태에서 탄소 나노 튜브층(24)을 갖는 범프(20)들을 물리적/전기적으로 연결하는 역할을 한다. 접속 금속층(30)은 탄소 나노 튜브층(24)의 상면뿐만 아니라 탄소 나노 튜브층(24)의 측면을 덮을 수 있다. 또한, 접속 금속층(30)은 관통 전극(5)의 양쪽 단부들 중 반도체 칩 몸체(10)의 하면(2)과 대응하는 단부를 덮는다. 본 실시예에서, 접속 금속층(30)의 두께는 약 2,000Å 내지 약 3,000Å 이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 2에 도시된 반도체 패키지는 범프의 구조를 제외하면 앞서 도 1을 참조하여 설명한 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 범프(20) 및 접속 금속층(30)을 포함한다.
반도체 칩(10)의 상면(1) 및 하면(2)을 관통하는 관통 전극(5) 상에 배치된 범프(20)는 적어도 2 개의 촉매 금속층(22a,22b)들 및 적어도 2 개의 탄소 나노 튜브층(24a,24b)들을 포함한다. 본 실시예에서, 각 촉매 금속층(22a,22b)의 상면에는 각각 탄소 나노 튜브층(24a,24b)들이 배치되고, 하부에 배치된 촉매 금속층(22a)은 관통 전극(5)의 일측 단부 상에 배치된다. 상부에 배치된 탄소 나노 튜브층(24b) 상에는 접속 금속층(30)이 배치된다.
도 3 내지 도 7들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 3을 참조하면, 예를 들어, 직육면체 형상을 갖고 상면(1) 및 상면(1)과 대향하는 하면(2)을 갖는 반도체 칩 몸체(3)가 제조된 후, 반도체 칩 몸체(3)의 상면(1) 및 하면(2)을 관통하는 관통홀이 형성된다. 이어서, 관통홀이 형성된 후, 관통홀 내에는 관통 전극(5)이 형성된다. 본 실시예에서, 관통 전극(5)은, 예를 들어, 구리를 포함하는 구리 전극이며, 관통 전극(5)은 도금 공정에 의하여 형성될 수 있다.
도 4를 참조하면, 반도체 칩(10)의 반도체 칩 몸체(5)에 관통 전극(5)이 형성된 후, 관통 전극(5)의 일측 단부 상에는 촉매 금속층(22)이 형성된다. 본 실시예에서, 촉매 금속층(22)은 포토리소그라피 공정 또는 도금 공정에 의하여 형성될 수 있고, 촉매 금속층(22)으로서 사용될 수 있는 금속의 예로서는 철(Fe), 니켈(Ni) 및 코발트(Co) 등을 들 수 있다. 본 실시예에서, 촉매 금속층(22)의 두께는 약 2,000Å 내지 약 3,000Å일 수 있다.
도 5를 참조하면, 도 4에서 관통 전극(5) 상에 촉매 금속층(22)이 형성된 후, 촉매 금속층(22) 상에는 탄소 나노 튜브층(24)이 형성되어 범프(20)가 제조된다.
탄소 나노 튜브층(24)을 형성하기 위해서, 진공 플라즈마 챔버 내에 반도체 칩 또는 반도체 칩이 형성된 웨이퍼가 배치된 후, 약 100℃ 내지 200℃, 바람직하게 약 150℃로 가열된 진공 플라즈마 챔버 내에는 소스 가스 및 수소 가스가 주입된다. 본 실시예에서, 소스 가스는 C2H2 가스, CH4 가스, C2H4 가스, C2H6 가스, CO 가스 중 어느 하나일 수 있다.
예를 들어, 관통 전극(5) 상에 형성된 촉매 금속층(22)이 철(Fe)을 포함할 경우, 진공 플라즈마 챔버 내에는 10sccm의 유량의 CH4 가스 및 90sccm의 유량의 수소 가스가 제공되고, 플라즈마 환경에서 촉매 금속층(22)의 표면으로부터 탄소 나노 튜브층(24)이 성장한다. 탄소 나노 튜브층(24)은, 예를 들어, 한 시간에 약 5㎛ 성장될 수 있다.
이와 다르게, 관통 전극(5) 상에 형성된 촉매 금속층(22)이 니켈(Ni)을 포함할 경우, 진공 플라즈마 챔버 내에는 약 50sccm의 유량의 C2H2 가스 및 50sccm의 유량의 수소 가스가 제공되고, 플라즈마 환경에서 촉매 금속층(22)의 표면으로부터 탄소 나노 튜브층(24)이 성장한다. 탄소 나노 튜브층(24)은, 예를 들어, 한 시간에 약 5~10㎛가 성장될 수 있다.
본 실시예에서, 탄소 나노 튜브층(24)이 형성된 후, 탄소 나노 튜브층(24)에는 다시 촉매 금속층(22)이 형성되고, 촉매 금속층(22) 상에 다시 탄소 나노 튜브층(24)이 형성될 수 있다. 이와 같은 과정을 거쳐 범프(20)의 높이는 약 10㎛ 내지 약 30㎛ 일 수 있다.
도 6을 참조하면, 탄소 나노 튜브층(24)이 촉매 금속층(22) 상에 배치된 후, 노출된 탄소 나노 튜브층(24)의 표면에는 접속 금속층(30)이 형성된다. 본 실시예에서, 접속 금속층(30)은, 예를 들어, 도금 공정에 의하여 형성되고, 이로 인해 반도체 패키지(100)가 제조된다. 접속 금속층(30)으로서 사용될 수 있는 물질의 예로 서는 금, 주석 및 솔더를 들 수 있다.
도 7을 참조하면, 제조된 2 개의 반도체 패키지(100)는, 예를 들어, 범프(20)들이 상호 마주하도록 배치되고, 각 범프(20)들의 접속 금속층(30)은, 열, 압력 또는 초음파 중 적어도 하나에 의하여 상호 접속된다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 8을 참조하면, 반도체 패키지(200)는 반도체 칩(210), 범프(220) 및 접속 금속층(230)을 포함한다.
반도체 칩(210)은 반도체 칩 몸체(213) 및 본딩 패드(214)들을 포함한다.
반도체 칩 몸체(213)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(213)는 상면(211) 및 상면(211)과 대향 하는 하면(212)을 포함한다. 또한, 반도체 칩 몸체(213)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부를 포함한다.
본딩 패드(214)는 반도체 칩 몸체(213)의 상면(211) 상에 배치되며, 본딩 패드(214)는 반도체 칩 몸체(213)의 회로부와 전기적으로 연결된다.
범프(220)는 본딩 패드(214) 상에 배치된다. 범프(220)는 촉매 금속층(222) 및 탄소 나노 튜브층(224)을 포함한다.
촉매 금속층(222)은 본딩 패드(214) 상에 배치된다. 본 실시예에서, 촉매 금속층(222)으로서 사용될 수 있는 금속의 예로서는 철(Fe), 니켈(Ni) 및 코발트(Co) 등을 들 수 있다. 본 실시예에서, 촉매 금속층(222)의 두께는, 예를 들어, 약 2,000Å 내지 약 3,000Å 일 수 있다.
탄소 나노 튜브층(224)은 얇은 두께를 갖는 막 형상을 갖고, 탄소 나노 튜브층(224)은 촉매 금속층(222)의 표면으로부터 성장된 탄소 나노 튜브들을 포함한다. 본 실시예에서, 탄소 나노 튜브층(224)의 두께는 약 5㎛ 내지 약 10㎛일 수 있다.
본 실시예에서, 탄소 나노 튜브층(224)이 범프(220)에 포함될 경우, 범프(220)의 강도는 다이아몬드와 대등 또는 우수하고, 전류 밀도는 구리보다 우수하며, 우수한 열전달율 및 우수한 전기 전도도를 갖는다.
접속 금속층(230)은 탄소 나노 튜브층(224) 상에 배치되며, 접속 금속층(230)으로 사용될 수 있는 물질의 예로서는 금(Au), 주석(Sn) 및 솔더 등을 들 수 있다. 접속 금속층(230)은 본 발명에 따른 반도체 패키지(100)가 적어도 2 개 이상 적층된 상태에서 탄소 나노 튜브층(224)을 갖는 범프(220)들을 물리적/전기적으로 연결하는 역할을 한다. 접속 금속층(230)은 탄소 나노 튜브층(224)의 상면뿐만 아니라 탄소 나노 튜브층(224)의 측면을 덮을 수 있다. 본 실시예에서, 접속 금속층(230)의 두께는 약 2,000Å 내지 약 3,000Å 이다.
이상에서 상세하게 설명한 바에 의하면, 적층된 반도체 칩들의 각 범프들을 전기적으로 쉽게 연결할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3 내지 도 7들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.

Claims (15)

  1. 반도체 칩 몸체를 관통하는 관통 전극을 포함하는 반도체 칩;
    상기 관통 전극의 적어도 하나의 단부에 배치된 촉매 금속층 및 상기 촉매 금속층 상에 형성된 탄소 나노 튜브층을 포함하는 범프; 및
    상기 탄소 나노 튜브층 상에 배치된 접속 금속층을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 범프는 적어도 2 개가 적층된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 촉매 금속층은 철(Fe), 니켈(Ni) 및 코발트(Co)로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 반도체 칩 몸체를 관통하는 관통 전극을 포함하는 반도체 칩을 제조하는 단계;
    상기 관통 전극의 양쪽 단부들 중 적어도 하나의 단부에 촉매 금속층을 형성하는 단계 및 상기 촉매 금속층 상에 탄소 나노 튜브층을 형성하는 단계를 포함하는 범프를 형성하는 단계; 및
    상기 탄소 금속층 상에 접속 금속층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  6. 제5항에 있어서,
    상기 촉매 금속층을 형성하는 단계에서, 상기 촉매 금속층은 철(Fe)층, 니켈(Ni)층 및 코발트(Co)층 중 어느 하나인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제5항에 있어서,
    상기 탄소 나노 튜브층을 형성하는 단계는 진공압이 형성된 챔버 내에 탄소를 포함하는 소스 가스 및 수소 가스를 제공하는 단계; 및
    상기 소스 가스 및 상기 수소 가스를 플라즈마에 의하여 반응시켜 상기 촉매 금속층의 표면으로부터 탄소 나노튜브를 성장하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제7항에 있어서,
    상기 소스 가스는 C2H2 가스, CH4 가스, C2H4 가스, C2H6 가스, CO 가스 중 어느 하나를 포함하고, 성장 온도는 100℃ 내지 200℃인 것을 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제5항에 있어서,
    상기 범프는 5㎛ 내지 30㎛의 높이로 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제5항에 있어서,
    상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 형성된 어느 하나로 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제5항에 있어서,
    상기 접속 금속층은 2,000Å 내지 3,000Å의 두께로 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 본딩 패드를 갖는 반도체 칩; 및
    상기 본딩 패드상에 배치된 촉매 금속층 및 상기 촉매 금속층 상에 형성된 탄소 나노 튜브층을 포함하는 범프; 및
    상기 탄소 나노 튜브층 상에 배치된 접속 금속층을 포함하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 범프는 적어도 2 개가 적층된 것을 특징으로 하는 반도체 패키지.
  14. 제12항에 있어서,
    상기 촉매 금속층은 철(Fe), 니켈(Ni) 및 코발트(Co)로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  15. 제12항에 있어서,
    상기 접속 금속층은 금(Au), 주석(Sn) 및 솔더로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090019113A 2009-03-06 2009-03-06 반도체 패키지 및 이의 제조 방법 KR20100100300A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090019113A KR20100100300A (ko) 2009-03-06 2009-03-06 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019113A KR20100100300A (ko) 2009-03-06 2009-03-06 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100100300A true KR20100100300A (ko) 2010-09-15

Family

ID=43006392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019113A KR20100100300A (ko) 2009-03-06 2009-03-06 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100100300A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212905A1 (en) * 2017-05-19 2018-11-22 Applied Materials, Inc. Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212905A1 (en) * 2017-05-19 2018-11-22 Applied Materials, Inc. Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures
US10490411B2 (en) 2017-05-19 2019-11-26 Applied Materials, Inc. Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures

Similar Documents

Publication Publication Date Title
JP4551255B2 (ja) 半導体装置
KR100914977B1 (ko) 스택 패키지의 제조 방법
JP4580671B2 (ja) 半導体装置
US7847394B2 (en) Packaging of integrated circuits with carbon nanotube arrays to enhance heat dissipation through a thermal interface
TW201222773A (en) Integrated circuit device and method of forming the same
US20100207266A1 (en) Chip package structure
US9716053B2 (en) Semiconductor device, heat conductor, and method for manufacturing semiconductor device
JP4360941B2 (ja) 半導体装置
US8563363B2 (en) Fabricating method of semiconductor package structure
TW201135906A (en) Stack package having flexible conductors
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
JP2012074672A (ja) チップスタック構造及びチップスタック方法
US20110233795A1 (en) Stacked wafer level package having a reduced size
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
JP2006245076A (ja) 半導体装置
KR20100100300A (ko) 반도체 패키지 및 이의 제조 방법
KR101195462B1 (ko) 반도체 패키지 및 이의 제조방법
CN102683265A (zh) 一种将碳纳米管束填充到硅转接板的硅穿孔中的方法
JP4801133B2 (ja) 半導体装置
KR20090096184A (ko) 반도체 패키지
TW200409310A (en) Semiconductor package and manufacturing method thereof
KR20120093578A (ko) 반도체 패키지 및 이의 제조방법
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
TW544747B (en) Semiconductor device and method of manufacture thereof
US20210398893A1 (en) Quantum device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application