KR20100087985A

KR20100087985A - Light emitting diode

Info

Publication number: KR20100087985A
Application number: KR1020090007081A
Authority: KR
Inventors: 강필근; 송근만; 이근우; 김민호; 박대영; 전영진
Original assignee: (재)나노소자특화팹센터
Priority date: 2009-01-29
Filing date: 2009-01-29
Publication date: 2010-08-06

Abstract

PURPOSE: A light emitting diode is provided to improve the intensity of light by preventing the area reduction of an active layer adjacent to a chip due to a wire bonding process. CONSTITUTION: A first n-hole passing through an upper side and a lower side is formed on a substrate. A n-type clad layer(330) is formed on the upper part of the substrate. A second n-hole which is connected to the first n-hole is formed. An active layer(340) is formed on the n-type clad layer. A p-type clad layer is formed on the active layer. An n-ohmic conductive layer(360) is formed inside the first n-hole and the second n-hole and is ohmic-contacted with the n-type clad layer.

Description

Light emitting diodes

본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는 발광면적이 증가된 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly to a light emitting diode with an increased light emitting area.

발광 다이오드(Light Emitting Diode: LED)는 전류를 광으로 변환시키는 반도체 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. LED에 의해 방출되는 광의 파장은 LED 제조에 사용되는 반도체 재료에 의해 결정된다. 이는 방출되는 광의 파장이 반도체 재료의 가전자대(valence band)와 전도대(conduction band)의 에너지 차이인 밴드갭(band-gap)에 따르기 때문이다. Light Emitting Diode (LED) is a semiconductor device that converts current into light.In 1962, a red LED using GaAsP compound semiconductor was commercialized. It has been used as a light source for display images of devices. The wavelength of the light emitted by the LED is determined by the semiconductor material used to manufacture the LED. This is because the wavelength of the emitted light depends on the band-gap, which is the energy difference between the valence band and the conduction band of the semiconductor material.

최근, LED에 사용되는 반도체 재료로 질화갈륨 화합물 반도체(Gallium Nitride: GaN)가 많은 주목을 받고 있다. 이는 GaN이 다른 원소들(In, Al 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조하기에 용이하기 때문이다. 따라서 질화갈륨 화합물 반도체를 이용하면, 특정 장치 특성에 적합하도록 LED를 제조할 수 있게 된다. 예를 들어, GaN을 이용하면, 광기록장치에 이용하기에 적합한 청색 LED나 백열등을 대체할 수 있는 백색 LED를 용이하게 제조할 수 있다. 또한, 종래의 녹색 LED는 GaP로 구현하였는데, GaP는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN을 이용하게 되면 고휘도 녹색 LED를 구현하는 것이 가능하게 된다. 이러한 장점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 그리고 GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 계속해서 급속한 성장을 계속할 것으로 예상된다. Recently, gallium nitride compound semiconductors (Gallium Nitride: GaN) have attracted much attention as semiconductor materials used in LEDs. This is because GaN is easy to manufacture semiconductor layers that combine with other elements (In, Al, etc.) to emit green, blue and white light. Therefore, by using a gallium nitride compound semiconductor, LEDs can be manufactured to suit specific device characteristics. For example, by using GaN, a white LED which can replace a blue LED or an incandescent lamp suitable for use in an optical recording device can be easily manufactured. In addition, although the conventional green LED is implemented with GaP, GaP is an indirect transition type material, which is inefficient, and thus practical pure green light emission cannot be obtained. However, when InGaN is used, high luminance green LED can be realized. Due to these advantages, the GaN LED market is growing rapidly. Since the efficiency of GaN light emitting diodes has surpassed that of incandescent lamps and is now comparable to that of fluorescent lamps, the GaN LED market is expected to continue to grow rapidly.

도 1은 종래의 LED의 개략적인 구성을 나타낸 도면이고, 도 2는 종래의 LED의 발광면적을 설명하기 위한 도면이다.1 is a view showing a schematic configuration of a conventional LED, Figure 2 is a view for explaining the light emitting area of a conventional LED.

도 1에 도시된 바와 같이, 종래의 LED(100)는 사파이어 기판(110) 상에 GaN 버퍼층(120), n-GaN층(130), 활성층(140) 및 p-GaN층(150)이 순차적으로 적층된 구조이다. 그리고 금속 배선을 위해 MESA 식각을 한 후, n-GaN층(130) 상에 n-GaN층(130)과 오믹 접합되는 n-금속층(160)을 형성하고, p-GaN층(150) 상에 p-GaN층(150)과 오믹 접합되는 p-금속층(170)을 형성한다. 그리고 외부로부터 전류가 공급되도록 각각의 금속층(160, 170)에 와이어 본딩(wire bonding)을 하여 본딩 금속막(180, 190)을 형성한다.As shown in FIG. 1, in the conventional LED 100, a GaN buffer layer 120, an n-GaN layer 130, an active layer 140, and a p-GaN layer 150 are sequentially formed on a sapphire substrate 110. Stacked structure. After MESA etching for the metal wiring, an n-metal layer 160 is ohmic-bonded with the n-GaN layer 130 on the n-GaN layer 130, and on the p-GaN layer 150. A p-metal layer 170 is ohmic-joined with the p-GaN layer 150. The bonding metal layers 180 and 190 are formed by wire bonding the respective metal layers 160 and 170 to supply current from the outside.

이와 같은 방법으로 제작된 종래의 LED(100)는 n-금속층(160) 형성을 위한 MESA 식각을 수행하므로, MESA 식각된 부분은 활성층이 존재하지 않게 된다. 그리고 와이어 본딩을 위해 칩(chip)의 주변부분에는 활성층이 존재하지 않게 된다. 따라서 도 2에 도시된 바와 같이, 발광면적이 감소하여, 칩 전체에서 발광이 되지 않 는다. 고휘도 LED를 구현하기 위해 발광되는 광량을 증가시키는 것이 필요하므로 발광면적을 증가시키는 것이 요구되고 있다.Since the conventional LED 100 manufactured in this manner performs MESA etching for forming the n-metal layer 160, the active layer does not exist in the MESA etched portion. In addition, the active layer does not exist around the chip for wire bonding. Therefore, as shown in Fig. 2, the light emitting area is reduced, so that no light is emitted from the entire chip. In order to implement a high-brightness LED, it is necessary to increase the amount of light emitted to increase the emission area.

본 발명이 해결하고자 하는 기술적 과제는 발광면적이 증가된 발광 다이오드를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting diode having an increased light emitting area.

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 발광 다이오드의 바람직한 일 실시예는 상면과 하면을 관통하는 제1 n-홀(hole)이 형성되어 있는 기판; 상기 기판 상에 형성되며, 상기 제1 n-홀과 연결된 제2 n-홀이 형성되어 있는 n형 클래드층; 상기 n형 클래드층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 클래드층; 및 상기 제1 n-홀과 상기 제2 n-홀의 내부에 형성되며, 상기 n형 클래드층과 오믹 접합되는 n-오믹 전도막;을 구비한다.In order to solve the above technical problem, a preferred embodiment of the light emitting diode according to the present invention includes a substrate having a first n-hole penetrating the upper surface and the lower surface; An n-type cladding layer formed on the substrate and having a second n-hole connected to the first n-hole; An active layer formed on the n-type cladding layer; A p-type cladding layer formed on the active layer; And an n-omic conductive film formed in the first n-hole and the second n-hole and ohmic-bonded with the n-type cladding layer.

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 발광 다이오드의 바람직한 다른 실시예는 상면과 하면을 관통하는 제1 p-홀이 형성되어 있는 기판; 상기 기판 상에 형성되며, 상기 제1 p-홀과 연결되고 상면과 하면을 관통하는 제2 p-홀이 형성되어 있는 n형 클래드층; 상기 n형 클래드층 상에 형성되며, 상기 제2 p-홀과 연결되고 상면과 하면을 관통하는 제3 p-홀이 형성되어 있는 활성층; 상기 활성층 상에 형성되며, 상기 제3 p-홀과 연결된 제4 p-홀이 형성되어 있는 p형 클래드층; 및 상기 제1 p-홀, 제2 p-홀, 제3 p-홀 및 제4 p-홀의 내부에 형성되며, 상기 p형 클래드층과 오믹 접합되는 p-오믹 전도막;을 구비한다.Another preferred embodiment of the light emitting diode according to the present invention for solving the above technical problem is a substrate having a first p-hole penetrating the upper surface and the lower surface; An n-type cladding layer formed on the substrate and having a second p-hole connected to the first p-hole and penetrating through an upper surface and a lower surface thereof; An active layer formed on the n-type cladding layer and having a third p-hole connected to the second p-hole and penetrating through an upper surface and a lower surface thereof; A p-type cladding layer formed on the active layer and having a fourth p-hole connected to the third p-hole; And a p-omic conductive film formed in the first p-hole, the second p-hole, the third p-hole, and the fourth p-hole and ohmic-bonded with the p-type cladding layer.

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 발광 다이오드의 바람 직한 또 다른 실시예는 상면과 하면을 관통하는 제1 n-홀과 제1 p-홀이 형성되어 있는 기판; 상기 기판 상에 형성되며, 상기 제1 n-홀과 연결된 제2 n-홀과 상기 제1 p-홀과 연결되고 상면과 하면을 관통하는 제2 p-홀이 형성되어 있는 n형 클래드층; 상기 n형 클래드층 상에 형성되며, 상기 제2 p-홀과 연결되고 상면과 하면을 관통하는 제3 p-홀이 형성되어 있는 활성층; 상기 활성층 상에 형성되며, 상기 제3 p-홀과 연결된 제4 p-홀이 형성되어 있는 p형 클래드층; 상기 제1 n-홀과 상기 제2 n-홀의 내부에 형성되며, 상기 n형 클래드층과 오믹 접합되는 n-오믹 전도막; 및 상기 제1 p-홀, 제2 p-홀, 제3 p-홀 및 제4 p-홀의 내부에 형성되며, 상기 p형 클래드층과 오믹 접합되는 p-오믹 전도막;을 구비한다.Another preferred embodiment of the light emitting diode according to the present invention for solving the above technical problem is a substrate having a first n-hole and a first p-hole penetrating the upper and lower surfaces; An n-type cladding layer formed on the substrate and having a second n-hole connected to the first n-hole and a second p-hole connected to the first p-hole and penetrating the upper and lower surfaces thereof; An active layer formed on the n-type cladding layer and having a third p-hole connected to the second p-hole and penetrating through an upper surface and a lower surface thereof; A p-type cladding layer formed on the active layer and having a fourth p-hole connected to the third p-hole; An n-omic conductive film formed in the first n-hole and the second n-hole and ohmic-bonded with the n-type cladding layer; And a p-omic conductive film formed in the first p-hole, the second p-hole, the third p-hole, and the fourth p-hole and ohmic-bonded with the p-type cladding layer.

본 발명에 따르면, MESA 식각을 이용하지 않고 발광 다이오드를 제작하게 되므로, 활성층을 기존의 발광 다이오드에 비해 상대적으로 크게 할 수 있으므로, 발광면적이 증가하여 광량이 증가된다. 또한, 와이어 본딩이 생략될 수 있으므로, 와이어 본딩에 따른 칩 주변부의 활성층 면적의 감소를 방지할 수 있어 광량이 증가되고, 와이어 본딩에 소요되는 비용이 절감될 수 있다.According to the present invention, since the light emitting diode is manufactured without using the MESA etching, the active layer can be made relatively larger than the conventional light emitting diode, so that the light emitting area is increased and the light amount is increased. In addition, since wire bonding may be omitted, it is possible to prevent the reduction of the active layer area around the chip due to wire bonding, thereby increasing the amount of light and reducing the cost for wire bonding.

이하에서 첨부된 도면들을 참조하여 본 발명에 따른 발광 다이오드의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a light emitting diode according to the present invention. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.

도 3은 본 발명에 따른 발광 다이오드에 대한 바람직한 일 실시예의 개략적인 구성을 나타낸 도면이고, 도 4는 본 발명에 따른 발광다이오드의 발광면적을 설명하기 위한 도면이다.3 is a view showing a schematic configuration of a preferred embodiment of a light emitting diode according to the present invention, Figure 4 is a view for explaining the light emitting area of the light emitting diode according to the present invention.

도 3을 참조하면, 본 발명에 따른 발광 다이오드(300)는 기판(310), 버퍼층(320), n형 클래드층(330), 활성층(340), p형 클래드층(350), n-오믹 전도막(360), p-오믹 전도막(370), 절연막(380), 투명 전도막(390) 및 보호막(395)을 구비한다.Referring to FIG. 3, the light emitting diode 300 according to the present invention includes a substrate 310, a buffer layer 320, an n-type cladding layer 330, an active layer 340, a p-type cladding layer 350, and n-omic. The conductive film 360, the p-omic conductive film 370, the insulating film 380, the transparent conductive film 390, and the protective film 395 are provided.

기판(310)은 사파이어(Al₂O₃), GaN, GaAs 또는 InP로 이루어질 수 있다. 그리고 기판(310)에는 기판(310)의 상면과 하면을 관통하는 제1 n-홀(hole)(313)과 제1 p-홀(316)이 형성된다. 제1 n-홀(313)과 제1 p-홀(316)은 deep RIE(Reactive Ion Etching) 등을 이용하여 손쉽게 형성할 수 있다. The substrate 310 may be made of sapphire (Al ₂ O ₃ ), GaN, GaAs or InP. In addition, a first n-hole 313 and a first p-hole 316 are formed in the substrate 310 to penetrate the upper and lower surfaces of the substrate 310. The first n-hole 313 and the first p-hole 316 may be easily formed using deep reactive ion etching (RIE) or the like.

버퍼층(320)은 기판(310) 상에 형성되며, 일반적으로 기판(310)이 사파이어로 이루어진 경우에 형성된다. 버퍼층(320)은 n형 클래드층(330)과 기판(310)의 격자 상수(lattice parameter) 차이로부터 발생하는 격자 부정합(lattice mismatch)을 완화시키고 결정성이 우수한 n형 클래드층(330)이 성장될 수 있도록 하는 역할을 한다. 이를 위해, 버퍼층(320)은 GaN, AlN 또는 InGaN으로 이루어질 수 있으며, 수십 ~ 수백 Å 정도의 두께로 500 ~ 600 ℃ 정도의 저온에서 형성시킬 수 있다. 그리고 버퍼층(320)에는 버퍼층(320)의 상면과 하면을 관통하는 연결 n-홀(323)과 연결 p-홀(326)이 형성된다. 연결 n-홀(323)은 기판(310)의 제1 n-홀(313)과 연결되고, 연결 p-홀(326)은 기판(310)의 제1 p-홀(316)과 연결되도록 형성된다.The buffer layer 320 is formed on the substrate 310, and is generally formed when the substrate 310 is made of sapphire. The buffer layer 320 mitigates lattice mismatch caused by the lattice constant difference between the n-type cladding layer 330 and the substrate 310 and grows the n-type cladding layer 330 having excellent crystallinity. Play a role. To this end, the buffer layer 320 may be made of GaN, AlN or InGaN, and may be formed at a low temperature of about 500 to 600 ° C. with a thickness of about several tens to several hundreds of microseconds. In the buffer layer 320, a connection n-hole 323 and a connection p-hole 326 penetrating the top and bottom surfaces of the buffer layer 320 are formed. The connection n-hole 323 is connected to the first n-hole 313 of the substrate 310, and the connection p-hole 326 is formed to be connected to the first p-hole 316 of the substrate 310. do.

n형 클래드층(330)은 버퍼층(320) 상에 형성되며, In_xAl_yGa₁ _-x- _yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 반도체 물질로 이루질 수 있다. 일반적으로 n형 클래드층(330)은 수 μm 정도의 n형 도펀트가 도핑된 GaN 또는 GaN/AlGaN으로 이루어진다. 이때 n형 도펀트는 주로 4족 원소가 사용되며, 실리콘(Si)이 사용될 수 있다. n형 클래드층(330)은 p형 클래드층(350)과 접촉하여 p-n 결합(junction)을 형성하며, 전자를 활성층(340)에 공급하는 역할을 한다. n형 클래드층(330)에는 버퍼층(320)의 연결 n-홀(323)과 연결되는 제2 n-홀(333)이 형성된다. 그리고 n형 클래드층(330)에는 상면과 하면을 관통하는 제2 p-홀(336)이 형성된다. 제2 p-홀(336)은 버퍼층(320)의 연결 p-홀(326)과 연결되도록 형성된다.n-type cladding layer 330 has a composition formula is formed on the buffer layer _{_{(320), In x Al y}} Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be made of a semiconductor material having a. In general, the n-type cladding layer 330 is made of GaN or GaN / AlGaN doped with n-type dopants of several μm. In this case, the n-type dopant is mainly a Group 4 element, silicon (Si) may be used. The n-type cladding layer 330 is in contact with the p-type cladding layer 350 to form a pn junction, and serves to supply electrons to the active layer 340. The n-type cladding layer 330 is formed with a second n-hole 333 connected to the connection n-hole 323 of the buffer layer 320. In addition, a second p-hole 336 penetrating the upper and lower surfaces is formed in the n-type cladding layer 330. The second p-hole 336 is formed to be connected to the connection p-hole 326 of the buffer layer 320.

활성층(340)은 n형 클래드층(330) 상에 형성되며, 광이 생성 및 방출되는 층이다. 활성츨(340)은 n형 클래드층(330)으로부터 주입된 전자와 p형 클래드층(350)으로부터 주입된 정공이 결합되어 전기적 에너지를 빛 에너지로 전환시켜 외부로 광을 방출하는 역할을 한다. 이를 위해, 활성층(340)은 양자 우물층과 배리어층이 교번적으로 적층된 양자우물(quantum well) 구조로 형성될 수 있다. 양자 우물층에 전하들이 모이는 감금(confinement) 효율을 증대시키기 위하여, 활성층(340)은 복수의 배리어층과 복수의 양자 우물층이 교번적으로 적층되어 있는 다중양자우물(Multi Quantum Well, MQW) 구조를 가질 수 있다. 이때 양자 우물층은 InGaN과 같이 상대적으로 에너지 밴드갭이 작은 물질로 이루어지며, 배리어층은 GaN과 같이 상대적으로 에너지 밴드갭이 큰 물질로 이루어질 수 있다. 활성층(340)으로부터 방출되는 광의 파장은 In의 조성에 따라 결정된다. 그리고 활성층(340)에는 활성층(340)의 상면과 하면을 관통하는 제3 p-홀(346)이 형성된다. 제3 p-홀(346)은 n형 클래드층(330)의 제2 p-홀(336)과 연결되도록 형성된다.The active layer 340 is formed on the n-type cladding layer 330 and is a layer in which light is generated and emitted. The active channel 340 combines electrons injected from the n-type cladding layer 330 and holes injected from the p-type cladding layer 350 to convert electrical energy into light energy to emit light to the outside. To this end, the active layer 340 may be formed in a quantum well structure in which a quantum well layer and a barrier layer are alternately stacked. In order to increase confinement efficiency in which charges are collected in the quantum well layer, the active layer 340 has a multi quantum well (MQW) structure in which a plurality of barrier layers and a plurality of quantum well layers are alternately stacked. It can have In this case, the quantum well layer may be formed of a material having a relatively small energy band gap, such as InGaN, and the barrier layer may be formed of a material having a relatively large energy band gap, such as GaN. The wavelength of the light emitted from the active layer 340 is determined according to the composition of In. In addition, a third p-hole 346 penetrating the upper and lower surfaces of the active layer 340 is formed in the active layer 340. The third p-hole 346 is formed to be connected to the second p-hole 336 of the n-type cladding layer 330.

p형 클래드층(350)은 활성층(340) 상에 형성되며, In_xAl_yGa₁ _-x- _yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 반도체 물질로 이루질 수 있다. 일반적으로 p형 클래드층(350)은 수천 Å 정도의 p형 도펀트가 도핑된 GaN 또는 GaN/AlGaN으로 이루어진다. 이때 p형 도펀트는 주로 2족 원소가 사용되며, 마그네슘(Mg)이 사용될 수 있다. p형 클래드층(350)은 n형 클래드층(330)과 접촉하여 p-n 결합을 형성하며, 정공을 활성층(340)에 공급한다. 그리고 p형 클래드층(350)에는 활성층(340)의 제3 p-홀(346)과 연결되는 제4 p-홀(356)이 형성된다. p-type cladding layer 350 has a composition formula is formed on the active layer _{_{(340), In x Al y}} Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be made of a semiconductor material having a. In general, the p-type cladding layer 350 is made of GaN or GaN / AlGaN doped with a p-type dopant of about several thousand micrometers. In this case, the p-type dopant is mainly a Group 2 element, magnesium (Mg) may be used. The p-type cladding layer 350 contacts the n-type cladding layer 330 to form a pn bond, and supplies holes to the active layer 340. In addition, a fourth p-hole 356 connected to the third p-hole 346 of the active layer 340 is formed in the p-type cladding layer 350.

n-오믹 전도막(360)은 기판(310)의 제1 n-홀(313), 버퍼층(320)의 연결 n-홀(323) 및 n형 클래드층(330)의 제2 n-홀(323)의 내부가 갭-필되도록 형성된다. 그리고 n-오믹 전도막(360)은 일체로 형성된 전도성 물질로 이루어져, n형 클래드층(330)과 오믹 접합된다. n-오믹 전도막(360)은 Ti, Cr, Al, Pd, V 및 W 중에서 선택된 1종 이상으로 이루어질 수 있다. The n-omic conductive layer 360 may include a first n-hole 313 of the substrate 310, a connection n-hole 323 of the buffer layer 320, and a second n-hole of the n-type cladding layer 330. The interior of 323 is formed to be gap-filled. In addition, the n-omic conductive film 360 is made of an integrally formed conductive material and is ohmic-bonded with the n-type cladding layer 330. The n-omic conductive film 360 may be formed of one or more selected from Ti, Cr, Al, Pd, V, and W.

p-오믹 전도막(370)은 기판(310)의 제1 p-홀(316), 버퍼층(320)의 연결 p-홀(326), n형 클래드층(330)의 제2 p-홀(336), 활성층(340)의 제3 p-홀(346) 및 p 형 클래드층(350)의 제4 p-홀(356)의 내부가 갭-필되도록 형성된다. 그리고 p-오믹 전도막(370)은 일체로 형성된 전도성 물질로 이루어져, p형 클래드층(330)과 오믹 접합된다. p-오믹 전도막(370)은 Ni, Ag, Cr, Rh 및 Ru 중에서 선택된 1종 이상으로 이루어질 수 있다.The p-omic conductive layer 370 may include a first p-hole 316 of the substrate 310, a connection p-hole 326 of the buffer layer 320, and a second p-hole of the n-type cladding layer 330. 336, the third p-hole 346 of the active layer 340, and the interior of the fourth p-hole 356 of the p-type cladding layer 350 are formed to be gap-filled. The p-omic conductive film 370 is made of an integrally formed conductive material and is ohmic-bonded with the p-type cladding layer 330. The p-omic conductive film 370 may be formed of one or more selected from Ni, Ag, Cr, Rh, and Ru.

절연막(380)은 기판(310)의 제1 p-홀(316), 버퍼층(320)의 연결 p-홀(326), n형 클래드층(330)의 제2 p-홀(336), 활성층(340)의 제3 p-홀(346) 및 p형 클래드층(350)의 제4 p-홀(356)의 내부에 형성된다. 그리고 절연막(380)은 기판(310), 버퍼층(320), n형 클래드층(330), 활성층(340) 및 p형 클래드층(350)의 각각과 p-오믹 전도막(370)의 사이에 배치되어 p-오믹 전도막(370)을 감싸도록 형성된다. p-오믹 전도막(370)은 p형 클래드층(350)과만 접촉하여야 누설전류가 발생하지 않으므로, 절연막(380)은 p-오믹 전도막(370)이 기판(310), 버퍼층(320), n형 클래드층(330) 및 활성층(340)과 전기적으로 절연되도록 하는 역할을 한다. 이를 위해, 절연막(380)은 Si₃N₄, SiO₂, SiO 및 TiO₂ 중에서 선택된 1종 이상으로 이루어질 수 있다.The insulating layer 380 includes a first p-hole 316 of the substrate 310, a connection p-hole 326 of the buffer layer 320, a second p-hole 336 of the n-type cladding layer 330, and an active layer. And a third p-hole 346 of 340 and a fourth p-hole 356 of p-type cladding layer 350. The insulating film 380 is disposed between the substrate 310, the buffer layer 320, the n-type cladding layer 330, the active layer 340, and the p-type cladding layer 350 and the p-omic conductive layer 370. It is disposed to surround the p- ohmic conductive film 370. Since the p-omic conductive layer 370 only contacts the p-type cladding layer 350 so that no leakage current is generated, the insulating layer 380 includes the p-omic conductive layer 370 as the substrate 310, the buffer layer 320, It serves to electrically insulate the n-type cladding layer 330 and the active layer 340. To this end, the insulating film 380 may be formed of at least one selected from Si ₃ N ₄ , SiO ₂ , SiO, and TiO ₂ .

n형 클래드층(330)과 오믹 접합되는 n-오믹 전도막(360)이 상술한 바와 같은 형태로 형성되면, MESA 식각 공정이 필요없게 된다. 도 1에 도시된 종래의 발광 다이오드(100)는 n형 클래드층(130)과 오믹 접합되는 n-금속층(160)을 형성하기 위해 MESA 공정으로 활성층의 일부를 제거하므로, 도 2에 도시된 바와 같이 발광면의 면적이 좁아지게 된다. 그러나 본 발명에 따른 발광 다이오드(300)는 n형 클래드 층(330)과 오믹 접합되는 n-오믹 전도막(360)을 형성시에 활성층(340)이 제거되지 않으므로, 도 4에 도시된 바와 같이 발광면의 면적이 넓어지게 된다. If the n-omic conductive layer 360 that is ohmic-bonded with the n-type cladding layer 330 is formed as described above, the MESA etching process is unnecessary. The conventional light emitting diode 100 shown in FIG. 1 removes a portion of the active layer by a MESA process to form an n-metal layer 160 in ohmic contact with the n-type cladding layer 130, as shown in FIG. 2. Likewise, the area of the light emitting surface is narrowed. However, since the active layer 340 is not removed when the n-type cladding layer 330 is ohmic-bonded with the n-type cladding layer 330 according to the present invention, as shown in FIG. 4. The area of the light emitting surface becomes wider.

그리고 n형 클래드층(330)과 오믹 접합되는 n-오믹 전도막(360)과 p형 클래드층(350)과 오믹 접합되는 p-오믹 전도막(370)이 상술한 바와 같은 형태로 형성되면, 종래의 와이어 본딩(wire bonding) 공정이 생략될 수 있다. 와이어 본딩 공정이 생략되면, 그만큼 발광 다이오드 제조 비용이 절감된다. 뿐만 아니라, 종래의 와이어 본딩 공정을 수행하게 되면, 도 2에 도시된 바와 같이 칩(chip)의 주변 부분에 활성층이 존재하지 않게 되어, 그만큼 발광면의 면적이 좁아지게 된다. 그러나 본 발명에 따른 발광 다이오드(300)는 와이어 본딩 공정이 생략될 수 있으므로, 도 4에 도시된 바와 같이 칩의 주변 부분까지 활성층(340)이 존재하게 되므로, 발광면의 면적이 넓어지게 된다.When the n-omic conductive film 360 that is ohmic-bonded with the n-type cladding layer 330 and the p-omic conductive film 370 that is ohmic-bonded with the p-type cladding layer 350 are formed as described above, The conventional wire bonding process can be omitted. If the wire bonding process is omitted, the light emitting diode manufacturing cost is reduced accordingly. In addition, when the conventional wire bonding process is performed, the active layer does not exist in the peripheral portion of the chip, as shown in FIG. 2, and the area of the light emitting surface is narrowed accordingly. However, in the light emitting diode 300 according to the present invention, since the wire bonding process may be omitted, the active layer 340 is present to the peripheral portion of the chip, as shown in FIG. 4, thereby increasing the area of the light emitting surface.

이와 같이, 발광면의 면적이 넓어지게 되면, 활성층(340)으로부터 외부로 발광되는 광량이 증가하여 고휘도의 발광 다이오드를 구현할 수 있게 된다.As such, when the area of the light emitting surface becomes wider, the amount of light emitted from the active layer 340 to the outside increases to implement a high brightness light emitting diode.

투명 전도막(390)은 p형 클래드층(350) 상에 형성되며, ITO(indium tin oxide)와 같은 투명 전도성 산화물(transparent conductive oxide, TCO)로 이루어질 수 있다.The transparent conductive film 390 is formed on the p-type cladding layer 350 and may be made of a transparent conductive oxide (TCO) such as indium tin oxide (ITO).

보호막(395)은 투명 전도막(390) 상에 형성되며, 절연물질로 이루어져 전체적인 소자를 보호하는 역할을 한다.The passivation layer 395 is formed on the transparent conductive layer 390 and is formed of an insulating material to protect the entire device.

이상에서 n-오믹 전도막(360)과 p-오믹 전도막(370)이 모두 구비된 발광 다이오드(300)에 대해 도시하고 설명하였으나, n-오믹 전도막(360)과 p-오믹 전도 막(370) 중 어느 하나만이 상술한 형태로 형성되는 경우에도 발광면의 면적이 넓어지는 효과를 나타낼 수 있게 된다. In the above, the light emitting diode 300 including both the n-omic conductive film 360 and the p-omic conductive film 370 is illustrated and described, but the n-omic conductive film 360 and the p-omic conductive film ( Even if only one of the lines 370 is formed as described above, the area of the light emitting surface can be widened.

그리고 이상에서 버퍼층(320), n형 클래드층(330), 활성층(340) 및 p형 클래드층(350)이 GaN을 포함한 반도체 물질로 이루어진 경우에 대해서 설명하였으나, 버퍼층(320), n형 클래드층(330), 활성층(340) 및 p형 클래드층(350)이 GaN을 포함한 반도체 물질 외에 GaAs를 포함한 반도체 물질이나 InP를 포함한 반도체 물질로 이루어지는 경우에도 유사하다.Although the buffer layer 320, the n-type cladding layer 330, the active layer 340, and the p-type cladding layer 350 have been described as being made of a semiconductor material including GaN, the buffer layer 320 and the n-type cladding have been described above. The layer 330, the active layer 340, and the p-type cladding layer 350 are similar in the case of being made of a semiconductor material including GaAs or a semiconductor material including InP, in addition to a semiconductor material including GaN.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

도 1은 종래의 LED의 구조를 개략적으로 나타낸 도면이다.1 is a view schematically showing the structure of a conventional LED.

도 2는 종래의 LED의 발광면적을 설명하기 위한 도면이다.2 is a view for explaining the light emitting area of a conventional LED.

도 3은 본 발명에 따른 발광 다이오드에 대한 바람직한 일 실시예의 개략적인 구성을 나타낸 도면이다.3 is a view showing a schematic configuration of a preferred embodiment of a light emitting diode according to the present invention.

도 4는 본 발명에 따른 발광다이오드의 발광면적을 설명하기 위한 도면이다.4 is a view for explaining the light emitting area of the light emitting diode according to the present invention.

Claims

A substrate having a first n-hole penetrating the upper and lower surfaces thereof;

An n-type cladding layer formed on the substrate and having a second n-hole connected to the first n-hole;

An active layer formed on the n-type cladding layer;

A p-type cladding layer formed on the active layer; And

And an n-omic conductive film formed in the first n-hole and the second n-hole and ohmic-bonded with the n-type cladding layer.

A substrate having first p-holes through the top and bottom surfaces thereof;

An n-type cladding layer formed on the substrate and having a second p-hole connected to the first p-hole and penetrating through an upper surface and a lower surface thereof;

An active layer formed on the n-type cladding layer and having a third p-hole connected to the second p-hole and penetrating through an upper surface and a lower surface thereof;

A p-type cladding layer formed on the active layer and having a fourth p-hole connected to the third p-hole; And

And a p-omic conductive film formed in the first p-hole, the second p-hole, the third p-hole, and the fourth p-hole, and being ohmic-bonded with the p-type cladding layer. Light emitting diode.

A substrate on which first n-holes and first p-holes penetrating the upper and lower surfaces are formed;

An n-type cladding layer formed on the substrate and having a second n-hole connected to the first n-hole and a second p-hole connected to the first p-hole and penetrating the upper and lower surfaces thereof;

A p-type cladding layer formed on the active layer and having a fourth p-hole connected to the third p-hole;

An n-omic conductive film formed in the first n-hole and the second n-hole and ohmic-bonded with the n-type cladding layer; And

The method according to claim 2 or 3,

And formed in the first p-hole, the second p-hole, the third p-hole, and the fourth p-hole, between the p-omic conductive layer and the n-type clad layer, and the p-omic conductive layer. And an insulating film disposed between the active layers.

The method of claim 4, wherein

The insulating film is a light emitting diode, characterized in that made of at least one selected from Si ₃ N ₄ , SiO ₂ , SiO and TiO ₂ .

The method of claim 3,

A connection n-hole formed between the substrate and the n-type cladding layer and penetrating through an upper surface and a lower surface to be respectively connected to the first n-hole and the second n-hole, and the first p-hole and the second p-hole; and a buffer layer in which connection p-holes penetrating the upper and lower surfaces are respectively connected to the p-holes.

The n-omic conductive film is made of a conductive material integrally formed in the first n-hole, the connecting n-hole, and the second n-hole.

The p-omic conductive film is formed of a conductive material integrally formed in the first p-hole, the connection p-hole, the second p-hole, the third p-hole and the fourth p-hole. .

The method according to claim 1 or 3,

The n-omic conductive film is a light emitting diode, characterized in that made of one or more selected from Ti, Cr, Al, Pd, V and W.

The method according to claim 2 or 3,

The p-omic conductive film is a light emitting diode, characterized in that made of one or more selected from Ni, Ag, Cr, Rh and Ru.

The method according to any one of claims 1 to 3,

The n-type cladding layer, the active layer and the p-type cladding layer is a light emitting diode comprising any one of a semiconductor material including GaN, a semiconductor material including GaAs, a semiconductor material including InP.

The method according to any one of claims 1 to 3,

And a transparent conductive film formed on the p-type cladding layer.

The method of claim 10,

The transparent conductive film is a light emitting diode, characterized in that made of transparent conductive oxide (TCO).

The method of claim 10,

Light emitting diodes further comprising a protective layer of an insulating material on the transparent conductive film.