KR20100081811A - Method of manufacturing a printed circuit board with a gravure printing - Google Patents

Method of manufacturing a printed circuit board with a gravure printing Download PDF

Info

Publication number
KR20100081811A
KR20100081811A KR1020090001220A KR20090001220A KR20100081811A KR 20100081811 A KR20100081811 A KR 20100081811A KR 1020090001220 A KR1020090001220 A KR 1020090001220A KR 20090001220 A KR20090001220 A KR 20090001220A KR 20100081811 A KR20100081811 A KR 20100081811A
Authority
KR
South Korea
Prior art keywords
insulating layer
gravure printing
layer
forming
metal foil
Prior art date
Application number
KR1020090001220A
Other languages
Korean (ko)
Other versions
KR101037505B1 (en
Inventor
이응석
유제광
황준오
이경아
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090001220A priority Critical patent/KR101037505B1/en
Publication of KR20100081811A publication Critical patent/KR20100081811A/en
Application granted granted Critical
Publication of KR101037505B1 publication Critical patent/KR101037505B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections

Abstract

PURPOSE: A manufacturing method of a printed circuit board is provided to reduce manufacturing costs and time by forming a circuit layer using a gravure printing method through a base substrate which has a via passing through an insulating layer. CONSTITUTION: A base substrate including a via passing through an insulating layer is provided. A conductive bump is printed in the upper part of a lower metal foil(110). An insulating layer is laminated in the upper part of the lower metal foil so that a bump is projected. An upper metal foil(170) is laminated in the upper part of the insulating layer in order to form a via by pressing the protrusion of the bump. The upper end surface and lower end surface are exposed by removing the lower part metal foil and the upper part metal foil. A circuit layer is formed with a gravure printing method. The circuit layer comprises a circuit pattern which electrically connects an upper side to a lower side of an insulating layer(150) with a via.

Description

그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법{METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD WITH A GRAVURE PRINTING} Manufacturing method of printed circuit board using gravure printing {METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD WITH A GRAVURE PRINTING}

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.Printed Circuit Board (PCB) plays a role of mechanically fixing the components at the same time by electrically connecting the components mounted through the wiring pattern formed on the insulating material such as phenolic resin insulation board or epoxy resin insulation board and supplying power. The printed circuit board includes a single-sided PCB in which wiring is formed only on one side of an insulating board, a double-sided PCB in which wiring is formed on both sides, and a multi-layered multi-layered board (MLB).

이러한 인쇄회로기판(PCB; Printed Circuit Board)에 배선패턴을 형성하는 방법으로는 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등이 이용되고 있다.As a method of forming a wiring pattern on a printed circuit board (PCB), an additive process, a subtractive process, a modified semi additive process (MSAP), and a semi additive process (SAP) are formed. ) Is used.

도 1은 종래기술에 따라 SAP 공법으로 비아 및 배선패턴을 형성하는 공정을 공정순서대로 도시하는 도면이다.1 is a diagram illustrating a process of forming a via and a wiring pattern by the SAP method according to the prior art in the process order.

먼저, 도 1a에 도시된 바와 같이, 동박(3) 상부에 배선패턴(15; 도 1f 참조)이 형성될 절연재(1)를 적층하고 절연재에 동박(3)을 노출하는 비아홀(5)을 형성한다. 이후, 도 1b에 도시된 바와 같이, 시드층(7)을 형성한다. 시드층(7)의 형성은 이후 수행될 전해도금공정을 위한 전처리 공정이다. 다음, 도 1c에 도시된 바와 같이, 배선패턴(15) 및 비아(11; 도 1f 참조)가 형성될 부분을 제외한 부분에 도금 레지스트층(9)을 형성한다. 다음, 도 1d에 도시된 바와 같이, 전기도금을 수행하여 시드층(7) 상부에 비아(11) 및 배선패턴(15)을 이루는 금속층을 형성한다. 이후, 도 1e에 도시된 바와 같이, 레지스트층(5)을 제거하고, 도 1f에 도시된 바와 같이, 플레쉬(Flesh) 에칭, 퀵 에칭(Quick etching) 등을 통해 노출된 시드층(7)을 제거함으로써 배선패턴(15)을 완성하게 된다. First, as shown in FIG. 1A, an insulating material 1 on which the wiring pattern 15 (see FIG. 1F) is to be formed is stacked on the copper foil 3, and a via hole 5 exposing the copper foil 3 to the insulating material is formed. do. Thereafter, as shown in FIG. 1B, the seed layer 7 is formed. The formation of the seed layer 7 is a pretreatment process for the electroplating process to be performed later. Next, as shown in FIG. 1C, the plating resist layer 9 is formed at portions except the portions where the wiring patterns 15 and the vias 11 (see FIG. 1F) are to be formed. Next, as illustrated in FIG. 1D, the metal layer forming the via 11 and the wiring pattern 15 is formed on the seed layer 7 by performing electroplating. Thereafter, as shown in FIG. 1E, the resist layer 5 is removed, and as shown in FIG. 1F, the seed layer 7 exposed through flash etching, quick etching, or the like is removed. By removing, the wiring pattern 15 is completed.

그러나, 상술한 것과 같은 종래 방식에서는 도금 레지스트의 노광 및 현상 공정과, 에칭 및 박리공정이 반복되기 때문에 공정시간이 증가하고 제조비용이 상승하는 문제점이 있었다. However, in the conventional method as described above, since the exposure and development processes of the plating resist and the etching and peeling processes are repeated, the process time increases and the manufacturing cost increases.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 노광, 현상, 에칭 및 박리 공정을 제거하여 제조 단가 절감 및 제작 시간(Lead time)을 단축할 수 있는 인쇄회로기판의 제조공정을 제안한다.The present invention was created to solve the problems of the prior art as described above, the manufacturing process of the printed circuit board can reduce the manufacturing cost and lead time by eliminating the exposure, development, etching and peeling process Suggest.

본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법은, (A) 절연층을 관통하는 비아를 갖는 베이스기판을 제공하는 단계; 및 (B) 상기 절연층의 상면 및 하면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 회로층을 그라비아 인쇄법으로 형성하는 단계;를 포함하는 것을 특징으로 한다.A method of manufacturing a printed circuit board using a gravure printing method according to the present invention includes the steps of: (A) providing a base substrate having vias penetrating through the insulating layer; And (B) forming a circuit layer including a circuit pattern electrically connected to the vias on the top and bottom surfaces of the insulating layer by a gravure printing method.

본 발명의 바람직한 한 특징으로서, 상기 (A) 단계는, (ⅰ) 하부금속박 상부에 도전성 범프를 인쇄하는 단계; (ⅱ) 상기 범프가 돌출되도록 상기 하부금속박 상부에 절연층을 적층하는 단계; (ⅲ) 상기 범프의 돌출부를 눌러 비아가 형성되도록 상기 절연층 상부에 상부금속박을 적층하는 단계; 및 (ⅳ) 상기 하부금속박 및 상기 상부금속박을 제거하여 상기 비아의 상단부면 및 하단부면을 노출하는 단계;를 포함하는 것에 있다.As a preferred feature of the invention, the step (A), (i) printing the conductive bumps on the lower metal foil; (Ii) stacking an insulating layer on the lower metal foil so that the bumps protrude; (Iii) laminating an upper metal foil on the insulating layer to form a via by pressing the protrusion of the bump; And (iii) exposing the upper and lower end surfaces of the via by removing the lower metal foil and the upper metal foil.

본 발명의 바람직한 다른 특징으로서, 상기 (B) 단계는, (ⅰ) 상기 절연층의 상면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 상부회로층을 도전성 잉크를 이용한 그라비아 인쇄법으로 형성하는 단계; (ⅱ) 상기 상부 회로층을 건조하는 단계; 및 (ⅲ) 상기 절연층의 하면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 하부회로층을 도전성 잉크를 이용한 그라비아 인쇄법으로 형성하는 단계;를 포함하는 것에 있다.In another preferred aspect of the present invention, the step (B) comprises (i) forming an upper circuit layer including a circuit pattern electrically connected to the via on the upper surface of the insulating layer by a gravure printing method using conductive ink. step; (Ii) drying the upper circuit layer; And (iii) forming a lower circuit layer including a circuit pattern electrically connected to the via on the lower surface of the insulating layer by a gravure printing method using conductive ink.

또한, 본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법은, (A) 제1 절연층을 관통하는 제1 비아를 갖는 베이스기판을 제공하는 단계; (B) 상기 제1 절연층의 상면 및 하면에 상기 제1 비아와 전기적으로 접속하는 회로패턴을 포함하는 제1 회로층을 그라비아 인쇄법으로 형성하는 단계; (C) 상기 제1 회로층 상부에 제2 절연층을 적층하는 단계; (D) 상기 제2 절연층에 상기 제2 절연층을 관통하는 제2 비아를 형성하는 단계; 및 (E) 상기 제2 절연층 상부에 상기 제2 비아와 전기적으로 접속하는 제2 회로층을 그라비아 인쇄법으로 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a printed circuit board using the gravure printing method according to the present invention, (A) providing a base substrate having a first via penetrating the first insulating layer; (B) forming a first circuit layer on the upper and lower surfaces of the first insulating layer by a gravure printing method including a circuit pattern electrically connected to the first via; (C) stacking a second insulating layer on the first circuit layer; (D) forming a second via through the second insulating layer in the second insulating layer; And (E) forming a second circuit layer electrically connected to the second via on the second insulating layer by a gravure printing method.

본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, (ⅰ) 상기 제2 절연층에 비아홀을 가공하는 단계; (ⅱ) 상기 비아홀의 내벽을 포함하여 상기 제2 절연층의 표면에 시드층을 형성하는 단계; (ⅲ) 상기 시드층을 인입선으로 비아 필 도금을 수행하는 단계; 및 (ⅳ) 상기 필 도금에 의해 상기 제2 절연층 상부에 형성된 도금층을 제거하여 제2 비아를 형성하는 단계;를 포함하는 것에 있다.As another preferred feature of the present invention, the step (D) may comprise the steps of: (i) processing the via holes in the second insulating layer; (Ii) forming a seed layer on the surface of the second insulating layer including the inner wall of the via hole; (Iii) performing via peel plating on the seed layer with a lead; And (iii) removing the plating layer formed on the second insulating layer by the peel plating to form second vias.

또한, 본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법은, (A) 절연층, 및 상기 절연층을 관통하여 형성되며 상기 절연층 표면으로 단부면이 노출된 비아를 갖는 베이스기판을 제공하는 단계; 및 (B) 상기 절연층의 상면 에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 회로층을 그라비아 인쇄법으로 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a printed circuit board using the gravure printing method according to the present invention, (A) a base substrate having an insulating layer and a via formed through the insulating layer and the end surface is exposed to the surface of the insulating layer; Providing; And (B) forming a circuit layer including a circuit pattern electrically connected to the via on the top surface of the insulating layer by a gravure printing method.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법에 의하면, 노광, 현상, 에칭 및 박리 공정이 생략되어 제조 단가 절감 및 제작 시간(Lead time)이 단축되는 장점이 있으며, 빠른 인쇄속도로 인하여 인쇄회로기판의 대량 생산이 가능하다.According to the manufacturing method of the printed circuit board using the gravure printing method according to the present invention, the exposure, development, etching and peeling process is omitted, which reduces the manufacturing cost and the lead time. This enables mass production of printed circuit boards.

이하, 본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board using a gravure printing method according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.

도 2 내지 도 13은 본 발명의 바람직한 실시예에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.2 to 13 are diagrams showing a method of manufacturing a printed circuit board using a gravure printing method according to a preferred embodiment of the present invention in the process sequence.

먼저, 제1 절연층(150)을 관통하는 제1 비아(130)를 갖는 베이스기판(100)을 제공하는 단계이다.First, a step of providing a base substrate 100 having a first via 130 penetrating the first insulating layer 150.

도 2에 도시된 바와 같이, 하부금속박(110) 상부에 도전성 범프(130)를 인쇄하고, 범프(130)가 돌출되도록 하부금속박(110) 상부에 제1 절연층(150)을 적층한다. 범프(130)는 스크린 프린트(screen print) 방식에 의해 인쇄된다. 스크린 프린트는 개구부(開口部)가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프(130)를 인쇄하는 방식이다. 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 랜드에 전사된다. 이때 범프(130)는 회로층의 랜드가 형성되는 부분에 인쇄되어 원하는 모양과 높이로 인쇄되는 것이 가능하다. 여기서 사용되는 절연층은 B-스테이지(B-stage) 상태의 수지층인 것이 바람직하다. B-스테이지는 수지의 중간경화단계를 의미하며, 일정 크기 이상의 가열 가압에 의해 변형이 가능한 상태이다. As shown in FIG. 2, the conductive bumps 130 are printed on the lower metal foil 110, and the first insulating layer 150 is stacked on the lower metal foil 110 so that the bumps 130 protrude. The bump 130 is printed by a screen print method. Screen printing is a method of printing the bump 130 through a conductive paste transfer process through a mask in which an opening is formed. The positions of the openings of the mask are aligned, and the conductive paste is applied to the upper surface of the mask. When the conductive paste is pushed using a squeegee or the like, the conductive paste is extruded through the opening and transferred to the land. In this case, the bumps 130 may be printed on a portion where the lands of the circuit layer are formed to be printed in a desired shape and height. It is preferable that the insulating layer used here is a resin layer of a B-stage state. The B-stage means an intermediate curing step of the resin, and is deformable by heating and pressing a predetermined size or more.

이후, 도 3 및 도 4에 도시된 바와 같이, 범프(130)의 돌출부를 눌러 제1 비아(130)가 형성되도록 제1 절연층(150) 상부에 상부금속박(170)을 적층한다. 여기서 하부금속박(110) 및 상부금속박(170)은 예를 들면, 금, 은, 구리, 니켈 등의 도 전성 금속으로 이루어진 얇은 금속판이 될 수 있다.3 and 4, the upper metal foil 170 is stacked on the first insulating layer 150 to form the first via 130 by pressing the protrusion of the bump 130. The lower metal foil 110 and the upper metal foil 170 may be, for example, a thin metal plate made of a conductive metal such as gold, silver, copper, or nickel.

이후, 도 5에 도시된 바와 같이, 하부금속박(110) 및 상부금속박(170)을 제거하여 비아의 상단부면 및 하단부면을 노출하는 단계이다. 하부금속박(110) 및 상부금속박(170)을 풀-에칭(Full-etching)하여 제1 비아(130)의 상단부면 및 하단부면을 노출한다. 이에 의해 제1 절연층(150) 상부 및 하부에 적층된 하부금속박(110) 및 상부금속박(170)이 제거된다.Subsequently, as shown in FIG. 5, the lower metal foil 110 and the upper metal foil 170 are removed to expose the top and bottom surfaces of the via. The lower metal foil 110 and the upper metal foil 170 are full-etched to expose the top and bottom surfaces of the first via 130. As a result, the lower metal foil 110 and the upper metal foil 170 stacked on the upper and lower portions of the first insulating layer 150 are removed.

다음, 제1 절연층(150)의 상면 및 하면에 제1 비아(130)와 전기적으로 접속하는 회로패턴을 포함하는 제1 회로층(510, 530)을 그라비아 인쇄법으로 형성하는 단계이다.Next, the first circuit layers 510 and 530 including the circuit patterns electrically connected to the first vias 130 are formed on the upper and lower surfaces of the first insulating layer 150 by gravure printing.

도 6에 도시된 바와 같이, 제1 절연층(150)의 상면에 제1 비아(130)와 전기적으로 접속하는 회로패턴을 포함하는 제1 상부회로층(510)을 도전성 잉크를 이용한 그라비아 인쇄법으로 형성한다.As illustrated in FIG. 6, a gravure printing method using a conductive ink on a first upper circuit layer 510 including a circuit pattern electrically connected to a first via 130 on an upper surface of the first insulating layer 150. To form.

본 실시예에서 사용되는 그라비아 인쇄장치는 제1 절연층(150)에 회로층을 인쇄하기 위한 것으로서, 도전성 잉크 공급부(310), 실린더 롤러(370; cylinder roller), 라이딩 롤러(350; riding roller), 프레스 롤러(390; press roller), 닥터 나이프(380; doctor knife)로 구성된다. The gravure printing apparatus used in the present embodiment is for printing a circuit layer on the first insulating layer 150, and includes a conductive ink supply unit 310, a cylinder roller 370, and a riding roller 350. , A press roller 390, and a doctor knife 380.

여기서, 도전성 잉크 공급부(310)는 회로층 인쇄용 도전성 잉크(330)를 공급하기 위한 것으로, 도전성 잉크(330)를 수용하기 위한 소정의 내부공간을 갖는다. 이때, 사용되는 도전성 잉크(330)는 금, 은, 구리, 니켈 등의 도전성 금속분말을 함유하는 전도성 잉크, 또는 납 페이스트가 사용될 수도 있으며, 이에 한정되는 것 은 아니다. Here, the conductive ink supply unit 310 is for supplying the conductive ink 330 for circuit layer printing, and has a predetermined internal space for accommodating the conductive ink 330. In this case, the conductive ink 330 used may be a conductive ink containing a conductive metal powder such as gold, silver, copper, nickel, or lead paste, but is not limited thereto.

실린더 롤러(370)는 도전성 잉크(330)를 기판에 회로층를 인쇄하기 위한 것으로서, 회로층에 대응하는 형상을 갖는 음각홈(375)이 그 외면에 형성되어 있다. 실린더 롤러(370)는 일부가 도전성 잉크 공급부(310)에 공급된 도전성 잉크(330)에 잠김채로 회전됨으로써 음각홈(375)에 도전성 잉크(330)가 주입되게 된다. The cylinder roller 370 is for printing the circuit layer on the substrate using the conductive ink 330, and the intaglio groove 375 having a shape corresponding to the circuit layer is formed on the outer surface thereof. Part of the cylinder roller 370 is rotated while being partially locked to the conductive ink 330 supplied to the conductive ink supply unit 310 so that the conductive ink 330 is injected into the intaglio groove 375.

라이딩 롤러(350)는 실린더 롤러(370)의 음각홈(375)에 도전성 잉크(330)의 주입을 돕기 위한 것으로서, 실린더 롤러(370)와 반대방향으로 회전하면서 도전성 잉크(330)를 음각홈(375)에 주입시키게 된다. The riding roller 350 assists the injection of the conductive ink 330 into the intaglio groove 375 of the cylinder roller 370, and rotates the conductive ink 330 in the intaglio groove while rotating in the opposite direction to the cylinder roller 370. 375).

프레스 롤러(390)는 실린더 롤러(370)와 프레스 롤러(390)의 사이로 지나가는 기판에 압력을 가하여 실린더 롤러(370)의 음각홈(375)에 주입된 도전성 잉크(330)가 기판에 전사되도록 하기 위한 것으로서, 실린더 롤러(370)와 반대방향으로 회전하도록 구성된다. 이때, 베이스기판(100)에 전사되는 회로층의 도포두께 및 해상도는 각각의 롤러의 가공상태, 도전성 잉크(330)의 조성, 프레스 롤러(390)의 가압력 등에 따라 결정되며, 이는 적층 세라믹 캐패시터의 용량 및 전기적 특성에 큰 영향을 미치므로 적절히 제어되는 것이 바람직하다. 특히, 프레스 롤러(390)의 가압력이 강할수록 도전성 잉크(330)의 전이가 좋아 양호한 회로층의 형성이 가능하므로, 가압력은 적어도 약 2.5 ~ 4 kg/cm2이상인 것이 바람직하다. 그러나, 가압력이 너무 클 경우 기판에 주름이 생길 수 있으므로 이를 고려하여 적절히 조절하는 것이 바람직하다. The press roller 390 applies pressure to the substrate passing between the cylinder roller 370 and the press roller 390 so that the conductive ink 330 injected into the intaglio groove 375 of the cylinder roller 370 is transferred to the substrate. As intended, it is configured to rotate in a direction opposite to the cylinder roller 370. In this case, the coating thickness and resolution of the circuit layer transferred to the base substrate 100 are determined according to the processing state of each roller, the composition of the conductive ink 330, the pressing force of the press roller 390, and the like. It is desirable to be properly controlled because it greatly affects the capacity and electrical properties. In particular, the stronger the pressing force of the press roller 390 is, the better the transition of the conductive ink 330 is, so that a good circuit layer can be formed. Therefore, the pressing force is preferably at least about 2.5 to 4 kg / cm 2 or more. However, if the pressing force is too large, wrinkles may occur in the substrate, and it is preferable to properly adjust in consideration of this.

마지막으로, 닥터 나이프(380)는 실린더 롤러(370)의 외면에 묻은 여분의 도전성 잉크(330)가 기판에 전사되는 것을 방지하기 위해 이를 긁어내는 강판날의 역할을 수행하는 것으로서, 실린더 롤러(370)의 외면과 접촉하도록 설치된다. 예를 들어, 닥터 나이프(380)는, 두께가 약 0.15 ~ 1 mm 정도인 것이 바람직하며, 카본 또는 스테인레스 재질로 형성되는 것이 바람직하다. 또한, 닥터 나이프(380)는 교체 가능하게 설치되는 것이 바람직하다. Finally, the doctor knife 380 serves as a steel plate blade to scrape off the excess conductive ink 330 on the outer surface of the cylinder roller 370 to prevent the transfer to the substrate, the cylinder roller 370 Is installed in contact with the outer surface. For example, the doctor knife 380 preferably has a thickness of about 0.15 to 1 mm, and is preferably made of carbon or stainless steel. In addition, the doctor knife 380 is preferably installed to be replaced.

상술한 그라비아 장치를 이용하여 의해 도 7에 도시된 바와 같이, 제1 절연층(150) 상부에 제1 상부회로층(510)을 형성할 수 있다. 제1 상부회로층(510)이 형성되면, 제1 상부회로층(510)을 건조한다.As illustrated in FIG. 7, the first upper circuit layer 510 may be formed on the first insulating layer 150 by using the above-described gravure device. When the first upper circuit layer 510 is formed, the first upper circuit layer 510 is dried.

다음, 도 7에 도시된 바와 같이, 제1 절연층(150)의 하면에 제1 비아(130)와 전기적으로 접속하는 회로패턴을 포함하는 제1 하부회로층(530)을 도전성 잉크(330)를 이용한 그라비아 인쇄법으로 형성한다. 제1 하부회로층(530)의 형성공정은 제1 상부회로층(510)의 형성공정과 동일 또는 극히 유사하므로 상세한 설명은 생략한다.Next, as shown in FIG. 7, the first lower circuit layer 530 including a circuit pattern electrically connected to the first via 130 is formed on the bottom surface of the first insulating layer 150. It is formed by the gravure printing method using. Since the process of forming the first lower circuit layer 530 is the same or very similar to the process of forming the first upper circuit layer 510, a detailed description thereof will be omitted.

상술한 공정에 의해 그라비아 인쇄법을 이용한 양면기판을 제조할 수 있다. 여기에서는 양면기판을 제조하기 위한 베이스기판(100)으로서 도전성 페이스트로 이루어진 제1 비아(130)를 갖는 기판을 예를 들어 서술하였지만, 본 발명이 이에 제한되는 것은 아니다. 즉, 도전성 금속으로 충전된 비아를 갖는 기판이 베이스기판(100)으로 사용될 수 있으며, 동일한 방식으로 양면 기판이 제조될 수 있다. 이러한 방식은 후술하는 빌드업 공정에서 상세하게 서술한다.The double-sided substrate using the gravure printing method can be manufactured by the above-mentioned process. Although the substrate having the first via 130 made of the conductive paste has been described as the base substrate 100 for manufacturing the double-sided substrate, the present invention is not limited thereto. That is, a substrate having vias filled with a conductive metal may be used as the base substrate 100, and a double-sided substrate may be manufactured in the same manner. This method is described in detail in the build-up process described later.

다음, 도 9에 도시된 바와 같이, 제1 회로층(510, 530) 상부에 제2 절연층(700)을 적층한다.Next, as shown in FIG. 9, a second insulating layer 700 is stacked on the first circuit layers 510 and 530.

다음, 제2 절연층(700)에 상기 제2 절연층(700)을 관통하는 제2 비아(900)를 형성하는 단계이다.Next, forming a second via 900 penetrating the second insulating layer 700 in the second insulating layer 700.

도 10에 도시된 바와 같이, 제2 절연층(700)에 비아홀(710)을 가공한다. CNC(Computer Numerical Control) 드릴 또는 예를 들면, YAG 레이저 또는 CO2 레이저를 이용한 레이저 드릴로 제2 절연층(700)에 비아홀(710)을 가공할 수 있다. 본 실시예에서는 CO2 레이저를 이용하여 비아홀(710)을 가공한다.As shown in FIG. 10, a via hole 710 is processed in the second insulating layer 700. The via hole 710 may be processed in the second insulating layer 700 by a CNC (Computer Numerical Control) drill or a laser drill using, for example, a YAG laser or a CO 2 laser. In this embodiment, the via hole 710 is processed using a CO 2 laser.

이후, 도 11에 도시된 바와 같이, 비아 필 도금을 수행하여 비아홀(710) 내부를 전도성 금속으로 충전한다. 이를 위해 먼저, 비아홀(710)의 내벽을 포함하여 상기 제2 절연층(700)의 표면에 시드층을 형성하고, 시드층을 인입선으로 비아 필 도금을 수행할 수 있다. 시드층의 형성은 무전해 도금 또는 스퍼터링 등의 공지된 방식으로 수행될 수 있다. 전도성 금속은 예를 들면, 금, 은, 구리, 니켈 등이 될 수 있다. Thereafter, as shown in FIG. 11, via fill plating is performed to fill the inside of the via hole 710 with a conductive metal. To this end, first, a seed layer may be formed on the surface of the second insulating layer 700 including an inner wall of the via hole 710, and the seed layer may be subjected to via peel plating using a lead line. The formation of the seed layer can be carried out in a known manner such as electroless plating or sputtering. The conductive metal may be, for example, gold, silver, copper, nickel or the like.

다음, 도 12에 도시된 바와 같이, 필 도금에 의해 제2 절연층(700) 상부에 형성된 도금층(800)을 제거하여 제2 비아(900)를 형성한다. 풀-에칭을 수행하여 제2 절연층(700) 상부에 형성된 도금층(800)을 제거할 수 있으며, 에칭량을 조절하여 비아홀(710)에 충전된 제2 비아(900)의 손상없이 제2 절연층(700) 상부에 형성된 도금층(800)만을 제거하는 것이 가능하다.Next, as shown in FIG. 12, the second via 900 is formed by removing the plating layer 800 formed on the second insulating layer 700 by peel plating. The full etching may be performed to remove the plating layer 800 formed on the second insulating layer 700, and the second insulating may be performed without damaging the second via 900 filled in the via hole 710 by adjusting the etching amount. It is possible to remove only the plating layer 800 formed on the layer 700.

다음, 도 13에 도시된 바와 같이, 제2 절연층(700) 상에 제2 비아(900)와 전기적으로 접속하는 제2 회로층을 그라비아 인쇄법으로 형성한다. 제2 회로층을 형성하는 공정은 제1 회로층(510, 530)을 형성하는 공정과 동일 및 극히 유사하므로 여기에서는 상세한 설명은 생략한다.Next, as shown in FIG. 13, a second circuit layer electrically connected to the second via 900 is formed on the second insulating layer 700 by a gravure printing method. Since the process of forming the second circuit layer is the same and very similar to the process of forming the first circuit layers 510 and 530, detailed description thereof will be omitted.

본 실시예에서는 예시적으로 4층 인쇄회로기판을 그라비아 인쇄법으로 제조하는 공정에 대해 서술하였다. 그러나 본 발명이 이에 제한되는 것은 아니며 그라비아 인쇄법을 이용하여 5층 이상의 다층 인쇄회로기판을 제조하는 것이 가능하다는 점을 당업자라면 쉽게 이해할 수 있을 것이다.In this embodiment, a process of manufacturing a four-layer printed circuit board by a gravure printing method has been described. However, one of ordinary skill in the art will readily understand that the present invention is not limited thereto and that it is possible to manufacture a multilayer printed circuit board having five or more layers using a gravure printing method.

상술한 바와 같은 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법에 의하면 노광, 현상, 에칭 및 박리 공정이 생략되어 제조 단가 절감 및 제작 시간(Lead time)이 단축되는 장점이 있으며, 빠른 인쇄속도로 인하여 인쇄회로기판의 대량 생산이 가능하다.According to the method of manufacturing a printed circuit board using the gravure printing method as described above, the exposure, development, etching and peeling processes are omitted, thereby reducing the manufacturing cost and reducing the lead time. Mass production of printed circuit boards is possible.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1은 종래기술에 따라 SAP 공법으로 비아 및 배선패턴을 형성하는 공정을 공정순서대로 도시하는 도면이다.1 is a diagram illustrating a process of forming a via and a wiring pattern by the SAP method according to the prior art in the process order.

도 2 내지 도 13은 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.2 to 13 are views illustrating a method of manufacturing a printed circuit board having landless vias according to a preferred embodiment of the present invention in the order of process.

< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>

100 베이스기판 110 하부금속박100 Base board 110 Bottom metal foil

130 범프 150 제1 절연층130 bumps 150 first insulating layer

170 상부금속박 310 도전성 잉크 공급부170 Upper metal foil 310 Conductive ink supply part

330 도전성 잉크 350 라이딩 롤러330 Conductive Ink 350 Riding Roller

370 실린더 롤러 375 음각홈370 Cylinder Roller 375 Engraving

390 프레스 롤러 380 닥터 나이프390 press roller 380 doctor knife

510 제1 상부회로층 530 제1 하부회로층510 First lower circuit layer 530 First lower circuit layer

700 제2 절연층 710 비아홀700 Second Insulation Layer 710 Via Hole

800 도금층 900 제2 비아800 Plating Layer 900 Second Via

Claims (6)

(A) 절연층을 관통하는 비아를 갖는 베이스기판을 제공하는 단계; 및(A) providing a base substrate having vias through the insulating layer; And (B) 상기 절연층의 상면 및 하면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 회로층을 그라비아 인쇄법으로 형성하는 단계;(B) forming a circuit layer including a circuit pattern electrically connected to the via on the top and bottom surfaces of the insulating layer by gravure printing; 를 포함하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a. 제1항에 있어서,The method of claim 1, 상기 (A) 단계는,Step (A) is (ⅰ) 하부금속박 상부에 도전성 범프를 인쇄하는 단계;(Iii) printing a conductive bump on the lower metal foil; (ⅱ) 상기 범프가 돌출되도록 상기 하부금속박 상부에 절연층을 적층하는 단계;(Ii) stacking an insulating layer on the lower metal foil so that the bumps protrude; (ⅲ) 상기 범프의 돌출부를 눌러 비아가 형성되도록 상기 절연층 상부에 상부금속박을 적층하는 단계; 및(Iii) laminating an upper metal foil on the insulating layer to form a via by pressing the protrusion of the bump; And (ⅳ) 상기 하부금속박 및 상기 상부금속박을 제거하여 상기 비아의 상단부면 및 하단부면을 노출하는 단계;(Iii) removing the lower metal foil and the upper metal foil to expose the top and bottom surfaces of the via; 를 포함하는 것을 특징으로 하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a. 제1항에 있어서,The method of claim 1, 상기 (B) 단계는,Step (B) is, (ⅰ) 상기 절연층의 상면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 상부회로층을 도전성 잉크를 이용한 그라비아 인쇄법으로 형성하는 단계;(Iii) forming an upper circuit layer including a circuit pattern electrically connected to the via on the upper surface of the insulating layer by a gravure printing method using conductive ink; (ⅱ) 상기 상부 회로층을 건조하는 단계; 및(Ii) drying the upper circuit layer; And (ⅲ) 상기 절연층의 하면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 하부회로층을 도전성 잉크를 이용한 그라비아 인쇄법으로 형성하는 단계;(Iii) forming a lower circuit layer including a circuit pattern electrically connected to the via on the bottom surface of the insulating layer by a gravure printing method using conductive ink; 를 포함하는 것을 특징으로 하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a. (A) 제1 절연층을 관통하는 제1 비아를 갖는 베이스기판을 제공하는 단계;(A) providing a base substrate having a first via penetrating the first insulating layer; (B) 상기 제1 절연층의 상면 및 하면에 상기 제1 비아와 전기적으로 접속하는 회로패턴을 포함하는 제1 회로층을 그라비아 인쇄법으로 형성하는 단계;(B) forming a first circuit layer on the upper and lower surfaces of the first insulating layer by a gravure printing method including a circuit pattern electrically connected to the first via; (C) 상기 제1 회로층 상부에 제2 절연층을 적층하는 단계;(C) stacking a second insulating layer on the first circuit layer; (D) 상기 제2 절연층에 상기 제2 절연층을 관통하는 제2 비아를 형성하는 단계; 및(D) forming a second via through the second insulating layer in the second insulating layer; And (E) 상기 제2 절연층 상부에 상기 제2 비아와 전기적으로 접속하는 제2 회로층을 그라비아 인쇄법으로 형성하는 단계;(E) forming a second circuit layer electrically connected to the second via on the second insulating layer by gravure printing; 를 포함하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 (D) 단계는,Step (D), (ⅰ) 상기 제2 절연층에 비아홀을 가공하는 단계;(Vi) processing via holes in the second insulating layer; (ⅱ) 상기 비아홀의 내벽을 포함하여 상기 제2 절연층의 표면에 시드층을 형성하는 단계;(Ii) forming a seed layer on the surface of the second insulating layer including the inner wall of the via hole; (ⅲ) 상기 시드층을 인입선으로 비아 필 도금을 수행하는 단계; 및(Iii) performing via peel plating on the seed layer with a lead; And (ⅳ) 상기 필 도금에 의해 상기 제2 절연층 상부에 형성된 도금층을 제거하여 제2 비아를 형성하는 단계;(Iii) forming a second via by removing the plating layer formed on the second insulating layer by the peel plating; 를 포함하는 것을 특징으로 하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a. (A) 절연층, 및 상기 절연층을 관통하여 형성되며 상기 절연층 표면으로 단부면이 노출된 비아를 갖는 베이스기판을 제공하는 단계; 및(A) providing a base substrate having an insulating layer and a via formed through the insulating layer and having an end surface exposed to the surface of the insulating layer; And (B) 상기 절연층의 상면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 회로층을 그라비아 인쇄법으로 형성하는 단계;(B) forming a circuit layer including a circuit pattern electrically connected to the via on the top surface of the insulating layer by gravure printing; 를 포함하는 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board using a gravure printing method comprising a.
KR1020090001220A 2009-01-07 2009-01-07 Method of manufacturing a printed circuit board with a gravure printing KR101037505B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090001220A KR101037505B1 (en) 2009-01-07 2009-01-07 Method of manufacturing a printed circuit board with a gravure printing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001220A KR101037505B1 (en) 2009-01-07 2009-01-07 Method of manufacturing a printed circuit board with a gravure printing

Publications (2)

Publication Number Publication Date
KR20100081811A true KR20100081811A (en) 2010-07-15
KR101037505B1 KR101037505B1 (en) 2011-05-26

Family

ID=42642160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001220A KR101037505B1 (en) 2009-01-07 2009-01-07 Method of manufacturing a printed circuit board with a gravure printing

Country Status (1)

Country Link
KR (1) KR101037505B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057065A (en) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 A method of forming metal pattern
JP2006216713A (en) * 2005-02-02 2006-08-17 Ibiden Co Ltd Multilayer printed wiring board
KR100733814B1 (en) * 2006-05-23 2007-07-02 삼성전기주식회사 Manufacturing method of pcb
KR100846211B1 (en) * 2006-12-15 2008-07-15 한국기계연구원 Minute pattern printing method

Also Published As

Publication number Publication date
KR101037505B1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
EP2424338B1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
EP2647267B1 (en) Method for manufacturing printed circuit board
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
KR20040051309A (en) A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
CN109413894B (en) Manufacturing method of bottom graph of stepped groove
KR101811940B1 (en) Manufacture method of a multilayer circuit board formed with a fine via
KR100782404B1 (en) Printed circuit board and manufacturing method thereof
CN104470195A (en) Printed circuit board and method of manufacturing the same
KR101037505B1 (en) Method of manufacturing a printed circuit board with a gravure printing
US7992296B2 (en) PCB and manufacturing method thereof
KR20090020208A (en) Method of manufacturing printed circuit board
KR101596098B1 (en) The manufacturing method of printed circuit board
KR20170138220A (en) High-current transfer methods utilizing the printed circuit board
CN110167276B (en) Manufacturing method of same-layer dual-copper circuit board
JP7184679B2 (en) Printed wiring board and manufacturing method thereof
KR20050102453A (en) Pcb with circuit pattern formed by injection nozzle
KR20090116311A (en) Method for manufacturing printed circuit board
KR100771283B1 (en) Plugging Method of via hole in PCB
KR20100109699A (en) Method of manufacturing a printed circuit board
KR20210000161A (en) Printed circuit board and manufacturing method the same
JP7430494B2 (en) Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same
TW201446099A (en) Method for manufacturing printed circuit board
KR101022887B1 (en) Method for manufacturing a printed circuit board having a landless via
KR20050098579A (en) Method for creating via holes in printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4