KR20100079151A - 비휘발성 메모리, 그리고 그의 구동 방법 - Google Patents

비휘발성 메모리, 그리고 그의 구동 방법 Download PDF

Info

Publication number
KR20100079151A
KR20100079151A KR1020080137566A KR20080137566A KR20100079151A KR 20100079151 A KR20100079151 A KR 20100079151A KR 1020080137566 A KR1020080137566 A KR 1020080137566A KR 20080137566 A KR20080137566 A KR 20080137566A KR 20100079151 A KR20100079151 A KR 20100079151A
Authority
KR
South Korea
Prior art keywords
nmos
reading
floating gate
type
drain
Prior art date
Application number
KR1020080137566A
Other languages
English (en)
Inventor
정진효
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080137566A priority Critical patent/KR20100079151A/ko
Priority to US12/643,673 priority patent/US8213238B2/en
Priority to JP2009291922A priority patent/JP2010157728A/ja
Priority to CN200910261764.5A priority patent/CN101794784A/zh
Publication of KR20100079151A publication Critical patent/KR20100079151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기술에 있어서, 특히 NWELL 상에 형성되는 플로팅 게이트와, PWELL 웰 상에 형성되면서 상기 플로팅 게이트로 직렬 연결된 트랜지스터들을 구비하되, 상기 트랜지스터들 중 하나는 프로그램 및 소거를 위한 제1 트랜지스터이고, 다른 하나는 리딩(reading)을 위한 제2 트랜지스터인 것이 특징인 발명이다.

Description

비휘발성 메모리, 그리고 그의 구동 방법{NON VOLATILE MEMORY, AND DRIVING METHOD THEREOF}
본 발명은 반도체 기술에 관한 것으로서, 특히 비휘발성 메모리, 그리고 그의 구동 방법에 관한 것이다.
일반적으로 비휘발성 메모리의 종류로는 게이트로 작용하는 다결정실리콘층이 단일층인 싱글폴리 이이프롬(single poly EEPROM), 두 개의 다결정실리콘층이 수직으로 적층된 적층게이트(stack gate, ETOX), 싱글폴리 EEPROM과 적층게이트의 중간에 해당하는 듀얼폴리(dual poly) EEPROM과 분리게이트(split gate) 등이 있다.
일반적으로, 적층게이트 타입은 셀 크기가 가장 작은 반면에 회로가 복잡하여 고밀도, 고성능용으로 적합하나 저밀도용으로는 적합하지 못하다. 저밀도용으로는 EEPROM이 주로 사용된다. 일 예로 싱글폴리 EEPROM은 로직 공정에서 2개 정도의 마스크 공정을 추가하면 제작 가능한 반면에 셀 크기가 적층게이트의 약 200배 가량에 달하므로 고밀도용으로는 적합하지 않다.
싱글폴리 EEPROM과 적층게이트의 중간에 해당하는 듀얼폴리 EEPROM과 분리게 이트 등은 공정이 복잡하다는 단점이 있다.
도면 1a는 종래의 싱글폴리 EEPROM 구조에서 Channel Hot Electron Injection 방식으로 Program하는 방식을 나타낸 것이다.
NWELL에 인가된 Program Voltage (+Vp)에 의해 Floating Gate에 특정 전압이 유기되며(Floating Gate에 유기되는 전압은 Coupling Ratio에 의해 정해짐), Floating Gate에 유기된 특정 전압에 의해 NMOS의 Channel 영역을 반전시키게 된다.
그리고 NMOS의 Drain 영역에 특정 Voltage (VDS)를 인가하면 Drain에서 Source쪽으로 Current가 흐르게 되며, Drain 접합 영역 부근에서 발생되는 Channel Hot Electron이 Floating Gate로 주입됨으로써 NMOS 소자의 문턱전압이 높아지게 된다.
도면 1b는 종래의 싱글폴리 EEPROM 구조에서 F/N Tunneling 방식으로 Erase하는 방식을 나타낸 것으로, NWELL은 Ground시키고 NMOS 영역의 Source / Drain에 Erase Voltage (+VE)를 인가한다. 상기와 같이 NWELL에 인가된 Ground에 의해 Floating Gate에는 거의 Ground Level에 가까운 Potential이 유기되고 NMOS 영역의 Source/ Drain에 인가된 Erase Voltage (+VE)에 의해 Electric Field가 NMOS Source / Drain에서 Floating Gate쪽으로 강하게 걸리게 된다. 상기와 같이 인가된 Electric Field에 의해 Floating Gate에 존재하는 전자들이 F/N Tunneling하여 Source / Drain 영역으로 빠져나감으로써 NMOS 소자의 문턱전압이 낮아지게 된다.
도면 1c는 종래의 싱글폴리 EEPROM 구조에서 Reading 방식을 나타낸 것으로, NWELL에는 Reading Voltage (+VR)을 인가하며, 이로 인해 Floating Gate에는 특정 Voltage가 유기되며 NMOS 소자의 Drain에는 Reading을 위한 Positive Drain Voltage를 인가하고 Source는 Ground 시키게 된다. 만약 Floating Gate에 전자가 주입되어 있는 Program 상태로 NMOS 소자의 문턱전압이 매우 높은 상태이면 Floating Gate에 유기된 특정 전압으로도 NMOS 소자를 Turn-on 시킬 수 없어 Current가 흐르지 않게 되며, Floating Gate에 전자가 없는 Erase 상태라면 NMOS 소자의 문턱전압이 매우 낮은 상태로 Floating Gate에 유기된 특정 전압으로도 NMOS 소자를 Turn-on 시킬 수 있어 Current가 흐르게 된다.
이와 같은 종래의 싱글폴리 EEPROM 구조의 Endurance 특성을 보면, Program/Erase 동작시 NMOS 소자의 Channel 영역과 Source / Drain 영역에 Electron Trap을 형성시키게 되는데 Program/Erase 동작 횟수를 늘릴수록 (즉 Cycling 수자 늘어날수록) Electron Trap이 많아지고, 이로 인해 Program & Erase 문턱전압, 특히 Erase 문턱전압이 Dramatic하게 증가하게 된다.
도면 1d는 종래의 Endurance 특성을 나타낸 도면으로, 도면 1d에 의하면 Cycling 횟수가 10번 이하에서는 Erase 문턱전압의 변화가 거의 없으나 10번 이후부터 Erase 문턱전압이 지속적으로 증가하게 되는데 Reading Voltage가 2.0V라고 했을 때 Cycling을 5000~10000번 정도 실시했을 때 Erase 문턱전압이 2.0V를 넘어가게 되어 Program 상태와 Erase 상태를 구분하지 못해 Fail이 발생하게 된다.
본 발명의 목적은 상기함 점들을 감안하여 안출한 것으로, 본 발명은 싱글폴리 EEPROM의 셀 구조에서, 프로그램과 소거 동작(Program & Erase Operation)을 실시하는 부분과 리딩(Reading)하는 부분을 분리시킴으로써 Endurance (또는 Cycling) 특성을 획기적으로 개선시킨 발명이다.
상기한 목적을 달성하기 위한 본 발명에 따른 비휘발성 메모리의 특징은, 제1타입 웰 상에 형성되는 플로팅 게이트와, 제2타입 웰 상에 형성되면서, 상기 플로팅 게이트로 직렬 연결된 트랜지스터들을 구비하되, 상기 트랜지스터들 중 하나는 프로그램 및 소거를 위한 제1 트랜지스터이고, 다른 하나는 리딩(reading)을 위한 제2 트랜지스터인 것이다.
바람직하게, 상기 제1타입은 N형이고, 상기 제2타입은 P형일 수 있다.
본 발명에 따르면, Program과 Erase 동작은 PGM/ERS NMOS를 통해 실행하고, Reading은 Reading NMOS를 통해 실행함으로써 PGM/ERS 동작을 통해 발생하는 Electron Trap들이 PGM/ERS NMOS Drain 영역에만 주로 발생하도록 만들고 Reading NMOS Drain과 Source 영역에는 발생하지 않도록 함으로써 Cycling 동작을 여러 번 수행하더라도 Program & Erase 문턱전압, 특히 Erase 문턱전압이 증가하는 문제가 발생하지 않아 Endurance 특성을 Dramatic하게 개선시킬 수 있다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 비휘발성 메모리 및 그 제조 방법의 바람직한 실시 예를 자세히 설명한다.
도면 2a는 본 발명의 Single Poly EEPROM Unit Cell Top View를 나타낸 것이다.
NWELL 위에는 Floating Gate가 존재하고 Floating Gate 양측면에 N-type 불순물 주입영역과 P-type 불순물 주입영역이 존재하며 불순물 주입 영역이 WL이라는 Terminal에 같이 연결되어 있다. 여기서 N-type 불순물 주입영역과 P-type 불순물 주입영역이 각기 다른 Terminal로 분리될 수 있으며, Floating Gate 양측면이 모두 N-type 불순물 주입영역으로만 만들거나 P-type 불순물 주입영역으로만 만들 수 있다. 또는 Floating Gate 양측면이 아니라 한쪽 측면만 N-type이나 P-type 불순물 주입영역으로 만들 수 있으며, 세측면 또는 네측면 모두에 대하여 N-type이나 P-type 불순물 주입영역을 만들 수 있으며, 세측면 또는 네측면에 대해서 불순물 주입을 N-type, P-type을 함께 형성시킬 수도 있다.
PWELL 위에는 Floating Gate로 연결된 NMOS 트랜지스터 2개가 직렬로 연결되어 있는데 2개의 NMOS 트랜지스터 중에서 1개는 Program / Erase 목적으로 사용되며 나머지 한 개는 Reading 목적으로 사용된다.
도면 2b는 도면 2a를 A 방향, B 방향, C 방향으로 Cutting 했을 때의 Vertical Profile을 나타낸 것이다.
A 방향을 Cutting하였을 경우 PWELL 위에 Floating Gate 2개가 존재하며 Reading NMOS Floating Gate 양측면에 N-type 불순물 주입영역이 존재하고 PGM(Program)/ERS(Erase) NMOS Floating Gate 양측면에 N-tpe 불순물 주입영역이 존재하며 한쪽 N-type 불순물 주입영역 경우 Reading NMOS와 PGR/ERS NMOS가 공유하고 있는 구조로 되어 있다.
B 방향을 Cutting한 경우 NWELL 위에 Floating Gate가 존재하며 Floating Gate 양측면에 N-type 불순물 주입 영역과 P-type 불순물 주입 영역이 존재한다.
이와 같은 불순물 주입영역은 앞에서 언급한 것과 같이 N-type 또는 P-type만으로 형성시키거나 한쪽면만 형성시키는 등 여러 형태로 변경 가능하다.
C 방향을 Cutting한 경우 Floating Gate가 NWELL과 PWELL을 가로지르면서 형성된다.
도면 2c는 본 발명의 Single Poly EEPROM Cell을 Program 시키는 방법을 나타낸 것으로, WL에는 +Vcgp를 인가하고 PGM/ERS NMOS Drain에 해당하는 BL에는 +Vdp를 인가하고 나머지 Terminal(Vs, D1, Vb)에는 OV(Ground)를 인가한다.
상기와 같은 Bias 조건하에서 NWELL에 인가된 +Vcgp가 Coupling에 의해 Floating Gate에 특정 Potential이 유기되고 Floating Gate에 유기된 Potential에 의해 Reading NMOS와 PGM/ERS NMOS의 Channel 영역을 반전시켜 Turn-on시키게 된다.
상기와 같은 NMOS Turn-on 조건에서 Reading NMOS 소자의 Source / Drain에 모두 OV(Ground)가 인가되어 있어 Current Flow가 없는 반면, PGM/ERS NMOS 경우 Drain에 +Vdp, Source에 0V(Ground)가 인가되어 있어 Drain에서 Source쪽으로 전류가 흐르게 되며, Drain 접합 영역 부근에서 Hot Electron이 발생되어 Floating Gate에 주입되어 Reading NMOS와 PGM/ERS NMOS의 문턱전압을 동시에 증가시키게 된다.
도면 2d는 본 발명의 Single Poly EEPROM Cell을 Erase 시키는 방법을 나타낸 것으로, WL에는 0V(Ground)를 인가하고 PGM/ERS NMOS Drain에 해당하는 BL에는 +Vde를 인가하고 Vb에는 0V(Ground)를 인가한다. Reading NMOS와 PGM/ERS NMOS의 Drain과 Source에 해당하는 D1은 주로 Floating시키게 되며, 0V(Ground)시키거나 +Vde를 인가할 수도 있다. Reading NMOS 의 Source에 해당하는 Vs에는 주로 0V(Ground)를 인가하게 되며, Floating시키거나 +Vde를 인가할 수도 있다.
상기와 같이 WL=0V, Vb=0V, BL=+Vde, D1=Floating, Vs=0V Bias 조건하에서 NWELL에 인가된 0V가 Coupling에 의해 Floating Gate에도 거의 ~0V 정도의 낮은 Potential이 유기되게 되며 BL에 인가된 +Vde에 의해 PGM/ERS NMOS Drain과 Floating Gate사이에만 강한 Electric Field가 발생되며 이렇게 형성된 Electric Field에 의해 Floating Gate에 주입되어 있던 전자들이 PGM/ERS NMOS Drain쪽으로 빠져나가게 되어 Reading NMOS와 PGM/ERS NMOS의 문턱전압을 동시에 감소시키게 된다.
도면 2e는 본 발명의 Single Poly EEPROM Cell을 Reading 하는 방법을 나타낸 것으로, WL에는 +Vcgr을 인가하고 PGM/ERS NMOS Drain에 해당하는 BL은 주로 Floating시키며 0V(Ground)를 인가할 수도 있다. Vb에는 0V(Ground)를 인가하고, Reading NMOS와 PGM/ERS NMOS의 Drain과 Source에 해당하는 D1에는 +Vdr을 인가하며 Reading NMOS 의 Source에 해당하는 Vs에는 0V(Ground)를 인가한다.
상기와 같이 WL=+Vcgr, Vb=0V, BL=Floating, D1=+Vdr, Vs=0V Bias 조건하에서 NWELL에 인가된 +Vcgr이 Coupling에 의해 Floating Gate에 특정 Potential이 유기가 된다. 만약 Floating Gate에 전자가 주입되어 있는 Program 상태이면 Reading NMOS와 PGM/ERS NMOS의 문턱전압이 매우 높아 Turn-off 상태로 전류가 흐르지 않게 되며, 만약 Floating Gate에 전자가 없는 Erase상태라면 Reading NMOS와 PGM/ERS NMOS의 문턱전압이 매우 낮아 Floating Gate에 유기된 특정 Potential로도 Reading NMOS와 PGM/ERS NMOS를 Turn-on시키게 된다.
상기와 같이 Reading NMOS와 PGM/ERS NMOS가 Turn-on된 상태에서 PGM/ERS NMOS 경우 Drain이 Floating 상태이기 때문에 Current는 흐르지 않게 되며, Reading NMOS 경우 Drain에 +Vdr이 인가되어 있고 Source는 0V가 인가되어 있어 Current가 Drain에서 Source쪽으로 흘러 Erase 상태를 Reading하게 된다.
상기 Reading NMOS 경우 Drain과 Source를 바꿀 수도 있다. 즉 Vs에 +Vdr을 인가하고 D1에 0V (Ground)를 인가할 수도 있다.
도면 2f는 본 발명의 Single Poly EEPROM Cell의 Program / Erase / Reading Bias 조건을 Table로 나타낸 것이다.
본 발명과 같이 Program과 Erase 동작은 PGM/ERS NMOS를 통해 실행하고, Reading은 Reading NMOS를 통해 실행함으로써 PGM/ERS 동작을 통해 발생하는 Electron Trap들이 PGM/ERS NMOS Drain 영역에만 주로 발생하도록 만들고 Reading NMOS Drain과 Source 영역에는 발생하지 않도록 함으로써 Cycling 동작을 여러 번 수행하더라도 Program & Erase 문턱전압, 특히 Erase 문턱전압이 증가하는 문제가 발생하지 않아 Endurance 특성을 Dramatic하게 개선시킬 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
도면 1a는 종래의 싱글폴리 EEPROM 구조에서 Channel Hot Electron Injection 방식으로 Program하는 방식을 나타낸 도면.
도면 1b는 종래의 싱글폴리 EEPROM 구조에서 F/N Tunneling 방식으로 Erase하는 방식을 나타낸 도면.
도면 1c는 종래의 싱글폴리 EEPROM 구조에서 Reading 방식을 나타낸 도면.
도면 1d는 종래의 Endurance 특성을 나타낸 도면.
도면 2a는 본 발명의 Single Poly EEPROM Unit Cell Top View를 나타낸 도면.
도면 2b는 도면 2a를 A 방향, B 방향, C 방향으로 Cutting 했을 때의 Vertical Profile을 나타낸 도면.
도면 2c는 본 발명의 Single Poly EEPROM Cell을 Program 시키는 방법을 나타낸 도면.
도면 2d는 본 발명의 Single Poly EEPROM Cell을 Erase 시키는 방법을 나타낸 도면.
도면 2e는 본 발명의 Single Poly EEPROM Cell을 Reading 하는 방법을 나타낸 도면.
도면 2f는 본 발명의 Single Poly EEPROM Cell의 Program / Erase / Reading Bias 조건을 나타낸 Table.

Claims (2)

  1. 제1타입 웰 상에 형성되는 플로팅 게이트;
    제2타입 웰 상에 형성되면서, 상기 플로팅 게이트로 직렬 연결된 트랜지스터들을 구비하되,
    상기 트랜지스터들 중 하나는 프로그램 및 소거를 위한 제1 트랜지스터이고,
    다른 하나는 리딩(reading)을 위한 제2 트랜지스터인 것을 특징으로 하는 비휘발성 메모리.
  2. 제 1 항에 있어서, 상기 제1타입은 N형이고, 상기 제2타입은 P형인 것을 특징으로 하는 비휘발성 메모리.
KR1020080137566A 2008-12-30 2008-12-30 비휘발성 메모리, 그리고 그의 구동 방법 KR20100079151A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080137566A KR20100079151A (ko) 2008-12-30 2008-12-30 비휘발성 메모리, 그리고 그의 구동 방법
US12/643,673 US8213238B2 (en) 2008-12-30 2009-12-21 Non-volatile memory device having separate transistors for program and erase operations and reading operation and driving method thereof
JP2009291922A JP2010157728A (ja) 2008-12-30 2009-12-24 不揮発性メモリ素子及びその駆動方法
CN200910261764.5A CN101794784A (zh) 2008-12-30 2009-12-29 非易失性存储器件及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137566A KR20100079151A (ko) 2008-12-30 2008-12-30 비휘발성 메모리, 그리고 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20100079151A true KR20100079151A (ko) 2010-07-08

Family

ID=42284782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137566A KR20100079151A (ko) 2008-12-30 2008-12-30 비휘발성 메모리, 그리고 그의 구동 방법

Country Status (4)

Country Link
US (1) US8213238B2 (ko)
JP (1) JP2010157728A (ko)
KR (1) KR20100079151A (ko)
CN (1) CN101794784A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176468A (zh) * 2011-01-28 2011-09-07 上海宏力半导体制造有限公司 P型mos存储单元
KR102127105B1 (ko) * 2013-11-11 2020-06-29 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
CN108257963A (zh) * 2016-12-29 2018-07-06 北京同方微电子有限公司 一种闪存存储单元
CN114373766A (zh) * 2020-10-15 2022-04-19 成都锐成芯微科技股份有限公司 非易失性存储器装置
CN113160871B (zh) * 2021-04-23 2023-05-30 成都锐成芯微科技股份有限公司 基于深p阱工艺的非易失性存储器结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274898B1 (en) * 1999-05-21 2001-08-14 Vantis Corporation Triple-well EEPROM cell using P-well for tunneling across a channel
JP4390480B2 (ja) * 2003-06-04 2009-12-24 パナソニック株式会社 不揮発性半導体記憶装置
US7217966B1 (en) * 2005-02-18 2007-05-15 National Semiconductor Corporation Self-protecting transistor array

Also Published As

Publication number Publication date
US20100165745A1 (en) 2010-07-01
CN101794784A (zh) 2010-08-04
JP2010157728A (ja) 2010-07-15
US8213238B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
US6992925B2 (en) High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6940751B2 (en) High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6847556B2 (en) Method for operating NOR type flash memory device including SONOS cells
US8174063B2 (en) Non-volatile semiconductor memory device with intrinsic charge trapping layer
US8860459B2 (en) Semiconductor integrated circuit, programmable logic device, method of manufacturing semiconductor integrated citcuit
US8344445B2 (en) Non-volatile semiconductor memory cell with dual functions
US9224743B2 (en) Nonvolatile memory device
US9048137B2 (en) Scalable gate logic non-volatile memory cells and arrays
US8432186B1 (en) Programmable logic switch
US8004034B2 (en) Single poly type EEPROM and method for manufacturing the EEPROM
US9659951B1 (en) Single poly nonvolatile memory cells, arrays thereof, and methods of operating the same
US9780106B2 (en) Two-transistor non-volatile memory cell and related program and read methods
CN108695337B (zh) 可编程可抹除的非挥发性存储器
KR100358070B1 (ko) 멀티 비트 플래쉬 메모리 셀 및 이를 이용한 프로그램 방법
US6294810B1 (en) EEPROM cell with tunneling at separate edge and channel regions
KR20100079151A (ko) 비휘발성 메모리, 그리고 그의 구동 방법
US7136306B2 (en) Single bit nonvolatile memory cell and methods for programming and erasing thereof
US7688642B2 (en) Non-volatile memory device and method for programming/erasing the same
EP1096572A1 (en) Electrically programmable and erasable memory device and method of operating same
JP2013070256A (ja) 不揮発性プログラマブルロジックスイッチ
CN110021606B (zh) 单层多晶硅非挥发性内存单元
TWI624033B (zh) 具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列
US20110101440A1 (en) Two pfet soi memory cells
KR101598075B1 (ko) 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이
US7969790B2 (en) Method of erasing an NVM cell that utilizes a gated diode

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid