KR20100077368A - 씨모스 이미지 센서의 제조 방법 - Google Patents

씨모스 이미지 센서의 제조 방법 Download PDF

Info

Publication number
KR20100077368A
KR20100077368A KR1020080135286A KR20080135286A KR20100077368A KR 20100077368 A KR20100077368 A KR 20100077368A KR 1020080135286 A KR1020080135286 A KR 1020080135286A KR 20080135286 A KR20080135286 A KR 20080135286A KR 20100077368 A KR20100077368 A KR 20100077368A
Authority
KR
South Korea
Prior art keywords
photoresist
interlayer insulating
image sensor
cmos image
insulating film
Prior art date
Application number
KR1020080135286A
Other languages
English (en)
Inventor
정충경
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080135286A priority Critical patent/KR20100077368A/ko
Priority to US12/642,049 priority patent/US20100167455A1/en
Priority to TW098144628A priority patent/TW201027740A/zh
Priority to CN200910262539A priority patent/CN101783320A/zh
Publication of KR20100077368A publication Critical patent/KR20100077368A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 층간절연막과 포토레지스트 간의 접착력을 향상시킬 수 있는 씨모스 이미지 센서의 제조방법에 관한 것으로,
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 반도체 기판에 일정한 간격을 갖는 다수의 포토다이오드를 형성하는 단계와, 상기 포토다이오드를 포함한 상기 반도체 기판 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 전면에 포토레지스트를 형성하는 단계와, 상기 포토레지스트에 하드베이크를 실시하는 단계와, 상기 포토레지스트에 노광 및 현상을 수행하여 포토다이오드 영역에 대응되는 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 이용하여 노출된 상기 층간절연막 부분을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 한다.
하드베이크, 음성 포토레지스트

Description

씨모스 이미지 센서의 제조 방법{Method for fabricating of CMOS Image sensor}
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 특히 층간절연막과 포토레지스트 간의 접착력을 향상시킬 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
전하 결합 소자(CCD)에서, 빛의 신호를 전기적 신호로 변환하는 복수 개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열된다. 전하 결합 소자는 복수 개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD), 수평 방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 센스 증폭기(Sense Amplifier)로 구성된다. 복수 개의 VCCD는 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 각 포토 다이오드에서 생성된 전하를 수 직방향으로 전송하는 역할을 한다. HCCD는 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 역할을 하며, 센스 증폭기는 수평 방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력한다. 그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
이러한 씨모스 이미지 센서는 일반적으로 액티브 영역을 정의하기 위하여 소자분리막이 반도체 기판에 형성되어 있고, 반도체 기판의 표면에 포토다이오드가 형성되어 있으며, 반도체 기판의 전면에 다수의 층간절연막과 금속배선이 형성되어 있고, 컬러필터와 빛을 포토다이오드에 모으기 위한 마이크로 렌즈로 구성된다.
따라서, 본 발명은 층간절연막과 포토레지스트 간의 접착력을 향상시킬 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 반도체 기판에 일정한 간격을 갖는 다수의 포토다이오드를 형성하는 단계와, 상기 포토다이오드를 포함한 상기 반도체 기판 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 전면에 포토레지스트를 형성하는 단계와, 상기 포토레지스트에 하드베이크를 실시하는 단계와, 상기 포토레지스트에 노광 및 현상을 수행하여 포토다이오드 영역에 대응되는 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 이용하여 노출된 상기 층간절연막 부분을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법은 층간절연막과 포토레지스트 간의 접착력을 향상시켜 언더컷을 방지함과 동시에 마이크로렌즈와 포토다이오드 간의 간격을 줄임으로써 씨모스 이미지 소자의 효율을 향상시킬 수 있다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법에 관하여 상세히 설명하기로 한다.
도 1a 내지 1d는 본 발명에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면이다.
도 1a 내지 1d에서는 전체 씨모스 이미지 센서 중 본 발명과 관련된 영역만을 도시하였다. 이외의 영역은 일반적인 씨모스 이미지 센서와 동일한 구성을 가지므로 도시를 생략하기로 한다.
먼저, 도 1a에 도시된 바와 같이, 액티브 영역과 소자 격리 영역으로 정의된 반도체 기판(10)에서, 액티브 영역을 정의하기 위해 소자 격리 영역에 소자 격리막(미도시)를 형성한다. 여기서, 소자 격리막은 STI(Shallow Trench Isolation) 공정 또는 LOCOS(Local Oxidation Of Silicon) 공정등에 의해 형성된다. 이때, p++형 반도체 기판(10)에 에픽택셜 공정을 실시하여 성장된 저농도의 제 1 도전형, 예를 들어 P-형 에피층(미도시)을 형성할 수 있으며, 반도체 기판(10)으로는 단결정 실리콘 기판 등이 사용될 수 있다. 이러한 에피층 형성은 포토 다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광감도를 개선시키기 위함이다.
이어, 소자 격리막 사이에 액티브 영역에 저농도 불순물 이온을 주입하여 반도체 기판(10)의 표면 내에 포토 다이오드(12)를 형성한다.
이후, 포토 다이오드(12)와 소자 격리막을 포함한 반도체 기판(10)의 전면에 층간절연막(14)을 형성한다. 여기서, 층간절연막(14)은 USG(Undoped Silicate Glass)와 같은 산화막을 사용할 수 있으며, 도시되어 있진 않지만, 층간절연막(14)은 다층으로 형성될 수 있으며, 층간절연막(14) 내에는 일정한 간격을 갖는 각종 금속배선(미도시)들이 형성되어 있다. 또한, 포토 다이오드 이외의 부분으로 빛이 입사되는 것을 막기 위한 차광층(미도시)이 형성될 수도 있다.
그 다음, 도 1b에 도시된 바와 같이, 층간절연막(14) 전면에 음성 포토레지스트(negative photoresist)(16a)를 도포한 후, 100℃ 내지 200℃에서 하드베이크(hardbake)를 실시하여 포토레지스트(16a)를 경화시킨다. 이와 같이, 음성 포토레지스트(16a)에 하드베이크를 실시함으로써 포토레지스트(16a)와 산화막으로 이루어진 층간절연막(14) 사이의 접착력(adhesion)을 증가시킨다.
이로 인해, 일반적인 씨모스 이미지 센서의 제조공정에서 마이크로 렌즈와 포토다이오드(12) 간의 간격을 줄이기 위해서 포토다이오드(12)와 대응되는 층간절연막(14)의 픽셀 영역을 선택적으로 식각할 때, 포토레지스트(16a)와 층간절연막(14) 간의 접착력이 좋지 않을 경우, 포토레지스트(16a)과 층간절연막(14)의 계면을 타고 화학용액이 흘러 들어가 도 2a에 도시된 바와 같이, 언더컷(Undercut)이 발생되게 되거나, 도 2b에 도시된 바와 같이, 약한 접착력으로 인해 포토레지스트가 떨어져나가는 포토레지스트 필링(Peeling) 현상이 발생하는 문제점이 있는데, 본 발명에 따른 씨모스 이미지 센서의 제조공정에서는 포토레지스트(16a)에 하드베이커를 실시하여 접착력을 증가시켜 언더컷을 방지하고, 포토레지스트가 떨어져나가는 포토레지스트 필링(Peeling) 현상을 방지할 수 있다. 이와 같은 사실은 하드베이크를 통해 얻는 패턴 이미지인 도 3을 살펴보면, 강합 접착력으로 인하여 포토레지스트 패턴(16)과 층간절연막(14) 사이에 언더컷이나 포토레지스트 필링 현상이 나타나지 않은 것으로 확인할 수 있다.
이후, 도 1c에 도시된 바와 같이, 노광 및 현상을 통해 포토다이오드 영역의 포토레지스트(16a)를 제거하여 포토다이오드 영역에 대응되는 층간절연막(14)을 노 출시키는 포토레지스트 패턴(16)을 형성한다.
이어, 도 1d에 도시된 바와 같이, 포토레지스트 패턴(16)를 마스크로 DHF(H2O:HF=1~5:1) 또는 BHF를 이용한 습식식각 공정을 통해 노출된 층간절연막(14)을 선택적으로 식각하여 트렌치 형태의 홀(20)을 형성한다. 이때, 홀(20)의 깊이는 0.5~1.5um이 바람직하다.
이후, 도시되지 않았지만, 층간 절연막(14) 상에 가염성 레지스트를 형성한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 칼라 필터층들을 포토 다이오드(12)와 대응되게 일정한 간격을 갖도록 형성한다.
이어서, 칼라 필터층을 포함한 반도체 기판(10)의 전면에 마이크로 렌즈 형성용 물질층을 도포한 후, 노광 및 현상 공정으로 물질층을 패터닝하여 칼라 필터층상에 마이크로 렌즈 패턴을 형성한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1a 내지 1d는 본 발명에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면
도 2a는 일반적인 씨모스 이미지 센서의 제조방법에서 포토레지스트와 층간절연막 사이에 발생하는 언더컷을 나타낸 이미지.
도 2b는 일반적인 씨모스 이미지 센서의 제조방법에서 포토레지스트와 층간절연막 사이에 발생하는 포토레지스트 필링현상을 나타낸 이미지.
도 3은 본 발명에 따른 씨모스 이미지 센서의 제조방법에 의해 실시된 하드베이크를 통해 얻은 패턴 이미지.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체 기판 12: 포토다이오드
14: 층간절연막 16a: 포토레지스트
16: 포토레지스트패턴 20: 홀

Claims (5)

  1. 반도체 기판에 일정한 간격을 갖는 다수의 포토다이오드를 형성하는 단계와,
    상기 포토다이오드를 포함한 상기 반도체 기판 전면에 층간절연막을 형성하는 단계와,
    상기 층간절연막 전면에 포토레지스트를 형성하는 단계와,
    상기 포토레지스트에 하드베이크를 실시하는 단계와,
    상기 포토레지스트에 노광 및 현상을 수행하여 포토다이오드 영역에 대응되는 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 마스크로 이용하여 노출된 상기 층간절연막 부분을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  2. 제 1항에 있어서,
    상기 하드베이크는 100℃ 내지 200℃에서 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  3. 제 1항에 있어서,
    상기 층간절연막 전면에 도포된 포토레지스트는 음성 포토레지스트(negative photoresist)인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  4. 제 1항에 있어서,
    상기 포토레지스트 패턴을 마스크로 이용하여 노출된 상기 층간절연막 부분을 선택적으로 식각하는 단계는
    DHF 또는 BHF을 이용한 습식식각을 통해 식각하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  5. 제 4항에 있어서,
    상기 DHF는 H2O:HF=1~5:1의 비율인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
KR1020080135286A 2008-12-29 2008-12-29 씨모스 이미지 센서의 제조 방법 KR20100077368A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080135286A KR20100077368A (ko) 2008-12-29 2008-12-29 씨모스 이미지 센서의 제조 방법
US12/642,049 US20100167455A1 (en) 2008-12-29 2009-12-18 Method for fabrication of cmos image sensor
TW098144628A TW201027740A (en) 2008-12-29 2009-12-23 Method for fabrication of CMOS image sensor
CN200910262539A CN101783320A (zh) 2008-12-29 2009-12-29 用于制造cmos图像传感器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135286A KR20100077368A (ko) 2008-12-29 2008-12-29 씨모스 이미지 센서의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100077368A true KR20100077368A (ko) 2010-07-08

Family

ID=42285434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135286A KR20100077368A (ko) 2008-12-29 2008-12-29 씨모스 이미지 센서의 제조 방법

Country Status (4)

Country Link
US (1) US20100167455A1 (ko)
KR (1) KR20100077368A (ko)
CN (1) CN101783320A (ko)
TW (1) TW201027740A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403385B1 (en) * 1998-01-27 2002-06-11 Advanced Micro Devices, Inc. Method of inspecting a semiconductor wafer for defects
CN100541327C (zh) * 2004-05-21 2009-09-16 明德国际仓储贸易(上海)有限公司 液晶显示元件散乱层光阻组成物
JP4448087B2 (ja) * 2004-12-30 2010-04-07 東部エレクトロニクス株式会社 Ｃｍｏｓイメージセンサーとその製造方法
US20080173904A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensors with a bonding pad and methods of forming the same

Also Published As

Publication number Publication date
CN101783320A (zh) 2010-07-21
US20100167455A1 (en) 2010-07-01
TW201027740A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
KR100710207B1 (ko) 씨모스 이미지 센서의 제조방법
KR100752185B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100710204B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070087847A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100685892B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672695B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606906B1 (ko) 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
KR20100077363A (ko) 씨모스 이미지 센서의 제조 방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672688B1 (ko) 씨모스 이미지 센서의 제조방법
KR100778858B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100640977B1 (ko) 씨모스 이미지 센서의 제조방법
KR20100077368A (ko) 씨모스 이미지 센서의 제조 방법
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
JP2007184586A (ja) Ｃｍｏｓイメージセンサの製造方法
KR20100074497A (ko) 씨모스 이미지 센서의 제조 방법
KR20100077364A (ko) 씨모스 이미지 센서의 제조 방법
KR100971209B1 (ko) 씨모스 이미지 센서의 제조방법
KR100943488B1 (ko) 씨모스 이미지 센서의 제조방법
KR100769137B1 (ko) 씨모스 이미지 센서의 제조방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100776169B1 (ko) 이미지 센서 소자 및 이의 제조 방법
KR20100045110A (ko) 씨모스 이미지 센서의 제조 방법
KR20100059296A (ko) 씨모스 이미지 센서의 제조 방법
KR20100078265A (ko) 씨모스 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid