KR20100076706A - 출력 드라이버 회로 - Google Patents

Abstract

본 발명은 테스트제어신호에 응답하여 적어도 하나의 코드신호를 카운팅하는 카운터부; 상기 코드신호를 디코딩하여 다수의 디코딩신호들을 생성하는 디코딩신호생성부; 테스트인에이블신호에 응답하여 상기 디코딩신호들을 다수의 DQS 구동제어신호들로 전달하는 선택전달부; 및 상기 DQS 구동제어신호들을 디코딩하여 적어도 하나의 DQS 풀업구동신호들과 적어도 하나의 DQS 풀다운구동신호들을 생성하는 DQS 디코더를 포함하는 출력 드라이버 회로를 제공한다.

출력 드라이버 회로, 드라이빙 세기

Description

출력 드라이버 회로{Output Driver Circuit}

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 데이터에 대한 드라이빙 세기 조절에 따른 영향과 데이터 스트로빙 신호에 대한 드라이빙 세기 조절에 따른 영향을 정확하게 알아 볼 수 있도록 하는 출력 드라이버 회로에 관한 것이다.

반도체 메모리 장치에서 출력 드라이버 회로는 데이터를 구동하여 DQ 패드를 통해 출력하고자 할 때, 또는 데이터를 스트로빙(strobing)하기 위한 데이터 스트로빙 신호를 구동하여 DQS 패드를 통해 출력하고자 할 때 사용된다. 출력 드라이버는 일반적으로 푸쉬-풀(push-pull) 드라이버로 이루어진다. 출력 푸쉬-풀 드라이버에서 중요한 기능으로서는, 원하는 드라이빙 세기(driving strength)를 갖도록 조절하는 기능과 출력 신호의 슬루 레이트를 조절하는 기능이 있다.

드라이빙 세기는 출력 신호의 전압 레벨을 특정의 전압(예를 들어, 전원 전압 또는 접지 전압) 레벨 쪽으로 구동하는 힘으로서, 드라이빙 세기가 클수록 특정 의 전압 레벨에 가까워진다. 드라이빙 세기는 출력 신호의 전압 레벨을 제 1 전압 레벨(예를 들어, 전원 전압 레벨)쪽으로 구동하는 구동력인 풀-업 드라이빙 세기와 출력 신호의 전압 레벨을 제 2 전압 레벨(예를 들어, 접지 전압 레벨)쪽으로 구동하는 구동력인 풀-다운 드라이빙 세기로 나눌 수 있다. 출력 드라이버에서 출력되는 신호의 전압을 원하는 레벨로 조절하기 위해서는, 드라이빙 세기를 조절할 필요가 있다.

도 1은 LPDDR2(Low Power DDR2)에서 사용되는 종래 기술에 따른 출력 드라이버 회로의 구성을 도시한 블럭도이다.

도시된 바와 같이, 종래의 출력드라이버회로는 커맨드디코더(1), 모드레지스터(2), 디코더(3), DQ제어부(4) 및 DQS 제어부(5)로 구성된다.

커맨드디코더(1)는 내부클럭(ICLK)에 동기하여 제1 커맨드신호(CMD1), 클럭인에이블신호(CKE) 및 칩셀렉트신호(CSB)를 입력받아 모드레지스터 라이트신호(MRW, Mode Register Write)를 생성한다. 모드레지스터(2)는 모드레지스터 라이트신호(MRW) 및 제2 커맨드신호(CMD2)를 입력받아 드라이빙 세기를 조절하기 위한 제1 내지 제6 구동제어신호(DS<1:6>)를 생성한다. 여기서, 커맨드디코더(1) 및 모드레지스터(2)의 동작은 LPDDR2 스펙에 따른다.

또한, 디코더(3)는 제1 내지 제6 구동제어신호(DS<1:6>)는 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>), 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>), 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>), 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)를 생성한다.

DQ제어부(4)는 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>)에 응답하여 DQ 패드(미도시)로 출력되는 데이터를 풀업구동하고, 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)에 응답하여 DQ 패드(미도시)로 출력되는 데이터를 풀다운구동한다.

DQS 제어부(5)는 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>)에 응답하여 DQS 패드(미도시)로 출력되는 데이터를 풀업구동하고, 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)에 응답하여 DQS 패드(미도시)로 출력되는 데이터를 풀다운구동한다.

그런데, 종래 기술에 따른 출력 드라이버 회로의 경우 디코더(3)에서 생성되는 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)가 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)와 동일한 값으로 생성된다. 따라서, 데이터를 구동하는 드라이빙 세기와 데이터스트로빙 신호를 구동하는 드라이빙 세기가 동일하게 조절되어, 데이터를 구동하는 드라이빙 세기의 조절 효과와 데이터 스트로빙 신호를 구동하는 드라이빙 세기의 조절 효과를 구별하여 판별할 수 없는 문제가 있었다.

본 발명은 데이터를 구동하는 드라이빙 세기와 데이터 스트로빙 신호를 구동하는 드라이빙 세기를 별도로 제어할 수 있는 테스트모드를 제공함으로써, 데이터를 구동하는 드라이빙 세기의 조절 효과와 데이터 스트로빙 신호를 구동하는 드라이빙 세기의 조절 효과를 구별할 수 있도록 하는 출력 드라이버 회로를 개시한다.

이를 위해 본 발명은 테스트제어신호에 응답하여 적어도 하나의 코드신호를 카운팅하는 카운터부; 상기 코드신호를 디코딩하여 다수의 디코딩신호들을 생성하는 디코딩신호생성부; 테스트인에이블신호에 응답하여 상기 디코딩신호들을 다수의 DQS 구동제어신호들로 전달하는 선택전달부; 및 상기 DQS 구동제어신호들을 디코딩하여 적어도 하나의 DQS 풀업구동신호들과 적어도 하나의 DQS 풀다운구동신호들을 생성하는 DQS 디코더를 포함하는 출력 드라이버 회로를 제공한다.

본 발명에서, 상기 카운터부는 상기 테스트제어신호가 인에이블되는 경우 순차적으로 카운팅되는 상기 코드신호들을 생성하는 것이 바람직하다.

본 발명에서, 상기 디코딩신호생성부는 상기 코드신호들의 조합에 따라 선택적으로 인에이블되는 상기 디코딩신호들을 생성하는 것이 바람직하다.

본 발명에서, 상기 선택전달부는 상기 테스트인에이블신호에 응답하여 상기 디코딩신호들을 상기 DQS 구동제어신호들로 전달하는 제1 전달소자; 및 상기 테스트인에이블신호에 응답하여 MRS(Mode Register Set)에서 생성되는 구동제어신호들을 상기 DQS 구동제어신호들로 전달하는 제2 전달소자를 포함한다.

본 발명에서, 상기 DQS 풀업구동신호들은 DQS 패드로 출력되는 데이터스트로 브신호를 풀업구동하고, 상기 DQS 풀다운구동신호는 상기 데이터스트로브신호를 풀다운구동하는 것이 바람직하다.

본 발명의 출력 드라이버 회로는 상기 DQS 풀업구동신호 및 상기 DQS 풀다운구동신호를 입력받아 정전기 방지처리한 후 출력하는 정전기방지부를 더 포함한다.

본 발명의 출력 드라이버 회로는 MRS에서 생성되는 구동제어신호들을 디코딩하여 적어도 하나의 DQ 풀업구동신호와 적어도 하나의 DQ 풀다운구동신호를 생성하는 DQ 디코더를 더 포함한다.

본 발명에서, 상기 DQ 풀업구동신호들은 DQ 패드로 출력되는 데이터를 풀업구동하고, 상기 DQ 풀다운구동신호는 상기 데이터를 풀다운구동하는 것이 바람직하다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 2는 본 발명의 일실시예에 따른 출력 드라이버 회로의 구성을 도시한 블럭도이다.

도 2에 도시된 바와 같이, 본 실시예에 따른 출력 드라이버 회로는 카운터부 (2), 디코딩신호생성부(3), 선택전달부(4), DQ 디코더(5), DQS 디코더(6) 및 정전기방지부(7)로 구성된다.

카운터부(2)는, 도 3에 도시된 바와 같이, 제1 내지 제3 카운터(20-22)로 구성되어, 테스트제어신호(TMCTRL)를 입력받아 제1 내지 제3 코드신호(CODE<1:3>)을 카운팅한다. 좀 더 구체적으로 제1 카운터(20)는 하이레벨의 테스트제어신호(TMCTRL)가 입력되면 소정 주기를 갖는 제1 코드신호(CODE<1>)를 생성하고, 제2 카운터(21)는 제1 코드신호(CODE<1>)를 입력받아 제1 코드신호(CODE<1>)보다 2배 주기를 갖는 제2 코드신호(CODE<2>)를 생성하며, 제3 카운터(22)는 제2 코드신호(CODE<2>)를 입력받아 제2 코드신호(CODE<2>)보다 2배 주기를 갖는 제3 코드신호(CODE<3>)를 생성한다. 여기서, 테스트제어신호(TMCTRL)는 외부에서 인가하거나, MRS(Mode Register Set)에서 생성되도록 구현할 수 있다.

도 4를 참고하면 테스트제어신호(TMCTRL)가 하이레벨일 때 제1 내지 제3 코드신호(CODE<1:3>)가 '0, 0, 1'에서부터 '1, 1, 1'까지 업카운팅됨을 확인할 수 있다. 여기서, '0'은 로우레벨이고, '1'은 하이레벨이며, 제1 내지 제3 코드신호(CODE<1:3>)가 '0, 0, 1'라고 함은 제1 코드신호(CODE<1>)가 하이레벨, 제2 코드신호(CODE<2>)가 로우레벨, 제3 코드신호(CODE<3>)가 로우레벨임을 의미한다.

디코딩신호생성부(3)는 일반적인 디코더로 구성되어, 제1 내지 제3 코드신호(CODE<1:3>)를 디코딩하여 제1 내지 제8 디코딩신호(DEC<1:8>)를 생성한다. 도 5를 참고하면 본 실시예의 경우 제1 내지 제3 코드신호(CODE<1:3>)의 조합에 따라 제1 내지 제8 디코딩신호(DEC<1:8>)가 순차적으로 하이레벨로 인에이블됨을 확인할 수 있다. 다만, 실시예에 따라서, 제1 내지 제3 코드신호(CODE<1:3>)의 조합에 따라 하이레벨로 인에이블되는 제1 내지 제8 디코딩신호(DEC<1:8>)를 다양하게 변경 할 수 있다.

선택전달부(4)는, 도 6에 도시된 바와 같이, 테스트모드인에이블신호(TMEN)에 응답하여 제1 내지 제6 구동제어신호(DS<1:6>) 또는 제1 내지 제8 디코딩신호(DEC<1:8>)를 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)로 전달하는 전달게이트(T40, T41)로 구성된다. 이와 같은 구성의 선택전달부(4)는 테스트모드인에이블신호(TMEN)가 하이레벨인 경우 턴온된 전달게이트(T41)을 통해 제1 내지 제8 디코딩신호(DEC<1:8>) 중 6개의 신호를 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)로 전달한다. 예를 들어, 제1 내지 제6 디코딩신호(DEC<1:6>)를 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)로 전달한다. 여기서, 테스트모드인에이블신호(TMEN)는 외부에서 인가하거나, MRS(Mode Register Set)에서 생성되도록 구현할 수 있다.

한편, 테스트모드인에이블신호(TMEN)가 로우레벨인 경우 선택전달부(4)는 턴온된 전달게이트(T40)을 통해 제1 내지 제6 구동제어신호(DS<1:6>)를 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)로 전달한다. 여기서, 제1 내지 제6 구동제어신호(DS<1:6>)는 앞서 살펴본 바와 같이, 도 1에 도시된 커맨드디코더(1) 및 모드레지스터(2)에서 LPDDR2 스펙에 따라 생성되는 신호이다.

DQ 디코더(5)는 제1 내지 제6 구동제어신호(DS<1:6>)를 디코딩하여 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)를 생성한다.

DQS 디코더(6)는 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)를 디코딩하여 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신 호(DQSDN<1:6>)를 생성한다.

정전기방지부(7)는 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>), 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>), 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)를 입력받아 정전기 방전 처리를 한 후 출력한다.

정전기방지부(7)에서 정전기 방전 처리된 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)는 DQ 제어부(미도시)에 입력되어 DQ 패드(미도시)로 출력되는 데이터를 구동하는 드라이빙 세기를 조절한다. 또한, 정전기방지부(7)에서 정전기 방전 처리된 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)는 DQS 제어부(미도시)에 입력되어 DQS 패드(미도시)로 출력되는 데이터 스트로빙 신호를 구동하는 드라이빙 세기를 조절한다.

이와 같이 구성된 출력 드라이버 회로에서 하이레벨의 테스트제어신호(TMCTRL) 및 테스트모드인에이블신호(TMEN)가 인가되어 진행되는 테스트모드를 살펴보면 다음과 같다.

우선, 하이레벨의 테스트제어신호(TMCTRL)에 의해 카운터부(2)는 제1 내지 제3 코드신호(CODE<1:3>)를 '0, 0, 1'에서부터 '1, 1, 1'까지 업카운팅한다.

다음으로, 디코딩신호생성부(3)는 제1 내지 제3 코드신호(CODE<1:3>)를 디코딩하여 순차적으로 하이레벨로 인에이블되는 제1 내지 제8 디코딩신호(DEC<1:8>)를 생성한다.

다음으로, 선택전달부(4)는 하이레벨의 테스트모드인에이블신호(TMEN)에 의해 턴온되는 전달게이트(T41)을 통해 제1 내지 제8 디코딩신호(DEC<1:8>) 중 6개의 신호를 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)로 전달한다.

다음으로, DQS 디코더(6)는 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)를 디코딩하여 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)를 생성한다. 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)는 정전기방지부(7)에서 정전기 방전 처리된 후 출력되어 DQ 패드(미도시)로 출력되는 데이터를 구동한다.

한편, DQ 디코더(5)는 제1 내지 제6 구동제어신호(DS<1:6>)를 디코딩하여 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)를 생성한다. 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)는 정전기방지부(7)에서 정전기 방전 처리된 후 출력되어 DQS 패드(미도시)로 출력되는 데이터 스트로빙 신호를 구동한다.

이상을 정리하면 본 실시예의 출력 드라이버 회로에 의해 제공되는 테스트 모드는 데이터를 구동하는 드라이빙 세기를 조절하는데 사용되는 제1 내지 6 DQS 풀업구동신호(DQSUP<1:6>) 및 제1 내지 6 DQS 풀다운구동신호(DQSDN<1:6>)는 카운터부(2) 및 디코딩신호생성부(3)에서 생성된 제1 내지 제6 DQS 구동제어신호(DSDQS<1:6>)를 디코딩하여 생성하는데 반해, 데이터 스트로빙 신호를 구동하는 드라이빙 세기를 조절하는데 사용되는 제1 내지 6 DQ 풀업구동신호(DQUP<1:6>) 및 제1 내지 6 DQ 풀다운구동신호(DQDN<1:6>)는 제1 내지 제6 구동제어신호(DS<1:6>) 를 디코딩하여 생성하고 있다. 이와 같이, 본 실시예의 출력 드라이버 회로는 데이터를 구동하는 드라이빙 세기와 데이터 스트로빙 신호를 구동하는 드라이빙 세기를 별도로 데이터를 구동하는 드라이빙 세기와 데이터 스트로빙 신호를 구동하는 드라이빙 세기를 별도로 제어할 수 있는 테스트모드를 제공함으로써, 데이터를 구동하는 드라이빙 세기의 조절 효과와 데이터 스트로빙 신호를 구동하는 드라이빙 세기의 조절 효과를 구별해 볼 수 있도록 하고 있다.

도 1은 LPDDR2(Low Power DDR2)에서 사용되는 종래 기술에 따른 출력 드라이버 회로의 구성을 도시한 블럭도이다.

도 2는 본 발명의 일실시예에 따른 출력 드라이버 회로의 구성을 도시한 블럭도이다.

도 3은 도 2에 도시된 출력 드라이버 회로에 포함된 카운터부의 구성을 도시한 블럭도이다.

도 4는 도 2에 도시된 카운터부에서 출력되는 제1 내지 제3 코드신호의 파형을 도시한 파형도이다.

도 5는 도 2에 도시된 출력 드라이버 회로에 포함된 디코딩신호 생성부에서 출력되는 제1 내지 제8 디코딩신호의 레벨을 보여주는 표이다.

도 6은 도 2에 도시된 출력 드라이버 회로에 포함된 선택전달부의 회로도이다.

<도면의 주요부분에 대한 부호의 설명>

2: 카운터부 3: 디코딩신호생성부

4: 선택전달부 5: DQ 디코더

6: DQS 디코더 7: 정전기방지부(ESD)

Claims (9)

1. 테스트제어신호에 응답하여 적어도 하나의 코드신호를 카운팅하는 카운터부;

   상기 코드신호를 디코딩하여 다수의 디코딩신호들을 생성하는 디코딩신호생성부;

   테스트인에이블신호에 응답하여 상기 디코딩신호들을 다수의 DQS 구동제어신호들로 전달하는 선택전달부; 및

   상기 DQS 구동제어신호들을 디코딩하여 적어도 하나의 DQS 풀업구동신호들과 적어도 하나의 DQS 풀다운구동신호들을 생성하는 DQS 디코더를 포함하는 출력 드라이버 회로.
2. 제 1 항에 있어서, 상기 카운터부는 상기 테스트제어신호가 인에이블되는 경우 순차적으로 카운팅되는 상기 코드신호들을 생성하는 출력 드라이버 회로.
3. 제 1 항에 있어서, 상기 디코딩신호생성부는 상기 코드신호들의 조합에 따라 선택적으로 인에이블되는 상기 디코딩신호들을 생성하는 출력 드라이버 회로.
4. 제 1 항에 있어서, 상기 선택전달부는

   상기 테스트인에이블신호에 응답하여 상기 디코딩신호들을 상기 DQS 구동제어신호들로 전달하는 제1 전달소자; 및

   상기 테스트인에이블신호에 응답하여 MRS(Mode Register Set)에서 생성되는 구동제어신호들을 상기 DQS 구동제어신호들로 전달하는 제2 전달소자를 포함하는 출력 드라이버 회로.
5. 제 1 항에 있어서, 상기 DQS 풀업구동신호들은 DQS 패드로 출력되는 데이터스트로브신호를 풀업구동하고, 상기 DQS 풀다운구동신호는 상기 데이터스트로브신호를 풀다운구동하는 출력 드라이버 회로.
6. 제 1 항에 있어서, 상기 DQS 풀업구동신호 및 상기 DQS 풀다운구동신호를 입력받아 정전기 방지처리한 후 출력하는 정전기방지부를 더 포함하는 출력 드라이버 회로.
7. 제 1 항에 있어서, MRS에서 생성되는 구동제어신호들을 디코딩하여 적어도 하나의 DQ 풀업구동신호와 적어도 하나의 DQ 풀다운구동신호를 생성하는 DQ 디코더 를 더 포함하는 출력 드라이버 회로.
8. 제 7 항에 있어서, 상기 DQ 풀업구동신호들은 DQ 패드로 출력되는 데이터를 풀업구동하고, 상기 DQ 풀다운구동신호는 상기 데이터를 풀다운구동하는 출력 드라이버 회로.
9. 제 7 항에 있어서, 상기 DQ 풀업구동신호 및 상기 DQ 풀다운구동신호를 입력받아 정전기 방지처리한 후 출력하는 정전기방지부를 더 포함하는 출력 드라이버 회로.

Images