KR20100075304A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20100075304A
KR20100075304A KR1020080133956A KR20080133956A KR20100075304A KR 20100075304 A KR20100075304 A KR 20100075304A KR 1020080133956 A KR1020080133956 A KR 1020080133956A KR 20080133956 A KR20080133956 A KR 20080133956A KR 20100075304 A KR20100075304 A KR 20100075304A
Authority
KR
South Korea
Prior art keywords
line
electrostatic discharge
liquid crystal
floating
common
Prior art date
Application number
KR1020080133956A
Other languages
English (en)
Other versions
KR101420444B1 (ko
Inventor
황윤정
서완진
박경태
신창엽
신동욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080133956A priority Critical patent/KR101420444B1/ko
Priority to US12/540,917 priority patent/US8416166B2/en
Publication of KR20100075304A publication Critical patent/KR20100075304A/ko
Application granted granted Critical
Publication of KR101420444B1 publication Critical patent/KR101420444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

정전기 방전 소자의 누설 전류로 인한 불량을 방지할 수 있는 액정표시장치가 개시된다.
본 발명의 액정표시장치는, 공통 라인과 게이트 라인들 또는 데이터 라인들 사이에 플로팅 라인을 배치하고, 공통 라인과 플로팅 라인 사이나 플로팅 라인과 게이트 라인들 또는 데이터 라인들 사이에 정전기 방전 소자들을 접속한다.
이에 따라, 본 발명은 공통 라인으로 공급된 공통 전압에 의해 발생된 정전기 방전 소자들의 누선 전류의 흐름이 차단됨으로써, 소비 전류의 증가가 발생되지 않게 되고 가로선 불량이 발생되지 않게 된다.
액정표시장치, 정전기, 누설 전류, 가로선 불량, 플로팅

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 정전기 방전 소자의 누설 전류로 인한 불량을 방지할 수 있는 액정표시장치에 관한 것이다.
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.
이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.
액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 영상을 표시한다.
도 1은 일반적인 액정표시장치를 도시한 도면이다.
도 1에 도시한 바와 같이, 일반적인 액정표시장치(100)는 제1 기판(110) 및 제2 기판(미도시)과, 제1 기판(110) 및 제2 기판 사이에 게재된 액정층(미도시)을 포함한다.
제1 기판(110)은 영상을 표시하는 표시 영역(140)과 영상을 표시하지 않는 비표시 영역(150)으로 정의된다.
제1 기판(110)은 다수의 게이트 라인들(G1 내지 Gn)과 다수의 데이터 라인들(D1 내지 Dm)이 교차하여 배치된다.
각 게이트 라인(G1 내지 Gn)의 끝단에는 게이트 패드(112)가 접속되고, 각 데이터 라인(D1 내지 Dm)의 끝단에는 데이터 패드(114)가 접속된다.
게이트 패드들(112)과 데이터 패드들(114)은 비표시 영역(150)에 배치된다.
게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)의 교차에 의해 다수의 화소 영역들(P)이 정의된다. 따라서, 표시 영역(140)에는 화소 영역들(P)이 매트릭스로 배열된다.
각 화소 영역(P)에는 박막트랜지스터(116), 화소 전극(미도시), 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)가 형성된다.
비표시 영역(150)에는 표시 영역(140)의 둘레를 따라 공통 라인(120)이 배치된다. 공통 라인(120)의 모서리 영역에는 은(Ag) 도트(122)가 형성된다. 은 도트(122)는 제2 기판에 배치된 공통 전극(미도시)과 전기적으로 연결된다.
공통 라인(120)과 게이트 라인들(G1 내지 Gn) 사이에 다수의 제1 정전기 방전 소자들(ESD: electrostatic discharge, 130)이 접속되고, 공통 라인(120)과 데이터 라인들(D1 내지 Dm) 사이에 다수의 제2 정전기 방전 소자들(132)이 접속될 수 있다.
제1 및 제2 정전기 방전 소자들(130, 132)은 외부로부터 공통 라인(120)으로 공급된 정전기를 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 흐르게 하는 한편 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 공급된 정전기를 공통 라인(120)을 통해 제2 기판의 공통 전극이나 외부의 회로로 흐르게 한다.
통상적으로 제1 및 제2 정전기 방전 소자들(130, 132)은 트랜지스터로 이루어지고, 공통 라인(120)에는 항상 공통 전압이 공급되어 있다.
이러한 경우, 공통 라인(120)으로 공급된 공통 전압에 의해 제1 및 제2 정전기 방전 소자들(130, 132)에 누설 전류가 흐르게 된다. 이러한 누설 전류는 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 공급되게 된다.
이와 같은 누설 전류에 의해 공통 전압을 생성하는 공통 전압 공급부의 소비 전류가 증가되는 문제가 있다.
또한, 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 공급된 누설 전류에 의해 각 화소 영역들(P)이 구동되게 되어 가로선 불량이 발생하는 문제가 있다.
특히, 고온의 환경에서는 이러한 가로선 불량이 더욱 심해진다.
따라서, 본 발명은 플로팅 라인을 추가하여 정전기 방전 소자로의 공통 전압 의 공급을 차단하여 정전기 방전 소자에 누설 전류가 흐르지 않게 하여 소비 전류의 증가와 가로 불량을 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명에 따르면, 액정표시장치는, 표시 영역에 교차하여 배치된 다수의 게이트 라인들과 다수의 데이터 라인들; 플로팅 상태로 유지되도록 상기 표시 영역의 둘레를 따라 배치된 플로팅 라인; 공통 전압을 공급하기 위해 상기 플로팅 라인의 둘레를 따라 배치된 공통 라인; 상기 공통 라인과 상기 플로팅 라인 사이에 접속된 다수의 제1 정전기 방전 소자들; 상기 플로팅 라인과 상기 게이트 라인들 사이에 접속된 다수의 제2 정전기 방전 소자들; 및 상기 플로팅 라인과 상기 데이터 라인들 사이에 접속된 다수의 제3 정전기 방전 소자들을 포함한다.
본 발명은 공통 라인과 게이트 라인들 또는 데이터 라인들 사이에 플로팅 라인을 배치하여 플로팅 라인에 의해 공통 라인으로 공급된 공통 전압에 의해 발생된 정전기 방전 소자들의 누선 전류의 흐름이 차단됨으로써, 소비 전류의 증가가 발생되지 않게 된다.
또한, 정전기 방전 소자들에서 발생된 누설 전류가 게이트 라인들이나 데이터 라인들로 공급되지 않게 되므로 가로선 불량이 발생되지 않게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명에 따른 액정표시장치를 도시한 도면이다.
도 2를 참조하면, 본 발명의 액정표시장치(10)는 제1 기판(20) 및 제2 기판(미도시)과, 제1 기판(20) 및 제2 기판 사이에 게재된 액정층(미도시)을 포함한다.
제1 기판(20)은 영상을 표시하는 표시 영역(50)과 영상을 표시하지 않는 비표시 영역(60)으로 정의된다.
제1 기판(20)은 다수의 게이트 라인들(G1 내지 Gn)과 다수의 데이터 라인들(D1 내지 Dm)이 교차하여 배치된다.
각 게이트 라인(G1 내지 Gn)의 끝단에는 게이트 패드(22)가 접속되고, 각 데이터 라인(D1 내지 Dm)의 끝단에는 데이터 패드(24)가 접속된다.
게이트 패드들(22)과 데이터 패드들(24)은 비표시 영역(60)에 배치된다.
게이트 라인들(G1 내지 Gn)은 표시 영역(50)에서 비표시 영역(60)의 게이트 패드들(22)까지 배치된다. 또는 게이트 라인들(G1 내지 Gn)은 표시 영역(50)에 배치되고, 비표시 영역(60)에서 게이트 라인들(G1 내지 Gn)과 게이트 패드들(22) 사이에 게이트 링크 라인들이 배치될 수 있다.
데이터 라인들(D1 내지 Dm)은 표시 영역(50)에서 비표시 영역(60)의 데이터 패드들(24)까지 배치된다. 또는 데이터 라인들(D1 내지 Dm)은 표시 영역(50)에 배치되고, 비표시 영역(60)에서 데이터 라인들(D1 내지 Dm)과 데이터 패드들(24) 사이에 데이터 링크 라인들이 배치될 수 있다.
게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)의 교차에 의해 다수의 화소 영역들(P)이 정의된다. 따라서, 표시 영역(50)에는 화소 영역들(P)이 매트릭스로 배열된다.
각 화소 영역(P)에는 박막 트랜지스터(26), 화소 전극(미도시), 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)가 형성된다.
박막 트랜지스터(26)는 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)에 접속되고, 화소 전극은 박막 트랜지스터(26)에 접속될 수 있다.
스토리지 캐패시터(Cst)는 절연막을 매개로 하여 화소 전극과 이전 게이트 라인 사이에 형성되어, 데이터 전압을 한 프레임 동안 유지시킨다.
액정 캐패시터(Clc)는 데이터 전압이 공급된 액정층의 액정 분자들에 형성될 수 있다.
데이터 전압은 화소 영역(P)별로 상이하게 공급되므로, 액정 캐패시터(Clc)는 각 화소 영역(P)에 공급된 상이한 데이터 전압에 따라 상이한 캐패시턴스를 가질 수 있다.
비표시 영역(60)에는 표시 영역(50)의 외부 둘레를 따라 플로팅 라인(34)이 배치될 수 있다. 플로팅 라인(34)은 어떠한 전압도 공급되지 않아 전류가 흐르지 않는 부재이다.
플로팅 라인(34)은 폐회로로 형성되므로, 표시 영역(50)의 외부 둘레를 따라 일체로 형성될 수 있다.
비표시 영역(60)에는 플로팅 라인(34)의 외부 둘레를 따라 공통 라인(32)이 배치된다. 공통 라인(32)은 폐회로로 형성되므로, 플로팅 라인(34)의 외부 둘레를 따라 일체로 형성될 수 있다.
공통 라인(32)에는 공통 전압 공급부(미도시)로부터 생성된 공통 전압이 공 급된다.
공통 라인(32)의 모서리 영역에는 은(Ag) 도트들(36)이 형성된다. 은 도트들(36)은 제2 기판에 배치된 공통 전극과 전기적으로 연결된다. 은 도트들(36)은 공통 라인(32)의 모서리 영역이 아닌 공통 라인(32) 상에 랜덤하게 형성될 수도 있다.
따라서, 공통 라인(32)으로 공급된 공통 전압은 은 도트들(36)을 경유하여 제2 기판에 배치된 공통 전극으로 공급된다.
본 발명에서, 공통 라인(32)과 플로팅 라인(34) 사이에 다수의 제1 정전기 방전 소자들(40)이 접속된다.
제1 정전기 방전 소자들(40)은 공통 라인(32)의 모서리 영역들과 플로팅 라인(34)의 모서리 영역들 사이에 접속될 수 있다. 본 발명의 제1 정전기 방전 소자들(40)은 이에 한정하지 않고 모서리 영역들이 아닌 평행하게 배치된 공통 라인(32)과 플로팅 라인(34) 사이에 접속될 수 있다.
플로팅 라인(34)과 게이트 라인들(G1 내지 Gn) 사이에 다수의 제2 정전기 방전 소자들(42)이 접속되고, 플로팅 라인(34)과 데이터 라인들(D1 내지 Dm) 사이에 다수의 제3 정전기 방전 소자들(44)이 접속될 수 있다.
즉, 플로팅 라인(34)과 제1 게이트 라인(G1) 사이에 첫 번째 제2 정전기 방전 소자(42)가 접속되고, 플로팅 라인(34)과 제2 게이트 라인(G2) 사이에 두 번째 제2 정전기 방전 소자(42)가 접속될 수 있다. 이와 같은 방법으로 플로팅 라인(34)과 n번째 게이트 라인(Gn) 사이에 n번째 제2 정전기 방전 소자(42)가 접속될 수 있 다.
다시 말해, 게이트 라인들(G1 내지 Gn)의 개수만큼의 제2 정전기 방전 소자들(42)이 플로팅 라인(34)과 접속된다.
플로팅 라인(34)과 제1 데이터 라인(D1) 사이에 첫 번째 제3 정전기 방전 소자(44)가 접속되고, 플로팅 라인(34)과 제2 데이터 라인(D2) 사이에 두 번째 제3 정전기 방전 소자(44)가 접속될 수 있다. 이와 같은 방법으로 플로팅 라인(34)과 m번째 데이터 라인(Dm) 사이에 m번째 제3 정전기 방전 소자(44)가 접속될 수 있다.
다시 말해, 데이터 라인들(D1 내지 Dm)의 개수만큼의 제3 정전기 방전 소자들(44)이 플로팅 라인(34)과 접속된다.
제 1내지 제3 정전기 방전 소자들(40, 42, 44) 각각은 도 3에 도시한 바와 같이, 3개의 트랜지스터들(T1 내지 T3)로 구성될 수 있다.
본 발명의 제1 내지 제3 정전기 방전 소자들(40, 42, 44) 각각은 도 3과 같은 3개의 트랜지스터들(T1 내지 T3)로 구성된 것에 한정하지 않는다. 즉, 본 발명의 제1 내지 제3 정전기 방전 소자들(40, 42, 44) 각각은 4개의 트랜지스터들로 구성될 수도 있거나 다수의 트랜지스터들로 구성될 수도 있다.
본 발명의 제1 내지 제3 정전기 방전 소자들(40, 42, 44) 각각은 가능한 많은 트랜지스터들로 구성되는 것이 정전기 방전 특성이 우수하지만, 보다 큰 사이즈를 차지하고 공정이 복잡해지고 비용이 많이 들게 된다. 따라서, 본 발명의 제1 내지 제3 정전기 방전 소자들(40, 42, 44) 각각은 이들 간의 관계를 종합적으로 고려하여 최적의 트랜지스터들로 구성될 수 있다.
도 3은 도 2의 제1 정전기 방전 소자를 도시한 회로도이다.
도 3에 도시한 바와 같이, 제1 정전기 방전 소자(40)는 제1 내지 제3 트랜지스터들(T1 내지 T3)을 포함할 수 있다.
제1 트랜지스터(T1)는 게이트 단자와 소오스 단자가 공통 라인(32)에 공통으로 접속되고 드레인 단자가 노드(n)에 접속될 수 있다.
제2 트랜지스터(T2)는 게이트 단자와 소오스 단자가 플로팅 라인(34)에 공통으로 접속되고 드레인 단자가 노드(n)에 접속될 수 있다.
제3 트랜지스터(T3)는 게이트 단자가 노드(n)에 접속되고 소오스 단자가 공통 라인(32)에 접속되며 드레인 단자가 플로팅 라인(34)에 접속될 수 있다.
제1 내지 제3 트랜지스터들(T1 내지 T3)은 정전기에 의해 턴온될 수 있도록 매우 높은 문턱 전압을 갖도록 설계된다.
따라서, 정전기가 공통 라인(32)으로 공급되는 경우에 정전기에 의해 제1 트랜지스터(T1)가 턴온되어 공통 라인(32)으로 공급된 정전기가 제1 트랜지스터(T1)를 경유하여 노드(n)에 공급되고, 노드(n)에 공급된 정전기에 의해 제3 트랜지스터(T3)가 턴온되어 공통 라인(32)으로 공급된 정전기가 제3 트랜지스터(T3)를 경유하여 플로팅 라인(34)으로 공급된다.
정전기는 통상 매우 짧은 시간 동안 수백만 볼트의 고 전위를 가지므로, 플로팅 라인(34)이 전류를 흐르지 못하게 하더라도 강제적으로 전류가 흐르도록 하여 정전기가 플로팅 라인(34)에 연결된 제2 및 제3 정전기 방전 소자들(42, 44)을 경유하여 게이트 라인들(G1 내지 Gn) 및 데이터 라인들(D1 내지 Dm)로 공급될 수 있 다.
이와 반대로, 정전기가 게이트 라인들(G1 내지 Gn) 또는 데이터 라인들(D1 내지 Dm)을 통해 공급되는 경우, 제2 및 제3 정전기 방전 소자들(44)을 경유하여 플로팅 라인(34)으로 공급된다. 플로팅 라인(34)으로 공급된 정전기는 플로팅 라인(34)이 전류를 흐르지 못하게 하더라도 정전기로 인한 전류를 강제로 흐르게 한다.
이에 따라, 정전기에 의해 제2 트랜지스터(T2)가 턴온되어 플로팅 라인(34)으로 공급된 정전기가 제2 트랜지스터(T2)를 경유하여 노드(n)에 공급되고, 노드(n)에 공급된 정전기에 의해 제3 트랜지스터(T3)가 턴온되어 플로팅 라인(34)으로 공급된 정전기가 제3 트랜지스터(T3)를 경유하여 공통 라인(32)으로 공급된다. 공통 라인(32)으로 공급된 정전기는 은 도팅을 경유하여 제2 기판의 공통 전극으로 공급되거나 외부의 회로로 공급될 수 있다.
따라서, 본 발명의 제1 내지 제3 정전기 방전 소자들(40, 42, 44)에 의해 정전기가 발생하더라도 안전하게 액정표시장치(10)의 외부 또는 내부로 빠져나가게 하여 박막 트랜지스터(26)나 외부의 회로들을 보호할 수 있다.
정전기가 발생하지 않더라도 공통 라인(32)에는 항상 수 볼트의 공통 전압이 공급되고 있다. 이러한 경우, 제1 정전기 방전 소자들(40)에는 누설 전류가 흐르게 된다.
종래의 액정표시장치에서는 정전기 방전 소자들의 누설 전류에 의해 소비 전류가 증가하거나 가로선 불량이 발생하였다(도 1 참조).
본 발명에서는 공통 라인(32)으로 공통 전압이 공급되면, 공통 전압에 의해 제1 정전기 방전 소자들(40)에 누설 전류가 발생될 수 있다. 이러한 누설 전류는 플로팅 라인(34)으로 공급될 수 있다.
본 발명의 플로팅 라인(34)은 어떠한 전압도 공급되지 않기 때문에 플로팅 상태로 유지되므로, 전류가 흐르지 못하게 된다.
플로팅 라인(34)으로 누선 전류가 흐르더라도 플로팅 라인(34)에 의해 누설 전류의 흐름이 차단되게 되어, 플로팅 라인(34)과 연결된 제2 및 제3 정전기 방전 소자들(42, 44)로 공급되지 않게 된다.
이에 따라, 제1 정전기 방전 소자들(40)에서 발생된 누설 전류가 제2 및 제3 정전기 방전 소자들(42, 44)을 경유하여 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 공급되지 못하게 된다.
결국, 공통 전압이 공통 라인(32)에 그대로 유지되므로 소비 전류의 증가가 발생되지 않고 제1 정전기 방전 소자들(40)에서 발생된 누설 전류가 게이트 라인들(G1 내지 Gn)이나 데이터 라인들(D1 내지 Dm)로 공급되지 않게 되므로 가로선 불량이 발생되지 않게 된다.
한편, 플로팅 라인(34)은 공통 라인(32)의 외부 둘레에 배치될 수도 있다.
도 1은 일반적인 액정표시장치를 도시한 도면이다.
도 2는 본 발명에 따른 액정표시장치를 도시한 도면이다.
도 3은 도 2의 제1 정전기 방전 소자를 도시한 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 액정표시장치 20: 제1 기판
22: 게이트 패드 24: 데이터 패드
26: 박막 트랜지스터 32: 공통 라인
34: 플로팅 라인 36: 은 도트
40: 제1 정전기 방전 소자 42: 제2 정전기 방전 소자
44: 제3 정전기 방전 소자 50: 표시 영역
60: 비표시 영역 P: 화소 영역
Cst: 스토리지 캐패시터 Clc: 액정 캐패시터
T1 내지 T3: 트랜지스터 n: 노드

Claims (7)

  1. 표시 영역과 비표시 영역들로 정의된 액정표시장치에 있어서,
    표시 영역에 교차하여 배치된 다수의 게이트 라인들과 다수의 데이터 라인들;
    플로팅 상태로 유지되도록 상기 표시 영역의 둘레를 따라 배치된 플로팅 라인;
    공통 전압을 공급하기 위해 상기 플로팅 라인의 둘레를 따라 배치된 공통 라인;
    상기 공통 라인과 상기 플로팅 라인 사이에 접속된 다수의 제1 정전기 방전 소자들;
    상기 플로팅 라인과 상기 게이트 라인들 사이에 접속된 다수의 제2 정전기 방전 소자들; 및
    상기 플로팅 라인과 상기 데이터 라인들 사이에 접속된 다수의 제3 정전기 방전 소자들을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 플로팅 라인, 상기 공통 라인 및 상기 제1 내지 제3 정전기 방전 소자들은 상기 비표시 영역에 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 제1 정전기 방전 소자들은 상기 공통 라인의 모서리 영역과 상기 플로팅 라인의 모서리 영역 사이에 접속되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 제1 정전기 방전 소자들은 평행하게 배치된 상기 공통 라인과 상기 플로팅 라인 사이에 접속되는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 제1 내지 제3 정전기 방전 소자들 각각은 적어도 3개 이상의 트랜지스터들을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 플로팅 라인은 정전기로 인한 전류의 흐름을 허용하는 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서, 상기 플로팅 라인은 상기 공통 라인으로 공급된 공통 전압에 의해 발생된 상기 제1 정전기 방전 소자들의 누설 전류의 흐름을 차단하는 것을 특징으로 하는 액정표시장치.
KR1020080133956A 2008-12-24 2008-12-24 액정표시장치 KR101420444B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080133956A KR101420444B1 (ko) 2008-12-24 2008-12-24 액정표시장치
US12/540,917 US8416166B2 (en) 2008-12-24 2009-08-13 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133956A KR101420444B1 (ko) 2008-12-24 2008-12-24 액정표시장치

Publications (2)

Publication Number Publication Date
KR20100075304A true KR20100075304A (ko) 2010-07-02
KR101420444B1 KR101420444B1 (ko) 2014-08-13

Family

ID=42265257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133956A KR101420444B1 (ko) 2008-12-24 2008-12-24 액정표시장치

Country Status (2)

Country Link
US (1) US8416166B2 (ko)
KR (1) KR101420444B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195106B2 (en) 2011-08-30 2015-11-24 Samsung Display Co., Ltd. Display device including electrostatic protection circuit and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199513B (zh) * 2013-02-22 2016-04-06 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
KR102113607B1 (ko) * 2013-08-30 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
CN106990633A (zh) * 2017-05-19 2017-07-28 京东方科技集团股份有限公司 显示基板及其驱动方法和显示面板
CN207517281U (zh) * 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN110310950A (zh) * 2018-03-27 2019-10-08 三星电子株式会社 显示模块和显示面板
CN108508664B (zh) * 2018-03-28 2020-10-30 深圳市华星光电技术有限公司 阵列基板的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218148B1 (ko) * 1996-12-30 1999-09-01 김영환 반도체 소자의 정전기 방지 회로
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP4385691B2 (ja) * 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
US7489366B2 (en) * 2005-12-13 2009-02-10 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage
KR101411660B1 (ko) * 2006-12-28 2014-06-27 엘지디스플레이 주식회사 정전기 방지 소자 및 이를 갖는 유기전계발광소자
CN101256297B (zh) * 2008-03-28 2010-06-23 昆山龙腾光电有限公司 液晶显示装置及其阵列基板和母基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195106B2 (en) 2011-08-30 2015-11-24 Samsung Display Co., Ltd. Display device including electrostatic protection circuit and method of manufacturing the same

Also Published As

Publication number Publication date
US8416166B2 (en) 2013-04-09
US20100156770A1 (en) 2010-06-24
KR101420444B1 (ko) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101420444B1 (ko) 액정표시장치
US20190204707A1 (en) Electric field driving display device
KR100924222B1 (ko) 정전기 방전 회로 및 이를 구비한 액정표시장치
KR100993420B1 (ko) 액정표시장치
US6636194B2 (en) Electrooptic device and electronic equipment
KR101995714B1 (ko) 표시장치
JP4600147B2 (ja) 検査回路、電気光学装置および電子機器
US7420251B2 (en) Electrostatic discharge protection circuit and driving circuit for an LCD using the same
US20100053489A1 (en) Pixel array substrate
KR20090031837A (ko) 전기 광학 장치 및 전자 기기
US20180033806A1 (en) Array substrate and display panel
JP2009036945A (ja) 走査線駆動回路、電気光学装置及び電子機器
JP2018066801A (ja) 表示装置及びシフトレジスタ回路
KR20020080247A (ko) 표시 장치
US8081148B2 (en) Display device
JP2007094262A (ja) 電気光学装置及び電子機器
EP1821284A2 (en) Electro-optical device and electronic apparatus
US20200387028A1 (en) Liquid crystal display device
KR20150106304A (ko) 정전기 방전 회로와 이를 포함하는 액정 디스플레이 장치
US9735143B2 (en) Display substrate
KR20070071705A (ko) 액정표시장치
KR101060346B1 (ko) 액정표시장치
JP2009086402A (ja) アクティブマトリクス回路基板および表示装置
JP4360128B2 (ja) 電気光学装置および電子機器
US9805655B2 (en) Pixel circuit and driving method thereof, display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121217

Effective date: 20140228

S901 Examination by remand of revocation
E90F Notification of reason for final refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6