KR20100059187A - Method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same - Google Patents

Method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same Download PDF

Info

Publication number
KR20100059187A
KR20100059187A KR1020080117868A KR20080117868A KR20100059187A KR 20100059187 A KR20100059187 A KR 20100059187A KR 1020080117868 A KR1020080117868 A KR 1020080117868A KR 20080117868 A KR20080117868 A KR 20080117868A KR 20100059187 A KR20100059187 A KR 20100059187A
Authority
KR
South Korea
Prior art keywords
mold
substrate
dimensional nanostructures
onto
dimensional
Prior art date
Application number
KR1020080117868A
Other languages
Korean (ko)
Other versions
KR101583517B1 (en
Inventor
조병옥
이문숙
정석우
타카히로 야스에
전상훈
조은희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080117868A priority Critical patent/KR101583517B1/en
Publication of KR20100059187A publication Critical patent/KR20100059187A/en
Application granted granted Critical
Publication of KR101583517B1 publication Critical patent/KR101583517B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method for arranging one-dimensional nanostructures and a method for manufacturing a semiconductor device using the same are provided to transfer the one-dimensional nanostructures to a second substrate by contacting the one-dimensional nanostructures to a mold with a pre-set pattern and subsequently contacting the mold to the second substrate. CONSTITUTION: A plurality of one-dimensional nanostructures(10) is formed on a first substrate(100). A mold(200) with a pre-set pattern(210) is transferred to the parallel direction of the first substrate. The one-dimensional nanostructures are adhered on the mold. The mold is contacted with a second substrate. The one-dimension nanostructures adhered on the mold is transferred on the second substrate.

Description

1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법{METHOD OF ARRANGING ONE-DIMENSIONAL NANOSTRUCTURES AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}METHOD OF ARRANGING ONE-DIMENSIONAL NANOSTRUCTURES AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은 1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 간단하면서도 효율적인 1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a one-dimensional nanostructure array method and a method of manufacturing a semiconductor device using the same. More specifically, the present invention relates to a simple and efficient one-dimensional nanostructure array method and a method of manufacturing a semiconductor device using the same.

최근 다양한 분야에서 나노 와이어(nano-wire), 나노 튜브(nano-tube), 나노 로드(nano-rod), 나노 파이버(nano-fiber), 나노 리본(nano-ribbon) 등의 1차원 나노 구조물을 사용하기 위한 시도가 행해지고 있다. 여기서 1차원 나노 구조물이란 나노 싸이즈를 갖는 구조물로서, 길이가 너비, 높이 등의 다른 2개의 축방향 싸이즈에 비해 현저히 큰 구조물을 말하며, 보통 상기 길이가 상기 너비 및 높이에 비해 2배 이상의 싸이즈를 갖는 구조물을 말한다. 일례로, 기판 상에서 바텀-업(bottom-up) 방식으로 성장한 1차원 나노 구조물들을 상기 기판으로부터 분리하여 최종 기판 상에 정렬함으로써 트랜지스터의 채널로 사용하려는 시도가 이루어지고 있다. 하지만, 현재까지의 기술로는 바텀 업 방식으로 성장한 1차원 나노 구조 물들을 원하는 위치에 정렬하는 것이 용이하지 않을 뿐만 아니라 복잡한 공정을 거쳐야만 한다. Recently, in various fields, one-dimensional nanostructures such as nano-wires, nano-tubes, nano-rods, nano-fibers, and nano-ribbons Attempts have been made to use it. Here, the one-dimensional nanostructure is a structure having a nano size, and refers to a structure whose length is significantly larger than the other two axial sizes such as width and height, and the length generally has two or more sizes compared to the width and height. Refers to the structure. For example, attempts have been made to use one-dimensional nanostructures grown on the substrate in a bottom-up manner as a channel of a transistor by separating from the substrate and aligning it on the final substrate. However, with the current technology, it is not easy to align the one-dimensional nanostructures grown in a bottom-up manner to a desired position and must undergo a complicated process.

이에 따라, 본 발명의 일 목적은 간단하면서도 효율적인 1차원 나노 구조물 배열 방법을 제공하는 것이다.Accordingly, one object of the present invention is to provide a simple and efficient one-dimensional nanostructure array method.

본 발명의 다른 목적은 상기 1차원 나노 구조물 배열 방법을 사용하여 반도체 장치를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device using the one-dimensional nanostructure array method.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법에서는, 일정한 패턴을 갖는 몰드를 복수 개의 1차원 나노 구조물들이 형성된 제1 기판 상으로 상기 제1 기판에 평행한 방향을 따라 이동시켜, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시킨다. 상기 몰드를 제2 기판 상에 접촉시킴으로써, 상기 몰드 상에 접착된 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시킨다.In order to achieve the above object of the present invention, in the method for arranging one-dimensional nanostructures according to embodiments of the present invention, a mold having a predetermined pattern is formed on a first substrate on which a plurality of one-dimensional nanostructures are formed. The one-dimensional nanostructures are adhered onto the mold by moving in a direction parallel to the substrate. By contacting the mold on the second substrate, the one-dimensional nanostructures adhered on the mold are transferred onto the second substrate.

일 실시예에 따르면, 상기 몰드의 패턴은 양각 패턴이고, 상기 양각 패턴의 표면상에는 상기 1차원 나노 구조물들이 상기 몰드에 접착하도록 하는 접착막이 형성될 수 있다.According to an embodiment, the pattern of the mold may be an embossed pattern, and an adhesive layer may be formed on the surface of the embossed pattern to allow the one-dimensional nanostructures to adhere to the mold.

일 실시예에 따르면, 상기 몰드는 폴리디메틸실록산(polydimethylsiloxane: PDMS)를 포함할 수 있고, 상기 접착막은 자기조립 단분자막(self-assembled monolayer: SAM)일 수 있다.According to one embodiment, the mold may include polydimethylsiloxane (PDMS), and the adhesive layer may be a self-assembled monolayer (SAM).

일 실시예에 따르면, 상기 몰드를 상기 제2 기판 상에 접촉시킬 때, 상기 몰드를 통해 상기 제2 기판을 가압할 수 있다.In example embodiments, when the mold is in contact with the second substrate, the second substrate may be pressed through the mold.

일 실시예에 따르면, 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시키기 이전에, 상기 몰드에 에너지를 공급하여 상기 1차원 나노 구조물들 중 일부를 상기 몰드로부터 제거할 수 있다.According to an embodiment, before transferring the one-dimensional nanostructures onto the second substrate, energy may be supplied to the mold to remove some of the one-dimensional nanostructures from the mold.

일 실시예에 따르면, 상기 몰드에 에너지를 공급할 때, 상기 몰드 상에 질소 가스를 불어넣거나 혹은 초음파를 조사할 수 있다.According to an embodiment, when supplying energy to the mold, nitrogen gas may be blown onto the mold or ultrasonic waves may be irradiated.

일 실시예에 따르면, 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시키기 이전에, 자외선/오존 처리 공정을 통해 상기 접착막을 상기 몰드로부터 제거할 수 있다.In example embodiments, the adhesive layer may be removed from the mold through an ultraviolet / ozone treatment process before transferring the one-dimensional nanostructures onto the second substrate.

일 실시예에 따르면, 상기 자외선/오존 처리 공정을 수행하는 동안, 상기 1차원 나노 구조물들을 친수성을 띠게 하거나 혹은 음전하를 띠게 할 수 있다.According to an embodiment, during the ultraviolet / ozone treatment process, the one-dimensional nanostructures may be made hydrophilic or negatively charged.

일 실시예에 따르면, 상기 제2 기판의 표면을 친수성을 띠게 하거나 혹은 양전하를 띠게 할 수 있다.According to one embodiment, the surface of the second substrate may be hydrophilic or positively charged.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 다른 실시예들에 따른 1차원 나노 구조물 배열 방법에서는, 일정한 패턴을 갖는 몰드가 표면상에 부착된 실린더를 회전시켜, 복수 개의 1차원 나노 구조물들이 형성된 제1 기판에 근접하도록 이동시킴으로써, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시킨다. 상기 몰드를 제2 기판 상에 접촉시키고 가압함으로써, 상기 몰드 상에 접착된 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시킨다.In order to achieve the object of the present invention, in the method for arranging one-dimensional nanostructures according to other embodiments of the present invention, a plurality of one-dimensional nanostructures are formed by rotating a cylinder having a mold having a predetermined pattern attached to a surface thereof. By moving closer to the formed first substrate, the one-dimensional nanostructures are adhered onto the mold. By contacting and pressing the mold onto the second substrate, the one-dimensional nanostructures adhered onto the mold are transferred onto the second substrate.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에서는, 제2 기판 상에 하부 게이트 전극을 형성한다. 상기 하부 게이트 전극 상에 하부 게이트 절연막을 형성한다. 일정한 패턴을 갖는 몰드를 복수 개의 1차원 나노 구조물들이 형성된 제1 기판 상으로 상기 제1 기판과 평행한 방향을 따라 이동시켜, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시킨다. 상기 몰드를 상기 하부 게이트 절연막에 접촉시킴으로써, 상기 몰드 상에 접착된 상기 1차원 나노 구조물들을 상기 하부 게이트 절연막 상으로 전사시킨다. 상기 1차원 나노 구조물들 양단에 소스/드레인 전극을 형성한다. In order to achieve another object of the present invention, in the method of manufacturing a semiconductor device according to the embodiments of the present invention, a lower gate electrode is formed on a second substrate. A lower gate insulating layer is formed on the lower gate electrode. The mold having a predetermined pattern is moved onto the first substrate on which the plurality of one-dimensional nanostructures are formed, along a direction parallel to the first substrate, to adhere the one-dimensional nanostructures onto the mold. By contacting the mold with the lower gate insulating film, the one-dimensional nanostructures adhered to the mold are transferred onto the lower gate insulating film. Source / drain electrodes are formed across the one-dimensional nanostructures.

일 실시예에 따르면, 상기 1차원 나노 구조물들을 덮는 상부 게이트 절연막을 형성하고, 상기 상부 게이트 절연막 상에 상부 게이트 전극을 형성할 수 있다. In example embodiments, an upper gate insulating layer may be formed to cover the one-dimensional nanostructures, and an upper gate electrode may be formed on the upper gate insulating layer.

전술한 바와 같이 본 발명의 실시예들에 의하면, 제1 기판에서 성장한 1차원 나노 구조물들을 일정한 패턴이 형성된 몰드 상으로 접착시키고, 이후 상기 몰드를 제2 기판에 접촉시킴으로써, 상기 1차원 나노 구조물들을 상기 제2 기판에 전사시킨다. 이와 같이 간단한 공정들을 수행함으로써, 상기 제2 기판 상에 상기 1차원 나노 구조물들을 원하는 방향으로 효율적으로 배열할 수 있다. 또한, 상기 1차원 나노 구조물 배열 방법을 이용하여, 1차원 나노 구조물 채널을 갖는 반도체 장치를 용이하게 제조할 수 있다.As described above, according to the exemplary embodiments of the present invention, the one-dimensional nanostructures grown on the first substrate are adhered onto a mold having a predetermined pattern, and then the mold is contacted with the second substrate to form the one-dimensional nanostructures. Transfer to the second substrate. By performing these simple processes, the one-dimensional nanostructures may be efficiently arranged on the second substrate in a desired direction. In addition, by using the one-dimensional nanostructure array method, a semiconductor device having a one-dimensional nanostructure channel can be easily manufactured.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 1차원 나노 구조물의 배열 방법 및 이를 이용한 반도체 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 전극, 패턴들 또는 구조물들이 기판, 각 층(막), 영역, 전극, 구조물들 또는 패턴들 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴들 또는 구조물들이 직접 기판, 각 층(막), 영역, 구조물 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴들 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다. 또한, 물질, 층(막), 영역, 전극, 패턴들 또는 구조물들이 "제1", "제2" 및/또는 "예비"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 층(막), 영역, 전극, 패턴들 또는 구조물들을 구분하기 위한 것이다. 따라서 "제1", "제2" 및/또는 "예비"는 각 층(막), 영역, 전극, 패턴들 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, a method of arranging a one-dimensional nanostructure and a method of manufacturing a semiconductor device using the same according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is limited to the following embodiments. The present invention may be embodied in various other forms without departing from the technical spirit of the present invention. In the accompanying drawings, the dimensions of the substrates, layers (films), regions, patterns or structures are shown to be larger than actual for clarity of the invention. In the present invention, each layer (film), region, electrode, patterns or structures may be "on", "top" or "bottom" of the substrate, each layer (film), region, electrode, structures or patterns. When referred to as being formed in, it means that each layer (film), region, electrode, pattern or structure is formed directly over or below the substrate, each layer (film), region, structure or pattern, or otherwise Layers (films), other regions, other electrodes, other patterns or other structures may additionally be formed on the substrate. In addition, where materials, layers (films), regions, electrodes, patterns or structures are referred to as "first", "second" and / or "preliminary", it is not intended to limit these members, but only to each material, To distinguish between layers (films), regions, electrodes, patterns or structures. Thus, "first", "second" and / or "spare" may be used selectively or interchangeably for each layer (film), region, electrode, pattern or structure, respectively.

도 1, 2, 5, 9 및 10은 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 사시도들이고, 도 3 및 4는 본 발명의 실시예들에 따른 1차 원 나노 구조물 배열 방법을 설명하기 위한 저면도들이며, 도 6 내지 8은 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 측면도들이다. 특히, 도 3 및 4는 상기 1차원 나노 구조물 배열 방법에 사용되는 몰드(mold)들의 저면도들이다. 1, 2, 5, 9 and 10 are perspective views for explaining a method for arranging one-dimensional nanostructures according to embodiments of the present invention, and FIGS. 3 and 4 are primary nanostructures according to embodiments of the present invention. 6 to 8 are side views for explaining a method of arranging a one-dimensional nanostructure according to embodiments of the present invention. In particular, FIGS. 3 and 4 are bottom views of molds used in the one-dimensional nanostructure array method.

도 1을 참조하면, 제1 기판(100) 상에 복수 개의 1차원 나노 구조물들(10)을 성장시킨다. Referring to FIG. 1, a plurality of one-dimensional nanostructures 10 are grown on a first substrate 100.

구체적으로, 제1 기판(100) 상에 복수 개의 촉매 입자들(도시하지 않음)을 도포한다. 제1 기판(100)은 실리콘 혹은 게르마늄과 같은 반도체 물질이나 산화물 혹은 질화물과 같은 절연 물질을 포함할 수 있다.Specifically, a plurality of catalyst particles (not shown) are coated on the first substrate 100. The first substrate 100 may include a semiconductor material such as silicon or germanium or an insulating material such as oxide or nitride.

상기 촉매 입자들은 수 나노미터의 직경을 가지며, 금속을 포함할 수 있다. 예를 들어, 상기 촉매 입자들은 금, 니켈, 코발트, 알루미늄 등의 금속을 포함할 수 있다. 상기 촉매 입자들은 임프린트(imprint) 방식, 리프트-오프(lift-off) 방식 혹은 사진 식각(photo-etch) 방식으로 제1 기판(100) 상에 도포될 수 있다.The catalyst particles have a diameter of several nanometers and may include a metal. For example, the catalyst particles may include metals such as gold, nickel, cobalt, and aluminum. The catalyst particles may be applied onto the first substrate 100 by imprint, lift-off, or photo-etch.

이후, 1차원 나노 구조물 소스 가스를 사용하는 화학 기상 증착(CVD) 공정을 통해, 상기 촉매 입자들이 위치한 곳에서 1차원 나노 구조물들(10)을 각각 성장시킨다. 1차원 나노 구조물들(10)은 제1 기판(100)에 수직한 방향으로 성장하거나, 혹은 제1 기판(100)에 수직하지 않고 랜덤한 방향으로 성장할 수 있다. 1차원 나노 구조물들(10)은 단면이 원형을 가질 수도 있고, 이와는 달리 사각형, 육각형, 팔각형 등의 다각형 형상을 가질 수도 있다.Then, through the chemical vapor deposition (CVD) process using a one-dimensional nanostructure source gas, each of the one-dimensional nanostructures 10 are grown where the catalyst particles are located. The one-dimensional nanostructures 10 may grow in a direction perpendicular to the first substrate 100, or may grow in a random direction instead of perpendicular to the first substrate 100. The one-dimensional nanostructures 10 may have a circular cross section, or may have a polygonal shape such as a square, a hexagon, and an octagon.

상기 1차원 나노 구조물 소스 가스로서, SiH4, SiCl4 등과 같은 실리콘 소스 가스, GeH4, GeCl4 등과 같은 게르마늄 소스 가스, Ga(C2H5)3 및 AsH3와 같은 갈륨비소 소스 가스 등이 사용될 수 있다. 이에 따라, 1차원 나노 구조물들(10)은 실리콘, 게르마늄 혹은 갈륨비소를 포함하는 반도체 1차원 나노 구조물로 성장할 수 있다. 하지만, 1차원 나노 구조물들(10)은 전술한 물질에만 한정되지 않으며, 4족 물질 혹은 3-5족 화합물 중에서 양호한 채널 특성을 가지는 물질을 포함하도록 형성될 수 있다. 한편, 1차원 나노 구조물들(10)은 B2H6와 같은 P 타입의 불순물 소스 가스를 사용하여 P 타입으로 도핑되거나, 혹은 PH3와 같은 N 타입의 불순물 소스 가스를 사용하여 N 타입으로 도핑될 수도 있다.Is used as the one-dimensional nanostructure-source gas, SiH 4, SiCl 4 silicon source gas, GeH 4, GeCl 4 Ge source gas, a gallium arsenide source gases, such as Ga (C 2 H 5) 3 and AsH 3, etc., such as such as Can be used. Accordingly, the one-dimensional nanostructures 10 may be grown into a semiconductor one-dimensional nanostructure including silicon, germanium or gallium arsenide. However, the one-dimensional nanostructures 10 are not limited to the above-described materials, and may be formed to include materials having good channel characteristics among Group 4 materials or Group 3-5 compounds. Meanwhile, the one-dimensional nanostructures 10 are doped to P type using a P type impurity source gas such as B 2 H 6 or doped to N type using an N type impurity source gas such as PH 3. May be

도 2를 참조하면, 제1 패턴(210)을 갖는 몰드(200) 혹은 스탬프(stamp)를 준비한다.Referring to FIG. 2, a mold 200 or a stamp having the first pattern 210 is prepared.

구체적으로, 기판(도시하지 않음) 상에 포토레지스트 패턴(도시하지 않음)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 사진 식각 공정을 수행하여 음각 패턴이 형성된 마스터를 형성한다. 이후, 상기 마스터 상에 열경화성 물질, 예를 들어, 폴리디메틸실록산(polydimethylsiloxane: PDMS)을 도포하고 경화시킨다. 상기 경화된 열경화성 물질을 상기 기판으로부터 분리함으로서, 상기 음각 패턴에 대응하는 양각 제1 패턴(210)을 갖는 몰드(200)가 형성된다. 이와는 달리, 양각 패턴이 형성된 마스터 상에 열경화성 물질을 도포하고 경화시킨 후 상기 마스터로부터 분리함으로써, 음각 패턴을 갖는 몰드(200)를 형성할 수도 있다. Specifically, a photoresist pattern (not shown) is formed on a substrate (not shown), and a photolithography process using the photoresist pattern as an etching mask is performed to form a master on which an intaglio pattern is formed. Thereafter, a thermosetting material such as polydimethylsiloxane (PDMS) is applied and cured on the master. By separating the cured thermosetting material from the substrate, a mold 200 having an embossed first pattern 210 corresponding to the intaglio pattern is formed. Alternatively, the mold 200 having the intaglio pattern may be formed by applying and curing a thermosetting material on the master on which the embossed pattern is formed, and then separating it from the master.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 몰드(200)는 각각 제1 방향으로 연장되는 복수 개의 라인들이 상기 제1 방향에 수직한 제2 방향으로 연장되는 브리지에 의해 가운데 부분에서 서로 연결된 형상의 제1 패턴(210)을 갖는다. 이와는 달리, 도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 몰드(200)는 각각 상기 제1 방향으로 연장되는 복수 개의 라인들이 단부에서 서로 연결된 지그재그 형상의 제2 패턴(220)을 가질 수도 있다. 도 3 및 4에 도시된 몰드들은 예시적인 것들로서, 이외의 다양한 형상의 패턴을 갖는 몰드들이 사용될 수 있음은 자명하다 할 것이다.As shown in FIG. 3, according to an embodiment of the present invention, the mold 200 may be formed by a bridge in which a plurality of lines each extending in a first direction are extended in a second direction perpendicular to the first direction. The portion has a first pattern 210 of a shape connected to each other. Alternatively, as shown in FIG. 4, according to another embodiment of the present invention, the mold 200 includes a zigzag-shaped second pattern 220 in which a plurality of lines each extending in the first direction are connected to each other at an end thereof. May have 3 and 4 are illustrative ones, it will be apparent that molds having patterns of various shapes other than that may be used.

도 5를 참조하면, 제1 패턴(210)을 갖는 몰드(200)를 1차원 나노 구조물들(10)이 형성된 제1 기판(100) 상으로 제1 기판(100)에 평행한 방향을 따라 이동시켜, 1차원 나노 구조물들(10)을 몰드(200) 상에 접착시킨다. 즉, 제1 패턴(210)이 제1 기판(100)에 대향하도록 한 상태에서 몰드(200)를 제1 기판(100) 상으로 이동시켜, 1차원 나노 구조물들(10)을 제1 기판(100)으로부터 몰드(200)로 옮긴다. 도 6은 상기 공정에 따라 1차원 나노 구조물들(10)이 몰드(200) 상에 접착된 것을 설명하기 위해, 상기 제1 방향에 수직한 제2 방향으로 본 측면도이다.Referring to FIG. 5, the mold 200 having the first pattern 210 is moved along a direction parallel to the first substrate 100 onto the first substrate 100 on which the one-dimensional nanostructures 10 are formed. 1D nanostructures 10 are adhered to the mold 200. That is, the mold 200 is moved onto the first substrate 100 in a state in which the first pattern 210 faces the first substrate 100, thereby moving the one-dimensional nanostructures 10 to the first substrate 100. 100 to mold 200. FIG. 6 is a side view of the one-dimensional nanostructures 10 bonded to the mold 200 according to the above process, viewed in a second direction perpendicular to the first direction.

본 발명의 일 실시예에 따르면, 제1 패턴(210)의 상기 라인들이 각각 연장되는 상기 제1 방향을 따라 몰드(200)를 이동시킨다. 이때, 몰드(200)는 제1 기판(100)으로부터 제1 기판(100)에 수직한 제3 방향을 따라 일정 거리만큼 이격된 채로 이동한다. 이와는 달리, 몰드(200)는 제1 기판(100)에 실질적으로 접촉한 상태에서 상기 제1 방향으로 따라 이동할 수도 있다. 이에 따라, 제1 기판(100) 상에 형성된 1차원 나노 구조물들(10)이 제1 기판(100)으로부터 분리되어 몰드(200) 상으로 접착된다. 몰드(200)와 제1 기판(100)사이의 상기 거리, 몰드(200)가 제1 기판(100)에 가하는 압력, 몰드(200)의 이동 속도 등을 조절함으로써, 몰드(200) 상으로 접착되는 1차원 나노 구조물들(10)의 개수를 조절할 수 있다. According to an embodiment of the present invention, the mold 200 is moved along the first direction in which the lines of the first pattern 210 extend, respectively. In this case, the mold 200 moves from the first substrate 100 while being spaced apart by a predetermined distance in a third direction perpendicular to the first substrate 100. Alternatively, the mold 200 may move in the first direction in a state in which the mold 200 is substantially in contact with the first substrate 100. Accordingly, the one-dimensional nanostructures 10 formed on the first substrate 100 are separated from the first substrate 100 and bonded onto the mold 200. Adhesion to the mold 200 by adjusting the distance between the mold 200 and the first substrate 100, the pressure applied by the mold 200 to the first substrate 100, the moving speed of the mold 200, and the like. The number of one-dimensional nanostructures 10 to be adjusted.

또한, 1차원 나노 구조물들(10)이 몰드(200)의 특정 영역 즉, 제1 패턴(210) 상에 보다 잘 접착되도록 하기 위하여 접착막(230)을 제1 패턴(210) 상에 더 형성할 수 있다. 본 발명의 일 실시예에 따르면, 자기조립 단분자막(self-assembled monolayer: SAM)을 제1 패턴(210)의 표면상에 형성한다. 예를 들어, 옥타데실-트리클로로실란 단분자막(octadecyl-trichlorosilane monolayer: OTS), 3-아미노프로필-트리메토옥실란(3-aminopropyl trimethoxysilane: APS)막 등을 제1 패턴(210)의 표면상에 형성할 수 있다. 여기서, OTS는 소수성의 중성 단분자막이며, APS막은 친수성으로서 양전하를 띤 단분자막이다. 접착막(230)을 제1 패턴(210) 상에 형성함에 따라, 1차원 나노 구조물들(10)은 제1 패턴(210)이 형성되지 않은 몰드(200)의 표면에 비해 제1 패턴(210)의 표면상에 보다 잘 접착될 수 있다.In addition, in order for the one-dimensional nanostructures 10 to be better adhered to a specific region of the mold 200, that is, the first pattern 210, an adhesive film 230 is further formed on the first pattern 210. can do. According to one embodiment of the present invention, a self-assembled monolayer (SAM) is formed on the surface of the first pattern 210. For example, an octadecyl-trichlorosilane monolayer (OTS), a 3-aminopropyl trimethoxysilane (APS) film, or the like may be formed on the surface of the first pattern 210. Can be formed. Here, OTS is a hydrophobic neutral monomolecular film, and APS membrane is a hydrophilic monomolecular film. As the adhesive layer 230 is formed on the first pattern 210, the one-dimensional nanostructures 10 may have a first pattern 210 compared to the surface of the mold 200 in which the first pattern 210 is not formed. Can be better adhered to the surface.

도 7을 참조하면, 몰드(200)에 에너지를 공급하여 몰드(200)에 약하게 접착된 1차원 나노 구조물들(10)을 분리시켜 제거할 수 있다. 특히 접착막(230)이 제1 패턴(210)의 표면상에 형성된 경우에는, 상기 에너지 공급에 의해 접착막(230)이 형성되지 않은 몰드(200)의 표면상에 접착된 1차원 나노 구조물들(10)이 용이하게 제거될 수 있다. Referring to FIG. 7, energy may be supplied to the mold 200 to separate and remove the one-dimensional nanostructures 10 that are weakly bonded to the mold 200. In particular, when the adhesive film 230 is formed on the surface of the first pattern 210, the one-dimensional nanostructures adhered to the surface of the mold 200 in which the adhesive film 230 is not formed by the energy supply. (10) can be easily removed.

본 발명의 일 실시예에 따르면, 질소 가스를 몰드(200) 상으로 불어넣어 에 너지를 공급한다. 본 발명의 다른 실시예에 따르면, 초음파를 몰드(200) 상에 조사하여 에너지를 공급할 수 있다.According to one embodiment of the invention, nitrogen gas is blown onto the mold 200 to supply energy. According to another embodiment of the present invention, ultrasonic waves may be irradiated onto the mold 200 to supply energy.

도 8을 참조하면, 접착막(230)을 몰드(200)로부터 제거하여, 1차원 나노 구조물들(10)과 몰드(200)와의 접착력을 약화시킬 수 있다.Referring to FIG. 8, the adhesive film 230 may be removed from the mold 200 to weaken the adhesion between the one-dimensional nanostructures 10 and the mold 200.

본 발명의 일 실시예에 따르면, 자외선을 사용하여 접착막(230)을 분해하는 건식 세정 공정 즉, 자외선/오존 처리 공정을 통해 접착막(230)을 제거할 수 있다. 본 발명의 다른 실시예에 따르면, 플라즈마 처리 공정을 통해 몰드(200)로부터 접착막(230)을 제거할 수 있다.According to an embodiment of the present invention, the adhesive film 230 may be removed through a dry cleaning process that decomposes the adhesive film 230 using ultraviolet rays, that is, an ultraviolet / ozone treatment process. According to another embodiment of the present invention, the adhesive film 230 may be removed from the mold 200 through a plasma treatment process.

한편 접착막(230) 제거 공정으로서 상기 자외선/오존 처리 공정을 수행할 때 발생하는 수산기(-OH)에 의해 1차원 나노 구조물들(10)이 친수성을 띠거나 혹은 음전하를 띨 수 있다.Meanwhile, the 1D nanostructures 10 may be hydrophilic or negatively charged by hydroxyl groups (-OH) generated when the ultraviolet / ozone treatment process is performed as the adhesive film 230.

도 9를 참조하면, 1차원 나노 구조물들(10)이 잔류하는 제1 패턴(210)이 제2 기판(300)에 대향하도록 한 상태에서 몰드(200)를 제2 기판(300)을 향하도록 이동시켜, 몰드(200)를 제2 기판(300)상에 접촉시킨다. 이에 따라, 몰드(200) 상에 접착된 1차원 나노 구조물들(10)이 제2 기판(300) 상으로 전사된다. 이때, 몰드(200)에 일정한 압력을 가하여 1차원 나노 구조물들(10)이 제2 기판(300)에 보다 잘 전사되도록 할 수 있다.Referring to FIG. 9, the mold 200 is directed toward the second substrate 300 with the first pattern 210 remaining with the one-dimensional nanostructures 10 facing the second substrate 300. By moving, the mold 200 is brought into contact with the second substrate 300. Accordingly, the one-dimensional nanostructures 10 adhered to the mold 200 are transferred onto the second substrate 300. In this case, a certain pressure may be applied to the mold 200 so that the one-dimensional nanostructures 10 may be better transferred to the second substrate 300.

한편, 1차원 나노 구조물들(10)이 제2 기판(300) 상으로 전사되는 비율을 높이기 위해, 제2 기판(300)의 표면을 처리하는 단계를 더 수행할 수 있다.Meanwhile, in order to increase the rate at which the one-dimensional nanostructures 10 are transferred onto the second substrate 300, the surface of the second substrate 300 may be further processed.

본 발명의 일 실시예에 따르면, 자외선/오존 처리 공정을 수행하여, 제2 기 판(300) 표면이 친수성을 갖도록 한다. 본 발명의 다른 실시예에 따르면, 제2 기판(300) 표면에 친수성의 양전하를 띤 APS막(310)을 형성할 수 있다. 본 발명의 또 다른 실시예에 따르면, 피엠엠에이(polymethyl methacrylate: PMMA)를 제2 기판(300) 표면에 코팅한 후 가열하여, 상기 PMMA막의 점도를 증가시킴으로써 접착성을 증가시킬 수 있다.According to an embodiment of the present invention, the UV / ozone treatment process is performed to make the surface of the second substrate 300 hydrophilic. According to another embodiment of the present invention, a hydrophilic positively charged APS film 310 may be formed on the surface of the second substrate 300. According to another embodiment of the present invention, the polymethyl methacrylate (PMMA) is coated on the surface of the second substrate 300 and heated to increase the viscosity of the PMMA film to increase the adhesion.

도 10을 참조하면, 전술한 공정을 통해 1차원 나노 구조물들(10)이 제2 기판(300) 상에 일정한 방향으로 배열된다. 즉, 각 1차원 나노 구조물들(10)은 상기 제1 방향으로 연장되도록 배열될 수 있다. 이에 따라, 1차원 나노 구조물들(10)은 제2 기판(300) 상에 원하는 방향으로 혹은 미리 디자인된 패턴으로 배열될 수 있다.Referring to FIG. 10, the one-dimensional nanostructures 10 are arranged in a predetermined direction on the second substrate 300 through the above-described process. That is, each one-dimensional nanostructures 10 may be arranged to extend in the first direction. Accordingly, the one-dimensional nanostructures 10 may be arranged on the second substrate 300 in a desired direction or in a predesigned pattern.

본 발명의 실시예들에 따르면, 일정한 패턴이 형성된 몰드를 1차원 나노 구조물들이 형성된 제1 기판 상으로 일정한 방향을 따라 이동시킴으로써 상기 1차원 나노 구조물들을 상기 몰드 특히, 상기 패턴 상에 접착시킨다. 이후 상기 몰드를 제2 기판에 접촉시킴으로써 혹은 이와 함께 가압함으로써, 상기 1차원 나노 구조물들을 상기 제2 기판에 전사시킨다. 한편, 상기 1차원 나노 구조물들이 상기 몰드의 패턴에 보다 잘 접착되도록 상기 패턴 표면상에 접착막을 부가적으로 형성할 수 있으며, 또한 상기 몰드로부터 상기 제2 기판으로 상기 1차원 나노 구조물들이 보다 잘 전사되도록 상기 제2 기판의 표면 처리를 더 수행할 수 있다. 이와 같이 간단한 공정들을 수행함으로써, 상기 제2 기판 상에 상기 1차원 나노 구조물들을 원하는 방향 혹은 미리 디자인된 패턴으로 효율적으로 배열할 수 있다.According to embodiments of the present invention, the one-dimensional nanostructures are adhered to the mold, in particular, the pattern by moving a mold having a predetermined pattern along a predetermined direction onto the first substrate on which the one-dimensional nanostructures are formed. The one-dimensional nanostructures are then transferred to the second substrate by contacting or pressing the mold with the second substrate. Meanwhile, an adhesive film may be additionally formed on the pattern surface so that the one-dimensional nanostructures are better adhered to the pattern of the mold, and the one-dimensional nanostructures are better transferred from the mold to the second substrate. Surface treatment of the second substrate may be further performed. By performing such simple processes, the one-dimensional nanostructures may be efficiently arranged on the second substrate in a desired direction or a predesigned pattern.

한편, 도 11 및 12는 본 발명의 다른 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 측면도들이다.11 and 12 are side views illustrating a method of arranging a 1-dimensional nanostructure according to other embodiments of the present invention.

도 11을 참조하면, 플레이트(400) 상에 실린더(420)가 배치된다. 또한, 플레이트(400) 상에는 지지대(410)가 배치되어, 1차원 나노 구조물들(10)이 형성된 제1 기판(100)과 스트링(430)으로 연결된다. 스트링(430)은 일정한 길이를 갖는다. 실린더(420) 표면에는 몰드(200)가 배치되며, 몰드(200) 상에는 일정한 패턴(210, 220, 도 2 내지 4 참조)이 형성된다.Referring to FIG. 11, a cylinder 420 is disposed on a plate 400. In addition, the support 410 is disposed on the plate 400 to be connected to the first substrate 100 on which the one-dimensional nanostructures 10 are formed and the string 430. String 430 has a constant length. The mold 200 is disposed on the surface of the cylinder 420, and a predetermined pattern 210, 220 (see FIGS. 2 to 4) is formed on the mold 200.

실린더(420)가 제1 방향의 중심축을 중심으로 회전하여, 플레이트(400) 상에서 제2 방향으로 이동한다. 이에 따라, 제1 기판(100)에 형성된 1차원 나노 구조물들(10)이 실린더(420) 표면에 형성된 몰드(200) 상으로 접착된다.The cylinder 420 rotates about the central axis of the first direction and moves in the second direction on the plate 400. Accordingly, the one-dimensional nanostructures 10 formed on the first substrate 100 are bonded onto the mold 200 formed on the surface of the cylinder 420.

즉, 몰드(200)의 각 지점은 제1 기판(100)과 일정 거리 이격된 상태에서 혹은 실질적으로 접촉한 상태에서 제1 기판(100)의 대응하는 영역 아래 부분을 통과하며, 이때 제1 기판(100)에 형성된 1차원 나노 구조물들(10)이 몰드(200)와 접촉하게 됨으로써 몰드(200)에 접착된다. 상기 이격 거리 혹은 제1 기판(100)이 몰드(200)에 미치는 압력은 제1 기판(100)의 무게를 조절함으로써 적절히 조절할 수 있다. That is, each point of the mold 200 passes through a portion below the corresponding area of the first substrate 100 in a state where the mold 200 is spaced apart or substantially in contact with the first substrate 100. The one-dimensional nanostructures 10 formed in the 100 are brought into contact with the mold 200, thereby adhering to the mold 200. The separation distance or the pressure applied to the mold 200 by the first substrate 100 may be appropriately adjusted by adjusting the weight of the first substrate 100.

본 실시예에서는 몰드(200) 전체가 제1 기판(100)에 평행한 방향으로 이동하는 것이 아니라, 몰드(200)의 각 지점들이 제1 기판(100)의 대응하는 영역 상에서만 국지적으로 평행한 방향으로 이동하여 1차원 나노 구조물들(10)과 접촉하며, 곧 제1 기판(100)으로부터 멀어지게 된다. 따라서 1차원 나노 구조물들(10) 혹은 제1 기판(100)과 몰드(200)와의 마찰력이 상대적으로 낮으므로, 도 1 내지 도 10을 참조로 설명한 실시예에 비해서, 몰드(200)와 제1 기판(100) 사이의 이격 거리 혹은 압력의 범위를 보다 넓게 가질 수 있다.In this embodiment, the entire mold 200 does not move in a direction parallel to the first substrate 100, but each point of the mold 200 is locally parallel only on a corresponding region of the first substrate 100. It moves in the direction to contact the one-dimensional nanostructures 10, and soon away from the first substrate 100. Therefore, since the frictional force between the one-dimensional nanostructures 10 or the first substrate 100 and the mold 200 is relatively low, compared to the embodiment described with reference to FIGS. 1 to 10, the mold 200 and the first one are described. It can have a wider range of separation distance or pressure between the substrate 100.

한편, 도시하지는 않았지만, 제2 기판을 실린더(420) 진행 방향의 플레이트(400) 상에 배치하여, 몰드(200) 상에 접착된 1차원 나노 구조물들(10)을 상기 제2 기판으로 용이하게 전사시킬 수 있다.Although not shown, the second substrate is disposed on the plate 400 in the advancing direction of the cylinder 420, so that the one-dimensional nanostructures 10 bonded on the mold 200 can be easily used as the second substrate. Can be transferred

도 11 및 12를 참조로 설명한 1차원 나노 구조물 배열 방법은 예시적인 것으로서, 실린더 상에 몰드를 배치하고 상기 실린더를 회전시켜, 상기 몰드를 제1 기판 혹은 제2 기판과 접촉시킴으로써 1차원 나노 구조물들을 전사시키는 방법의 경우 본원 발명의 범위에 속함은 당업자라면 충분히 이해할 수 있을 것이다.The method of arranging the one-dimensional nanostructures described with reference to FIGS. 11 and 12 is exemplary, and by placing a mold on a cylinder and rotating the cylinder, the one-dimensional nanostructures are contacted by contacting the mold with a first substrate or a second substrate. It will be understood by those skilled in the art that the method of transcription falls within the scope of the present invention.

도 13 및 도 14는 본 발명의 실시예들에 따른 반도체 제조 방법을 설명하기 위한 사시도들이다.13 and 14 are perspective views illustrating a method of manufacturing a semiconductor in accordance with embodiments of the present invention.

도 13을 참조하면, 제3 기판(500) 상에 하부 게이트 전극(510)을 형성하고, 하부 게이트 전극(510) 상에 하부 게이트 절연막(520)을 형성한다.Referring to FIG. 13, a lower gate electrode 510 is formed on the third substrate 500, and a lower gate insulating layer 520 is formed on the lower gate electrode 510.

하부 게이트 전극(510)은 금속, 금속 질화물, 도핑된 폴리실리콘 등을 사용하여 형성할 수 있다. 하부 게이트 절연막(520)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성할 수 있다.The lower gate electrode 510 may be formed using metal, metal nitride, doped polysilicon, or the like. The lower gate insulating layer 520 may be formed using silicon oxide, metal oxide, or the like.

이후, 도 1 내지 10을 참조하여 설명한 방법과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 1차원 나노 구조물들(10)을 하부 게이트 절연막(520) 상에 일정한 방향으로 배열한다. 본 발명의 일 실시예에 따르면, 각 1차원 나노 구 조물들(10)은 제3 기판(500)에 평행한 제1 방향으로 연장되고, 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 1차원 나노 구조물들(10)이 일정한 간격으로 배열된다. Subsequently, by performing processes substantially the same as or similar to those described with reference to FIGS. 1 to 10, the one-dimensional nanostructures 10 are arranged on the lower gate insulating layer 520 in a predetermined direction. According to one embodiment of the present invention, each one-dimensional nanostructures 10 extend in a first direction parallel to the third substrate 500, along a second direction substantially perpendicular to the first direction The one-dimensional nanostructures 10 are arranged at regular intervals.

도 14를 참조하면, 1차원 나노 구조물들(10)의 단부들을 덮으면서 하부 게이트 절연막(520) 상에 소스/드레인 전극(530)을 형성한다. 소스/드레인 전극(530)은 도핑된 폴리실리콘, 금속 등을 사용하여 형성될 수 있다.Referring to FIG. 14, source / drain electrodes 530 are formed on the lower gate insulating layer 520 while covering end portions of the one-dimensional nanostructures 10. The source / drain electrodes 530 may be formed using doped polysilicon, metal, or the like.

이에 따라, 1차원 나노 구조물들(10)을 채널로 사용하는 반도체 장치가 완성된다. 전술한 1차원 나노 구조물 배열 방법을 사용함으로써 1차원 나노 구조물들(10)을 제3 기판(500) 상에 효과적으로 배열할 수 있으므로, 1차원 나노 구조물 채널을 포함하는 반도체 장치를 용이하게 제조할 수 있다.Accordingly, a semiconductor device using the one-dimensional nanostructures 10 as a channel is completed. Since the one-dimensional nanostructures 10 may be effectively arranged on the third substrate 500 by using the above-described one-dimensional nanostructure array method, the semiconductor device including the one-dimensional nanostructure channel may be easily manufactured. have.

도 15 및 도 16은 본 발명의 다른 실시예들에 따른 반도체 제조 방법을 설명하기 위한 사시도들이다. 도 15 및 도 16에서는 도 13 및 도 14에서 설명한 반도체 장치 상에 다른 구조물들을 형성하여 전체적으로 하나의 반도체 장치를 제조하는 것을 도시하고 있지만, 당업자라면 하부 게이트 전극(510) 및 하부 게이트 절연막(520)을 형성하지 않고, 1차원 나노 구조물들(10) 및 소스/드레인 전극(530) 상에 후술하는 구조물들을 형성하여 하나의 반도체 장치를 형성하는 것도 본 발명의 범위에 속함을 이해할 것이다. 15 and 16 are perspective views illustrating a method of manufacturing a semiconductor in accordance with another embodiment of the present invention. 15 and 16 illustrate the manufacture of one semiconductor device as a whole by forming other structures on the semiconductor devices described with reference to FIGS. 13 and 14, but those skilled in the art will appreciate the lower gate electrode 510 and the lower gate insulating film 520. It will be appreciated that it is also within the scope of the present invention to form one semiconductor device by forming structures to be described below on the one-dimensional nanostructures 10 and the source / drain electrodes 530 without forming the same.

도 15를 참조하면, 노출된 1차원 나노 구조물들(10) 부분을 덮는 상부 게이트 절연막(540)을 형성한다. 이때, 상부 게이트 절연막(540)은 소스/드레인 전극(530) 일부 상에도 형성될 수 있다. 상부 게이트 절연막(540)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성할 수 있다.Referring to FIG. 15, an upper gate insulating layer 540 is formed to cover portions of exposed one-dimensional nanostructures 10. In this case, the upper gate insulating layer 540 may be formed on a portion of the source / drain electrode 530. The upper gate insulating layer 540 may be formed using silicon oxide, metal oxide, or the like.

도 16을 참조하면, 상부 게이트 절연막(540) 상에 상부 게이트 전극(550)을 형성한다. 상부 게이트 전극(550)은 금속, 금속 질화물, 도핑된 폴리실리콘 등을 사용하여 형성할 수 있다. Referring to FIG. 16, an upper gate electrode 550 is formed on the upper gate insulating layer 540. The upper gate electrode 550 may be formed using metal, metal nitride, doped polysilicon, or the like.

이에 따라, 1차원 나노 구조물들(10)을 채널로 사용하는 반도체 장치가 완성된다. 전술한 1차원 나노 구조물 배열 방법을 사용함으로써 1차원 나노 구조물들(10)을 제3 기판(500) 상에 효과적으로 배열할 수 있으므로, 1차원 나노 구조물 채널을 포함하는 반도체 장치를 용이하게 제조할 수 있다.Accordingly, a semiconductor device using the one-dimensional nanostructures 10 as a channel is completed. Since the one-dimensional nanostructures 10 may be effectively arranged on the third substrate 500 by using the above-described one-dimensional nanostructure array method, the semiconductor device including the one-dimensional nanostructure channel may be easily manufactured. have.

전술한 바와 같이 본 발명의 실시예들에 따르면, 제1 기판에서 성장한 1차원 나노 구조물들을 일정한 패턴이 형성된 몰드 상으로 접착시키고, 이후 상기 몰드를 제2 기판에 접촉시킴으로써, 상기 1차원 나노 구조물들을 상기 제2 기판에 전사시킨다. 이와 같이 간단한 공정들을 수행함으로써, 상기 제2 기판 상에 상기 1차원 나노 구조물들을 원하는 방향으로 효율적으로 배열할 수 있다. 또한, 상기 1차원 나노 구조물 배열 방법을 이용하여, 1차원 나노 구조물 채널을 갖는 반도체 장치를 용이하게 제조할 수 있다. 특히, 상기 1차원 나노 구조물 배열 방법은 올 프린팅 인쇄 소자에 유용하게 적용될 수 있다.As described above, in accordance with embodiments of the present invention, the one-dimensional nanostructures grown on the first substrate are adhered onto a mold having a predetermined pattern, and then the mold is contacted with a second substrate to thereby form the one-dimensional nanostructures. Transfer to the second substrate. By performing these simple processes, the one-dimensional nanostructures may be efficiently arranged on the second substrate in a desired direction. In addition, by using the one-dimensional nanostructure array method, a semiconductor device having a one-dimensional nanostructure channel can be easily manufactured. In particular, the one-dimensional nanostructure array method can be usefully applied to all-printed printing device.

상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다. Although described with reference to the preferred embodiments of the present invention as described above, those skilled in the art without departing from the spirit and scope of the present invention described in the claims various modifications and It can be understood that changes can be made.

도 1, 2, 5, 9 및 10은 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 사시도들이다.1, 2, 5, 9 and 10 are perspective views for explaining a method of arranging one-dimensional nanostructures according to embodiments of the present invention.

도 3 및 4는 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 저면도들이다. 구체적으로, 도 3 및 4는 상기 1차원 나노 구조물 배열 방법에 사용되는 몰드(mold)들의 저면도들이다.3 and 4 are bottom views for explaining a method of arranging one-dimensional nanostructures according to embodiments of the present invention. Specifically, FIGS. 3 and 4 are bottom views of molds used in the one-dimensional nanostructure array method.

도 6 내지 8은 본 발명의 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 측면도들이다. 6 to 8 are side views for explaining a method of arranging one-dimensional nanostructures according to embodiments of the present invention.

도 11 및 12는 본 발명의 다른 실시예들에 따른 1차원 나노 구조물 배열 방법을 설명하기 위한 측면도들이다.11 and 12 are side views for explaining a method of arranging one-dimensional nanostructures according to other embodiments of the present invention.

도 13 내지 14는 본 발명의 실시예들에 따른 반도체 제조 방법을 설명하기 위한 사시도들이다.13 to 14 are perspective views illustrating a method of manufacturing a semiconductor according to embodiments of the present invention.

도 15 내지 16은 본 발명의 다른 실시예들에 따른 반도체 제조 방법을 설명하기 위한 사시도들이다.15 to 16 are perspective views illustrating a method of manufacturing a semiconductor in accordance with other embodiments of the present invention.

＜도면의 주요 부분에 대한 부호의 설명＞Description of the Related Art

10 : 1차원 나노 구조물 100, 300, 500 : 제1, 제2, 제3 기판10: one-dimensional nanostructure 100, 300, 500: first, second, third substrate

210, 220 : 제1, 제2 패턴 230 : 접착막210, 220: first and second patterns 230: adhesive film

310 : APS막 400 : 플레이트310: APS film 400: plate

410 : 지지대 420 : 실린더410: support 420: cylinder

430 : 스트링 510 : 하부 게이트 전극430: string 510: lower gate electrode

520 : 하부 게이트 절연막 530 : 소스/드레인 전극520: lower gate insulating layer 530: source / drain electrodes

540 : 상부 게이트 절연막 550 : 상부 게이트 전극540: upper gate insulating film 550: upper gate electrode

Claims (10)

일정한 패턴을 갖는 몰드를 복수 개의 1차원 나노 구조물들이 형성된 제1 기판 상으로 상기 제1 기판에 평행한 방향을 따라 이동시켜, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시키는 단계; 및Moving a mold having a predetermined pattern onto a first substrate having a plurality of one-dimensional nanostructures in a direction parallel to the first substrate, thereby adhering the one-dimensional nanostructures onto the mold; And 상기 몰드를 제2 기판 상에 접촉시킴으로써, 상기 몰드 상에 접착된 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시키는 단계를 포함하는 1차원 나노 구조물 배열 방법.Transferring the one-dimensional nanostructures adhered on the mold onto the second substrate by contacting the mold on a second substrate. 제1항에 있어서, 상기 몰드의 패턴은 양각 패턴이고, 상기 양각 패턴의 표면상에는 상기 1차원 나노 구조물들이 상기 몰드에 접착하도록 하는 접착막이 형성되어 있는 것을 특징으로 하는 1차원 나노 구조물 배열 방법.The method of claim 1, wherein the pattern of the mold is an embossed pattern, and an adhesive film is formed on the surface of the embossed pattern to allow the one-dimensional nanostructures to adhere to the mold. 제2항에 있어서, 상기 몰드는 폴리디메틸실록산(polydimethylsiloxane: PDMS)를 포함하고, 상기 접착막은 자기조립 단분자막(self-assembled monolayer: SAM)인 것을 특징으로 하는 1차원 나노 구조물 배열 방법.The method of claim 2, wherein the mold comprises polydimethylsiloxane (PDMS) and the adhesive layer is a self-assembled monolayer (SAM). 제1항에 있어서, 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시키기 이전에, The method of claim 1, prior to transferring the one-dimensional nanostructures onto the second substrate, 상기 몰드 상에 질소 가스를 불어넣거나 혹은 초음파를 조사하여 상기 1차원 나노 구조물들 중 일부를 상기 몰드로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 1차원 나노 구조물 배열 방법.And removing some of the one-dimensional nanostructures from the mold by blowing nitrogen gas onto the mold or by irradiating with ultrasonic waves. 제1항에 있어서, 상기 1차원 나노 구조물들을 상기 제2 기판 상으로 전사시키기 이전에, The method of claim 1, prior to transferring the one-dimensional nanostructures onto the second substrate, 자외선/오존 처리 공정을 통해 상기 접착막을 상기 몰드로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 1차원 나노 구조물 배열 방법.The method of claim 1, further comprising removing the adhesive film from the mold through an ultraviolet / ozone treatment process. 제5항에 있어서, 상기 자외선/오존 처리 공정을 수행하는 동안, 상기 1차원 나노 구조물들을 친수성을 띠게 하거나 혹은 음전하를 띠게 하는 단계를 더 포함하는 것을 특징으로 하는 1차원 나노 구조물 배열 방법.The method of claim 5, further comprising making the one-dimensional nanostructures hydrophilic or negatively charged during the ultraviolet / ozone treatment process. 제1항에 있어서, 상기 몰드를 상기 제2 기판 상에 접촉시키는 단계는 상기 몰드를 통해 상기 제2 기판을 가압하는 단계를 더 포함하는 것을 특징으로 하는 1차원 나노 구조물 배열 방법.The method of claim 1, wherein contacting the mold onto the second substrate further comprises pressing the second substrate through the mold. 일정한 패턴을 갖는 몰드가 표면상에 부착된 실린더를 회전시켜, 복수 개의 1차원 나노 구조물들이 형성된 제1 기판에 근접하도록 이동시킴으로써, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시키는 단계; 및Bonding the one-dimensional nanostructures onto the mold by rotating a cylinder having a pattern having a predetermined pattern attached thereto on the surface to move the cylinder close to the first substrate on which the plurality of one-dimensional nanostructures are formed; And 상기 몰드를 제2 기판 상에 접촉시킴으로써, 상기 몰드 상에 접착된 상기 1 차원 나노 구조물들을 상기 제2 기판 상으로 전사시키는 단계를 포함하는 1차원 나노 구조물 배열 방법.Transferring the one-dimensional nanostructures adhered on the mold onto the second substrate by contacting the mold on a second substrate. 제2 기판 상에 하부 게이트 전극을 형성하는 단계;Forming a lower gate electrode on the second substrate; 상기 하부 게이트 전극 상에 하부 게이트 절연막을 형성하는 단계;Forming a lower gate insulating layer on the lower gate electrode; 일정한 패턴을 갖는 몰드를 복수 개의 1차원 나노 구조물들이 형성된 제1 기판 상으로 상기 제1 기판과 평행한 방향을 따라 이동시켜, 상기 1차원 나노 구조물들을 상기 몰드 상에 접착시키는 단계; Moving a mold having a predetermined pattern onto a first substrate on which a plurality of one-dimensional nanostructures are formed, in a direction parallel to the first substrate, thereby adhering the one-dimensional nanostructures onto the mold; 상기 몰드를 상기 하부 게이트 절연막에 접촉시킴으로써, 상기 몰드 상에 접착된 상기 1차원 나노 구조물들을 상기 하부 게이트 절연막 상으로 전사시키는 단계; 및Transferring the one-dimensional nanostructures adhered on the mold onto the lower gate insulating film by contacting the mold with the lower gate insulating film; And 상기 1차원 나노 구조물들 양단에 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.Forming a source / drain electrode across the one-dimensional nanostructures. 제9항에 있어서,10. The method of claim 9, 상기 나노 와이어들을 덮는 상부 게이트 절연막을 형성하는 단계; 및Forming an upper gate insulating film covering the nanowires; And 상기 상부 게이트 절연막 상에 상부 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.And forming an upper gate electrode on the upper gate insulating film.
KR1020080117868A 2008-11-26 2008-11-26 1 method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same KR101583517B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080117868A KR101583517B1 (en) 2008-11-26 2008-11-26 1 method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117868A KR101583517B1 (en) 2008-11-26 2008-11-26 1 method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20100059187A true KR20100059187A (en) 2010-06-04
KR101583517B1 KR101583517B1 (en) 2016-01-20

Family

ID=42360530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117868A KR101583517B1 (en) 2008-11-26 2008-11-26 1 method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR101583517B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099750A2 (en) * 2010-02-11 2011-08-18 연세대학교 산학협력단 Nanowire alignment method using a three-dimensional structure, three-dimensional framework for nanowire alignment, manufacturing method for a three-dimensional framework for nanowire alignment, and transfer printing method for an aligned nanowire
KR101273695B1 (en) * 2010-11-17 2013-06-14 경희대학교 산학협력단 Method for forming graphene pattern and method for manufacturing electronic element having graphene pattern
KR20160059531A (en) * 2014-11-18 2016-05-27 영남대학교 산학협력단 Preparing method of transparent electrode having silver nanowires
CN110044463A (en) * 2019-04-28 2019-07-23 陕西师范大学 A kind of sensing arrangement based on Fibre Optical Sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024564A (en) * 2004-09-14 2006-03-17 삼성에스디아이 주식회사 Method for aligning carbon nanotubes and method of manufacturing field emission device using the same
KR100678537B1 (en) * 2006-01-06 2007-02-02 재단법인서울대학교산학협력재단 Method for forming a micro-pattern by using a thin-layer transfer technique
KR20070072168A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024564A (en) * 2004-09-14 2006-03-17 삼성에스디아이 주식회사 Method for aligning carbon nanotubes and method of manufacturing field emission device using the same
KR20070072168A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof
KR100678537B1 (en) * 2006-01-06 2007-02-02 재단법인서울대학교산학협력재단 Method for forming a micro-pattern by using a thin-layer transfer technique

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099750A2 (en) * 2010-02-11 2011-08-18 연세대학교 산학협력단 Nanowire alignment method using a three-dimensional structure, three-dimensional framework for nanowire alignment, manufacturing method for a three-dimensional framework for nanowire alignment, and transfer printing method for an aligned nanowire
WO2011099750A3 (en) * 2010-02-11 2012-02-02 연세대학교 산학협력단 Nanowire alignment method using a three-dimensional structure, three-dimensional framework for nanowire alignment, manufacturing method for a three-dimensional framework for nanowire alignment, and transfer printing method for an aligned nanowire
KR101273695B1 (en) * 2010-11-17 2013-06-14 경희대학교 산학협력단 Method for forming graphene pattern and method for manufacturing electronic element having graphene pattern
KR20160059531A (en) * 2014-11-18 2016-05-27 영남대학교 산학협력단 Preparing method of transparent electrode having silver nanowires
CN110044463A (en) * 2019-04-28 2019-07-23 陕西师范大学 A kind of sensing arrangement based on Fibre Optical Sensor

Also Published As

Publication number Publication date
KR101583517B1 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
US8216636B2 (en) Method of aligning nanotubes
US7422980B1 (en) Methods of positioning and/or orienting nanostructures
Long et al. Recent advances in large-scale assembly of semiconducting inorganic nanowires and nanofibers for electronics, sensors and photovoltaics
Su et al. The art of aligning one-dimensional (1D) nanostructures
TWI469916B (en) Nanowire manufacturing method
WO2007105405A1 (en) Method and device for mounting anisotropically-shaped member, method of manufacturing electronic device, electronic device, and display
Núñez et al. Integration techniques for micro/nanostructure-based large-area electronics
CN101036086A (en) A flexible nano-imprint stamp
KR20140097332A (en) Damascene template for directed assembly and transfer of nanoelements
US8329386B2 (en) Method to assemble nano-structure on a substrate and nano-molecule device comprising nano-structure formed thereby
KR101583517B1 (en) 1 method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same
WO2004092836A1 (en) Fabrication of nanostructures
KR20170006208A (en) Method of forming graphene nanopattern, graphene-containing device and method of manufacturing graphene-containing device
KR20130138877A (en) Method for manufacturing pattern, pattern manufactured by the same and application using the same
KR101356010B1 (en) Method for manufacturing nanostructure using 2-dimensional transfer layer, nanostructure manufactured by the same and application device comprising the same
JP7026120B2 (en) Damaching template for nanoelement printing made without chemical mechanical flattening
KR101029995B1 (en) High Integrating Method of 1 Dimensional or 2 Dimensional Conductive Nanowires Using Charged Materials, and High Integrated Conductive Nanowires by the Same
US7709298B2 (en) Selectively altering a predetermined portion or an external member in contact with the predetermined portion
KR101976919B1 (en) Complex structures including low­dimensional nanomaterial layer of suspending structure and method of manufacturing the same
KR100841457B1 (en) Method for preparing nano-circuit including V2O5 nanowire pattern
KR101604912B1 (en) Method for manufacturing nano metal line
De Pamphilis et al. Selective removal of contact printed nanowires for lithography-free patterning
Salimitari et al. Assembly of Single-nanowires by Combining Soft Transfer and Surface Controlled Contact Printing
Oh et al. Silicon nanowire bridge arrays with dramatically improved yields enabled by gold colloids functionalized with HF acid and poly-L-Lysine
KR101620030B1 (en) Method for Forming Organic Materials Pattern Using Elelctrospinning Porcess

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 5