KR20070072168A - Thin film transistor, liquid crystal display including the same and method for manufacturing thereof - Google Patents

Thin film transistor, liquid crystal display including the same and method for manufacturing thereof Download PDF

Info

Publication number
KR20070072168A
KR20070072168A KR1020050136157A KR20050136157A KR20070072168A KR 20070072168 A KR20070072168 A KR 20070072168A KR 1020050136157 A KR1020050136157 A KR 1020050136157A KR 20050136157 A KR20050136157 A KR 20050136157A KR 20070072168 A KR20070072168 A KR 20070072168A
Authority
KR
South Korea
Prior art keywords
mold
thin film
film transistor
nanomaterial
layer
Prior art date
Application number
KR1020050136157A
Other languages
Korean (ko)
Other versions
KR101197767B1 (en
Inventor
박미경
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050136157A priority Critical patent/KR101197767B1/en
Publication of KR20070072168A publication Critical patent/KR20070072168A/en
Application granted granted Critical
Publication of KR101197767B1 publication Critical patent/KR101197767B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

A TFT(Thin Film Transistor), an LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to exactly array a nano material layer at a desired position, thereby enhancing the yield. A gate insulation layer(326) covers a gate electrode(328). A nano material layer is formed on the gate insulation layer in order to be overlapped with the gate electrode by means of a mold with a prominence and depression shape. The prominence and depression shape is one of a saw-toothed shape or a circular shape. A source electrode and a drain electrode are separated oppositely to each other and partially overlapped with the gate electrode at the upper portion of the nano material layer. The nano material layer has the same direction as the channel formed between the source and drain electrodes. The liquid prepolymer is coated on the prominence and depression mold in order to form the nano material layer.

Description

박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의 제조 방법{Thin film transistor, liquid crystal display including the same and method for manufacturing thereof}Thin film transistor, liquid crystal display device having same, and method for manufacturing same {Thin film transistor, liquid crystal display including the same and method for manufacturing according}

도 1은 종래 박막 트랜지스터를 제조할 때 발생하는 하나의 일예를 보여주기 위한 도.1 is a view for showing an example occurring when manufacturing a conventional thin film transistor.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도.2A to 2D are cross-sectional views illustrating a manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention.

도 3a 내지 도 3e는 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 요철형 몰드를 이용하여 형성하는 방법을 보여주기 위한 공정 단면도.3A to 3E are cross-sectional views illustrating a method of forming a nanomaterial layer on the gate insulating layer of a thin film transistor using an uneven mold.

도 4는 도 3e에 도시한 박막 트랜지스터의 나노 물질층이 구비된 액정표시장치의 부분 레이아웃도.FIG. 4 is a partial layout view of a liquid crystal display device having a nano material layer of the thin film transistor shown in FIG. 3E.

도 5는 도 4의 박막 트랜지스터가 구비된 액정표시장치를 나타낸 분해 사시도.5 is an exploded perspective view illustrating a liquid crystal display device having the thin film transistor of FIG. 4.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

210 : 기판 220, 328, 415 : 게이트 전극210: substrate 220, 328, 415: gate electrode

225, 326 : 게이트 절연층 230, 430 : 나노 물질층225, 326: gate insulating layer 230, 430: nanomaterial layer

240, 424 : 드레인 전극 242, 422 : 소스 전극240 and 424 drain electrodes 242 and 422 source electrodes

310 : 제 1 몰드 320 : 제 2 몰드310: first mold 320: second mold

322 : 나노 물질 324 : 스퀴즈(Squeeze)322 Nanomaterial 324 Squeeze

410 : 게이트 라인 420 : 데이터 라인410: gate line 420: data line

500 : 액정표시패널 510 : 하부 기판500: liquid crystal display panel 510: lower substrate

520 : 상부 기판 530 : 게이트 TCP520: upper substrate 530: gate TCP

535 : 게이트 PCB 540 : 데이터 TCP535: Gate PCB 540: Data TCP

545 : 데이터 PCB 550 : 백라이트 유닛545: data PCB 550: backlight unit

551 : 광학 시트 552 : 확산판551 optical sheet 552 diffuser plate

553 : 몰드 프레임 554 : 램프553 mold frame 554 lamp

555 : 반사판 560 : 탑 샤시555: reflector 560: top chassis

570 : 바텀 샤시 A : 요철형 부위 570: bottom chassis A: uneven portion

본 발명은 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor, a liquid crystal display device having the same, and a manufacturing method thereof.

근래 들어 박막 트랜지스터(TFT)의 사용이 크게 증가하고 있다. 박막 트랜지스터는 3단자 스위칭 소자 등으로 많이 이용되는데, 특히, 최근 들어 박막 트랜지 스터를 스위칭 소자로 이용하는 액정표시장치 등의 사용이 급증하고 있기 때문이다.Recently, the use of thin film transistors (TFTs) has been greatly increased. Thin film transistors are widely used for three-terminal switching devices, and the like, in particular, because of the recent increase in the use of liquid crystal displays and the like using thin film transistors as switching devices.

이에 따라 박막 트랜지스터의 성능을 개선하기 위한 다양한 연구들이 수행되고 있으며, 그 가운데 하나로 반도체 성질을 가지는 나노 물질층(Si, GaN, ZnO)을 박막 트랜지스터의 채널 영역에 배열시킴으로써 박막 트랜지스터의 성능을 향상시키는 방법이 제안되었다.Accordingly, various studies have been conducted to improve the performance of thin film transistors, and among them, nanomaterial layers (Si, GaN, ZnO) having semiconductor properties are arranged in the channel region of the thin film transistors to improve the performance of the thin film transistors. The method has been proposed.

그것 중 하나의 일예로 도 1에 도시된 바와 같이, 나노 물질층(102)을 위치시킬 때 나노 물질층(102)이 분산된 용액을 떨어뜨린 후, 소스 전극(104)과 드레인 전극(106)을 증착해서 전기장이나 자기장을 이용한 E-beam litho 공법등으로 콘택을 만들어 박막트랜지스터를 제조하게 된다.As one example thereof, as shown in FIG. 1, when the nanomaterial layer 102 is placed, a solution in which the nanomaterial layer 102 is dispersed is dropped, and then the source electrode 104 and the drain electrode 106 are disposed. Thin film transistor is manufactured by making contact by e-beam litho method using electric field or magnetic field by depositing.

그러나, 이러한 종래 하나의 일예인 나노 물질층(102)을 이용한 박막트랜지스터의 제조방법은 원하는 채널 부위에 나노 물질층(102)이 위치되지 않을 가능성이 높아 위치가 잘못된 것들을 버리기 때문에 생산수율이 떨어져 재현성이 낮다는 문제점이 있으며, 아울러, 복잡한 공정 장비나 많은 공정 시간을 요구함으로써 결과적으로 공정 비용이 증가하게 된다는 등의 많은 문제점이 있었다.However, the conventional method of manufacturing a thin film transistor using the nanomaterial layer 102 as one example of the present invention has a high possibility that the nanomaterial layer 102 is not positioned at a desired channel portion, thus discarding the wrong positions, thereby reducing reproducibility. There is a problem that this is low, and there are also a number of problems, such as requiring a complicated process equipment or a large process time, resulting in increased process costs.

상술한 문제점을 해결하기 위하여 본 발명은 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층을 형성시킴으로써, 원하는 위치에 정확하게 나노 물질층을 배열시켜 생산수율의 향상과 재현성을 뛰어나게 할 수 있는 박막 트랜지스터와 이를 구비하는 액정표시장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention forms a nanomaterial layer using a concave-convex mold in the channel layer of the thin film transistor, so that the nanomaterial layer is precisely arranged at a desired position, thereby improving production yield and reproducibility. An object of the present invention is to provide a thin film transistor, a liquid crystal display device having the same, and a method of manufacturing the same.

본 발명의 다른 목적은, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시켜 제조비용의 상승을 억제시킬 수 있는 박막 트랜지스터와 이를 구비하는 액정표시장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a thin film transistor and a liquid crystal display device having the same, and a method of manufacturing the same, which can significantly shorten the manufacturing process time when manufacturing a liquid crystal display using the thin film transistor. The purpose is to provide.

상기 목적을 달성하기 위하여, 본 발명은 게이트 전극을 덮도록 형성된 게이트 절연층 및 게이트 절연층상에 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식에 의해 형성된 나노 물질층을 포함한다.In order to achieve the above object, the present invention includes a gate insulating layer formed to cover the gate electrode and a nano material layer formed by a method using an uneven mold to overlap the gate electrode on the gate insulating layer.

본 발명의 다른 특징에 따르면, 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 한다.According to another feature of the invention, the shape of the concave-convex mold is characterized in that the sawtooth or circular.

본 발명의 또 다른 특징에 따르면, 나노 물질층 상부에 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성된 것을 특징으로 한다.According to another feature of the present invention, the source electrode and the drain electrode are formed to be spaced apart from each other so as to overlap at least a portion of the gate electrode on the nanomaterial layer.

본 발명의 또 다른 특징에 따르면, 나노 물질층은 소스 전극 및 드레인 전극 사이에 형성된 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 한다.According to another feature of the invention, the nano-material layer is characterized in that it is formed to have the same direction as the direction of the channel formed between the source electrode and the drain electrode.

본 발명의 또 다른 특징에 따르면, 이러한 본 발명에 따른 박막 트랜지스터가 액정표시장치에 내장된다.According to still another feature of the present invention, the thin film transistor according to the present invention is embedded in a liquid crystal display device.

본 발명의 또 다른 특징에 따르면, (a) 기판상에 게이트 전극을 형성하는 단 계와 (b) 게이트 전극을 덮도록 게이트 절연층을 형성하는 단계 및 (c) 게이트 절연층상에 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식을 이용하여 나노 물질층을 형성하는 단계를 포함한다.According to another feature of the invention, (a) forming a gate electrode on a substrate; (b) forming a gate insulating layer to cover the gate electrode; and (c) overlapping the gate electrode on the gate insulating layer. Forming a nanomaterial layer using a method using an uneven mold.

본 발명의 또 다른 특징에 따르면, 나노 물질층을 형성하는 단계는 요철형 몰드중 하나의 몰드인 제 1 몰드를 요철형으로 형성하는 단계와 제 1 몰드의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하는 단계와 제 1 몰드와 대응되게 제 2 몰드를 요철형으로 형성하는 단계와 제 2 몰드의 요철형 부위에 나노 물질을 용매에 분산시켜 적하하고 압착시키는 단계와 압착된 나노 물질을 구비한 제 2 몰드를 게이트 절연층 상부에 접촉시켜 나노 물질을 형성시키는 단계를 포함한다.According to another feature of the present invention, the forming of the nanomaterial layer may include forming a first mold, which is one of the uneven molds, into a concave-convex form and a liquid prepolymer in the concave-convex portion of the first mold. Forming a second mold into an uneven shape corresponding to the first mold and dispersing the nanomaterial in a solvent in the uneven portion of the second mold by dropping and compressing the pressed nanomaterial. Contacting the provided second mold over the gate insulating layer to form a nanomaterial.

본 발명의 또 다른 특징에 따르면, 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 한다.According to another feature of the invention, the shape of the concave-convex mold is characterized in that the sawtooth or circular.

본 발명의 또 다른 특징에 따르면, 액상형 프리폴리머의 재료는 폴리디메틸실록산(PDMS) 또는 플루토늄(Pu)중 어느 하나인 것을 특징으로 한다.According to another feature of the invention, the material of the liquid type prepolymer is characterized in that either polydimethylsiloxane (PDMS) or plutonium (Pu).

본 발명의 또 다른 특징에 따르면, 용매는 에탄올 또는 이소프로필알콜중 어느 하나인 것을 특징으로 한다.According to another feature of the invention, the solvent is characterized in that either ethanol or isopropyl alcohol.

본 발명의 또 다른 특징에 따르면, 나노 물질층 상부에 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성되는 것을 특징으로 한다.According to another feature of the present invention, the source electrode and the drain electrode are formed to be spaced apart from each other so as to overlap at least a portion of the gate electrode on the nanomaterial layer.

본 발명의 또 다른 특징에 따르면, 나노 물질층은 소스 전극 및 드레인 전극 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 한다.According to another feature of the invention, the nano-material layer is characterized in that it is formed to have the same direction as the direction of the channel formed between the source electrode and the drain electrode.

이하에서는 첨부된 도면을 참고로하여 본 발명의 일실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도이다.2A to 2D are cross-sectional views illustrating a manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention.

도 2a에 도시된 바와 같이, 먼저 본 발명의 일 실시예에 따른 박막 트랜지스터를 제조하기 위해서는 기판(210) 상에 게이트 전극(220)을 형성하고 도 2b에 도시된 바와 같이, 게이트 전극(220)을 완전히 덮도록 게이트 절연층(225)을 적층한 다.As shown in FIG. 2A, in order to manufacture a thin film transistor according to an exemplary embodiment of the present invention, a gate electrode 220 is formed on a substrate 210. As shown in FIG. 2B, the gate electrode 220 is formed. The gate insulating layer 225 is stacked to completely cover the gap.

이 후, 도 2c에 도시된 바와 같이 게이트 절연층(225) 상의 게이트 전극(220)과 오버랩되는 영역에 나노 물질층(230)을 형성한다.여기서, 게이트 절연층(225) 상부에 적층되는 나노 물질층(230)은 이후에 진술할 요철형 몰드를 이용한 방법에 의해서 형성된다.Thereafter, as shown in FIG. 2C, the nano material layer 230 is formed in a region overlapping with the gate electrode 220 on the gate insulating layer 225. Here, the nano layer stacked on the gate insulating layer 225 is formed. The material layer 230 is formed by a method using an uneven mold to be described later.

이 후, 도 2d에 도시된 바와 같이 나노 물질층(230) 상에 서로 이격되도록 드레인 전극(240)과 소스 전극(242)을 형성한다.Thereafter, as illustrated in FIG. 2D, the drain electrode 240 and the source electrode 242 are formed on the nanomaterial layer 230 to be spaced apart from each other.

이 후, 도시하지는 않았지만 드레인 전극(240)과 소스 전극(242)을 덮도록 패시베이션층(미도시)을 형성한 후 드레인 전극(240)이 드러나도록 컨택홀(미도시)을 형성하는 공정 등이 추가로 수행된다.Thereafter, although not shown, a passivation layer (not shown) is formed to cover the drain electrode 240 and the source electrode 242, and then a contact hole (not shown) is formed to expose the drain electrode 240. Additionally.

여기서, 게이트 절연층(225) 상에 적층되는 나노 물질층(230)이 전술한 요철 형 몰드를 이용한 방법에 의해 형성되는 과정을 더욱 자세하게 살펴보면 다음 도 3a 내지 도 3e와 같다.Here, the process of forming the nano material layer 230 stacked on the gate insulating layer 225 by the method using the above-mentioned concave-convex mold will be described in more detail with reference to FIGS. 3A to 3E.

도 3a 내지 도 3e는 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 요철형 몰드를 이용하여 형성하는 방법을 보여주기 위한 공정 단면도이다.3A to 3E are cross-sectional views illustrating a method of forming a nanomaterial layer on the gate insulating layer of a thin film transistor using an uneven mold.

도 3a에 도시된 바와 같이, 본 발명에 따른 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 제조하기 위한 방법은 먼저, 요철형 몰드중 하나의 몰드인 제 1 몰드(310)를 요철형으로 형성한다.As shown in FIG. 3A, a method for manufacturing a nanomaterial layer on a gate insulating layer of a thin film transistor according to the present invention firstly forms a first mold 310, which is one mold among the uneven molds, having an uneven shape. do.

이 후, 도 3b에 도시된 바와 같이 전술한 제 1 몰드(310)의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하고, 제 1 몰드(310)와 대응되게 제 2 몰드(320)를 요철형으로 형성한다.Thereafter, as shown in FIG. 3B, a material of a liquid prepolymer is applied to the uneven portions of the first mold 310, and the second mold 320 corresponds to the first mold 310. To form a concave-convex shape.

이때, 전술한 제 1 몰드(310) 및 제 2 몰드(320)는 편방향 E-beam Ritho 공법을 이용하여 소정의 패턴모양인 톱니형 또는 원형중 어느 하나의 형상을 갖도록 형성되고, 제 1 몰드(310)의 요철형 부위에 폴리디메틸실록산(PDMS) 또는 플루토늄(Pu)등과 같은 액상형 프리폴리머 계열의 재료를 도포하고 소정 시간동안 경화공정을 거치게 된다.In this case, the first mold 310 and the second mold 320 described above are formed to have any one of a sawtooth shape or a circular shape having a predetermined pattern shape by using a unidirectional E-beam Ritho method, and the first mold The uneven portion of 310 is coated with a liquid prepolymer-based material such as polydimethylsiloxane (PDMS) or plutonium (Pu) and undergoes a curing process for a predetermined time.

이 후, 도 3c에 도시된 바와 같이 제 2 몰드(320)의 요철형 부위(A)에 Si, GaN, ZnO등과 같은 나노 물질(322)을 소정의 용매인 에탄올 또는 이소프로필알콜중 어느 하나를 이용하여 나노 물질(322)을 분산시켜 적하하고, 소정의 압착수단인 스퀴즈(Squeeze, 324)를 이용하여 나노 물질(322)을 제 2 몰드(320)의 요철형 부위(A)에 균일한 높이로 채워지도록 하면서 같은 방향으로 배열할 수 있게 한다.Thereafter, as shown in FIG. 3C, a nanomaterial 322 such as Si, GaN, ZnO, or the like is placed in the uneven portion A of the second mold 320, and any one of ethanol or isopropyl alcohol, which is a predetermined solvent, is used. The nanomaterial 322 is dispersed and added dropwise, and the nanomaterial 322 is uniformly raised to the uneven portion A of the second mold 320 by using a squeeze 324 which is a predetermined crimping means. So that it can be arranged in the same direction.

이 후, 도 3d에 도시된 바와 같이 박막트랜지스터의 게이트 절연층(326) 상부에 제 2 몰드(320)의 요철형 부위(A)에 내재된 나노 물질(322)을 접촉시켜 나노 물질(322)을 전사시키면, 최종적으로 도 3e에 도시된 바와 같이 게이트 전극(328) 상부에 형성된 게이트 절연층(326) 상에 채널층으로 나노 물질층(322)이 형성된다.Thereafter, as illustrated in FIG. 3D, the nanomaterial 322 is contacted by contacting the nanomaterial 322 embedded in the uneven portion A of the second mold 320 on the gate insulating layer 326 of the thin film transistor. After the transfer, the nanomaterial layer 322 is finally formed as a channel layer on the gate insulating layer 326 formed on the gate electrode 328 as shown in FIG. 3E.

이 후, 도시하지는 않았지만 나노 물질층(322) 상부에 게이트 전극(328)과 적어도 일부가 오버랩되도록 소스 전극(미도시)과 드레인 전극(미도시)이 서로 대향되게 이격되어 형성되는 제조공정이 진행된다. 이때, 나노 물질층(322)은 소스 전극(미도시) 및 드레인 전극(미도시) 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것이 바람직하다.Subsequently, although not shown, a manufacturing process is performed in which source and drain electrodes (not shown) are formed to be spaced apart from each other so that at least a portion of the gate electrode 328 overlaps the nanomaterial layer 322. do. In this case, the nanomaterial layer 322 is preferably formed to have the same direction as the direction of the channel formed between the source electrode (not shown) and the drain electrode (not shown).

이와같은 본 발명에 따른 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층(322)으로 제조하는 방법은 제 2 몰드(320)의 요철형 부위(A)에 나노 물질(322)이 내재되어 게이트 절연층(326) 상부에 전사되므로, 원하는 위치에 정확하게 배열되어 생산수율은 향상됨과 동시에 재현성 또한 뛰어나게 된다.The method of manufacturing the channel layer of the thin film transistor according to the present invention as the nanomaterial layer 322 by using the concave-convex mold includes the nano-material 322 embedded in the concave-convex portion A of the second mold 320. As a result, the gate insulating layer 326 is transferred to the upper portion, and thus is accurately arranged at a desired position, thereby improving production yield and excellent reproducibility.

이에따라, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시킬 수가 있어 결국에는 제조비용의 상승을 억제할 수가 있게 된다.Accordingly, the manufacturing process time can be significantly reduced when manufacturing a liquid crystal display device using such a thin film transistor, so that the increase in manufacturing cost can be suppressed.

한편, 전술한 박막 트랜지스터의 채널층인 나노 물질층이 구비되어 내장된 하나의 액정 표시 장치를 살펴보면 다음 도 4와 같다.Meanwhile, referring to FIG. 4, a liquid crystal display including a nano material layer, which is a channel layer of the thin film transistor, is provided.

도 4는 도 3e에 도시한 박막 트랜지스터의 나노 물질층이 구비된 액정표시장치의 부분 레이아웃도이다.4 is a partial layout view of a liquid crystal display device having a nano material layer of the thin film transistor illustrated in FIG. 3E.

도 4에 도시된 바와 같이, 액정표시장치에 구비되는 본 발명의 일 실시예에 따른 박막 트랜지스터는 게이트 라인(410)과 연결된 게이트 전극(415), 데이터 라인(420)과 연결된 소스 전극(422), 게이트 전극(415) 상에 소스 전극(422)과 이격되도록 형성된 드레인 전극(424) 등으로 구성된다.As shown in FIG. 4, the thin film transistor according to the exemplary embodiment of the present invention, which is provided in the liquid crystal display, has a gate electrode 415 connected to the gate line 410, and a source electrode 422 connected to the data line 420. The drain electrode 424 is formed on the gate electrode 415 to be spaced apart from the source electrode 422.

이때, 소스 전극(422)과 드레인 전극(424) 사이에 형성되는 채널층으로는 나노 물질층(430)이 도 3a 내지 도 3e에 도시하여 전술한 박막트랜지스터를 형성하기 위한 요철형 몰드 공법에 의해서 형성되므로, 이것에 대한 부연 설명은 이하 생략하기로 한다.In this case, as the channel layer formed between the source electrode 422 and the drain electrode 424, the nano material layer 430 is formed by the concave-convex mold method for forming the thin film transistor described above with reference to FIGS. 3A to 3E. Since it is formed, the description thereof will be omitted below.

이와같이 제작된 박막 트랜지스터의 나노 물질층(430)이 구비된 액정 표시 장치가 제품으로 출시되기 위한 장치의 구성도를 살펴보면 다음 도 5와 같다.Referring to the configuration of the device for the liquid crystal display device with the nano-material layer 430 of the thin film transistor manufactured as described above is released as follows.

도 5는 도 4의 박막 트랜지스터가 구비된 액정표시장치를 나타낸 분해 사시도이다.FIG. 5 is an exploded perspective view illustrating a liquid crystal display device including the thin film transistor of FIG. 4.

도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 액정표시장치는 전체적으로 보아 액정표시패널(500), 백라이트 유닛(550) 및 탑 샤시(560) 등을 포함하여 구성된다.As shown in FIG. 5, the liquid crystal display according to the exemplary embodiment of the present invention generally includes a liquid crystal display panel 500, a backlight unit 550, a top chassis 560, and the like.

액정표시패널(500)은 하부 기판(510), 상부 기판(520), 액정(미도시), 게이트 테이프 캐리어 패키지(TCP : Tape Carrier Package, 530), 게이트 인쇄회로기판(PCB : printed circuit board, 535), 데이터 TCP(540) 및 데이터 PCB(545) 등으로 구성된다.The liquid crystal display panel 500 includes a lower substrate 510, an upper substrate 520, a liquid crystal (not shown), a gate tape carrier package (TCP), a gate printed circuit board (PCB), 535, data TCP 540, data PCB 545, and the like.

하부 기판(510)은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극 등을 포함하고, 상부 기판(520)은 하부 기판(510)의 상부에 이와 대향하도록 위치되며 공통 전극 및 컬러 필터 등을 포함하지만 이를 도시하지는 않았다. 여기서 공통 전극이 IPS 모드 등의 경우 하부 기판(510)에 형성될 수 있음은 당업자에 있어 자명할 것이다.The lower substrate 510 includes a gate line, a data line, a thin film transistor, a pixel electrode, and the like, and the upper substrate 520 is positioned on the upper side of the lower substrate 510 so as to face the upper substrate 510, and includes a common electrode and a color filter. It is not shown. Here, it will be apparent to those skilled in the art that the common electrode may be formed on the lower substrate 510 in the IPS mode.

게이트 TCP(530)는 하부 기판(510)에 형성된 각 게이트 라인에 접속되고, 데이터 TCP(540)는 하부 기판(510)에 형성된 각 데이터 라인에 접속된다.The gate TCP 530 is connected to each gate line formed on the lower substrate 510, and the data TCP 540 is connected to each data line formed on the lower substrate 510.

한편, 게이트 PCB(535) 및 데이터 PCB(545)에는, 게이트 TCP(530)에 게이트 구동신호, 데이터 TCP(540)에 데이터 구동 신호가 입력 가능하도록, 게이트 구동신호 및 데이터 구동신호를 모두 처리할 수 있는 여러 회로부품이 실장된다.Meanwhile, the gate PCB 535 and the data PCB 545 can process both the gate driving signal and the data driving signal so that the gate driving signal can be input to the gate TCP 530 and the data driving signal can be input to the data TCP 540. Many circuit components can be mounted.

이때, 스위칭 소자인 박막 트랜지스터에 구비되는 소스 전극과 드레인 전극 사이의 채널층으로는 나노 물질층이 사용될 수 있다. 나노 물질층은 요철형 몰드 공법에 의해 박막 트랜지스터에 형성될 수 있으며, 이에 대한 상세한 설명은 도 3a 내지 도 3e에 도시하여 전술하였으므로, 이것에 대한 각각의 부연설명은 이하 생략하기로 한다.In this case, a nanomaterial layer may be used as a channel layer between the source electrode and the drain electrode of the thin film transistor which is a switching element. The nanomaterial layer may be formed in the thin film transistor by a concave-convex mold method, and a detailed description thereof has been described above with reference to FIGS. 3A to 3E, and thus descriptions thereof will be omitted below.

백 라이트 유닛(550)은 광학 시트(551), 확산판(552), 몰드 프레임(553), 램프(554) 및 반사판(555) 등으로 구성된다.The backlight unit 550 is composed of an optical sheet 551, a diffusion plate 552, a mold frame 553, a lamp 554, a reflecting plate 555, and the like.

즉, 램프(554)는 광을 조사(助射)하며, 반사판(555)은 램프(554)의 하부에 설치되어 램프(554)의 하부로 방출되는 빛을 반사판(555)의 상부 확산판(552) 방향으로 반사한다.That is, the lamp 554 irradiates light, and the reflector 555 is installed under the lamp 554 to emit light emitted to the lower part of the lamp 554. 552).

램프(554)로부터 조사된 광과 반사판(555)에 의해 반사된 광은 확산판(552) 에 의해 동일한 휘도를 갖도록 확산된 후 프리즘 등의 광학 시트(551)에 의해 집광된다.The light irradiated from the lamp 554 and the light reflected by the reflecting plate 555 are diffused by the diffuser plate 552 to have the same brightness, and then focused by an optical sheet 551 such as a prism.

몰드 프레임(553)과 바텀 샤시(570)의 결합에 의해 구획되는 내부 공간에, 앞서 설명한 백 라이트 유닛(550)의 구성 요소들이 수납되며, 바텀 샤시(570)는 다시 탑 샤시(560)와 결합되어 액정표시장치의 전체 틀을 형성한다.In the internal space partitioned by the combination of the mold frame 553 and the bottom chassis 570, the components of the backlight unit 550 described above are stored, and the bottom chassis 570 is coupled to the top chassis 560 again. Thus, the entire frame of the liquid crystal display device is formed.

도 5의 실시예를 통해 설명된 액정표시장치에 있어서는 백 라이트 유닛(550)이 직하형인 것으로 도시되었으나 이는 하나의 예시일 뿐이며, 본 발명의 액정표시장치에 적용되는 백 라이트 유닛(550)으로 직하형, 에지형 또는 쐐기형 등의 다양한 방식이 사용될 수 있음은 당연하다.In the liquid crystal display described with reference to the embodiment of FIG. 5, the backlight unit 550 is illustrated as a direct type, but this is only one example and is directly below the backlight unit 550 applied to the liquid crystal display of the present invention. Naturally, various methods such as mold, edge or wedge may be used.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 박막 트랜지스터와 이를 구비하는 액정표시장치 및 박막 트랜지스터의 제조 방법에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the thin film transistor, the liquid crystal display device having the same, and the manufacturing method of the thin film transistor according to the embodiment of the present invention made as described above, the following effects can be obtained.

첫째, 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층을 형성함으로써, 원하는 위치에 정확하게 나노 물질층을 배열할 수가 있으므로 생산수 율은 향상됨과 동시에 재현성을 뛰어나게 할 수 있는 효과가 있다.First, by forming the nanomaterial layer using the concave-convex mold in the channel layer of the thin film transistor, the nanomaterial layer can be precisely arranged at a desired position, thereby improving production yield and excellent reproducibility.

둘째, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시킬 수가 있어 결국에는 제조비용의 상승을 억제시킬 수 있는 다른 효과가 있다.Second, when manufacturing a liquid crystal display using such a thin film transistor, the manufacturing process time can be significantly shortened, resulting in another effect of suppressing an increase in manufacturing cost.

Claims (12)

게이트 전극을 덮도록 형성된 게이트 절연층 및A gate insulating layer formed to cover the gate electrode; 상기 게이트 절연층상에 상기 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식에 의해 형성된 나노 물질층을 포함하는 박막 트랜지스터.And a nanomaterial layer formed on the gate insulating layer by a method using an uneven mold to overlap the gate electrode. 제 1항에 있어서,The method of claim 1, 상기 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.The concave-convex mold has a shape of one of a sawtooth or a circle. 제 1항에 있어서,The method of claim 1, 상기 나노 물질층 상부에 상기 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성된 것을 특징으로 하는 박막 트랜지스터.And a source electrode and a drain electrode spaced apart from each other so that at least a portion of the gate electrode overlaps the nanomaterial layer. 제 3항에 있어서,The method of claim 3, wherein 상기 나노 물질층은 상기 소스 전극 및 상기 드레인 전극 사이에 형성된 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 하는 박막 트랜지스터.The nanomaterial layer is formed to have the same direction as the direction of the channel formed between the source electrode and the drain electrode. 제 1항 내지 제 4항중 어느 한 항에 기재된 박막 트랜지스터가 내장된 액정표시장치.A liquid crystal display device comprising the thin film transistor according to any one of claims 1 to 4. (a) 기판상에 게이트 전극을 형성하는 단계와;(a) forming a gate electrode on the substrate; (b) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 단계 및(b) forming a gate insulating layer to cover the gate electrode; and (c) 상기 게이트 절연층상에 상기 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식을 이용하여 나노 물질층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.(c) forming a nanomaterial layer on the gate insulating layer using a method using an uneven mold to overlap the gate electrode. 제 6항에 있어서,The method of claim 6, 상기 나노 물질층을 형성하는 단계는,Forming the nano material layer, 상기 요철형 몰드중 하나의 몰드인 제 1 몰드를 요철형으로 형성하는 단계와;Forming a first mold, which is one of the uneven molds, into an uneven mold; 상기 제 1 몰드의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하는 단계와;Applying a material of a liquid prepolymer to an uneven portion of the first mold; 상기 제 1 몰드와 대응되게 제 2 몰드를 요철형으로 형성하는 단계와;Forming a second mold into an uneven shape corresponding to the first mold; 상기 제 2 몰드의 요철형 부위에 상기 나노 물질을 용매에 분산시켜 적하하고 압착시키는 단계와;Dispersing the nanomaterial in a solvent in a concave-convex portion of the second mold, dropping and compressing the nanomaterial; 상기 압착된 나노 물질을 구비한 상기 제 2 몰드를 상기 게이트 절연층 상부에 접촉시켜 상기 나노 물질을 형성시키는 단계를 포함하는 박막 트랜지스터의 제 조방법.And forming the nanomaterial by contacting the second mold including the compressed nanomaterial to an upper portion of the gate insulating layer. 제 7항에 있어서,The method of claim 7, wherein 상기 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.The shape of the concave-convex mold is a manufacturing method of a thin film transistor, characterized in that any one of the sawtooth or circular. 제 7항에 있어서,The method of claim 7, wherein 상기 액상형 프리폴리머의 재료는 PDMS 또는 PU중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.The material of the liquid prepolymer is a manufacturing method of a thin film transistor, characterized in that any one of PDMS or PU. 제 7항에 있어서,The method of claim 7, wherein 상기 용매는 에탄올 또는 이소프로필알콜중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.The solvent is a method of manufacturing a thin film transistor, characterized in that any one of ethanol or isopropyl alcohol. 제 7항에 있어서,The method of claim 7, wherein 상기 나노 물질층 상부에 상기 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.And a source electrode and a drain electrode spaced apart from each other so as to overlap at least a portion of the gate electrode on the nanomaterial layer. 제 11항에 있어서,The method of claim 11, 상기 나노 물질층은 상기 소스 전극 및 상기 드레인 전극 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The nanomaterial layer is a method of manufacturing a thin film transistor, characterized in that formed to have the same direction as the direction of the channel formed between the source electrode and the drain electrode.
KR1020050136157A 2005-12-30 2005-12-30 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof KR101197767B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136157A KR101197767B1 (en) 2005-12-30 2005-12-30 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136157A KR101197767B1 (en) 2005-12-30 2005-12-30 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070072168A true KR20070072168A (en) 2007-07-04
KR101197767B1 KR101197767B1 (en) 2012-11-06

Family

ID=38507232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136157A KR101197767B1 (en) 2005-12-30 2005-12-30 Thin film transistor, liquid crystal display including the same and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR101197767B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059187A (en) * 2008-11-26 2010-06-04 삼성전자주식회사 Method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (en) 2001-07-05 2003-01-17 Nec Corp Field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059187A (en) * 2008-11-26 2010-06-04 삼성전자주식회사 Method of arranging one-dimensional nanostructures and method of manufacturing a semiconductor device using the same

Also Published As

Publication number Publication date
KR101197767B1 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
US11740520B2 (en) Display panel and method of manufacturing the same
US10303021B2 (en) BOA liquid crystal display panel and manufacturing method thereof
CN101770095B (en) Liquid crystal display device
US7446826B2 (en) Display panel and method of manufacture
CN100498549C (en) Apparatus for fabricating flat panel display device and method of fabricating the same
CN102246088A (en) Liquid crystal panel and liquid crystal display device
WO2008038487A1 (en) Liquid crystal display panel with microlens array, its manufacturing method, and liquid crystal display device
KR20120064722A (en) Liquid crystal display device and method for manufacturing same
CN207457647U (en) Top shell body for fixed display panel and the display device with the top shell body
US9360728B2 (en) Liquid crystal display panel and method of manufacturing the same
US20150346526A1 (en) Liquid crystal panel and liquid crystal display device
KR20080050822A (en) Lcd
US20110140117A1 (en) Display substrate and method of manufacturing the same
US10437117B2 (en) Liquid-crystal display device
KR101152142B1 (en) Manufacturing method of liqiud crystal dsplay
CN110176429B (en) Manufacturing method of array substrate, array substrate and display panel
US20090230402A1 (en) Display apparatus and method of manufacturing the same
US7876415B2 (en) Display substrate having a TFT liquid crystal display region surrounded by a seal region having a cell-gap compensating part with a dummy pattern formed from the same layer as a pixel electrode of the TFT
US8040474B2 (en) Mold and method of manufacturing display device
KR101197767B1 (en) Thin film transistor, liquid crystal display including the same and method for manufacturing thereof
US7417701B2 (en) Array substrate for liquid crystal display and method for fabricating the same having particular gate insulating layer
KR101202032B1 (en) Thin film transistor, liquid crystal display including the same and method for manufacturing that
CN110085604B (en) TFT array substrate and manufacturing method thereof
KR20080055069A (en) Liquid crystal display panel and liquid crystal display having the same
KR101035847B1 (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7