KR20100055184A - Heat-dissipating substrate and fabricating method of the same - Google Patents

Heat-dissipating substrate and fabricating method of the same Download PDF

Info

Publication number
KR20100055184A
KR20100055184A KR1020080114140A KR20080114140A KR20100055184A KR 20100055184 A KR20100055184 A KR 20100055184A KR 1020080114140 A KR1020080114140 A KR 1020080114140A KR 20080114140 A KR20080114140 A KR 20080114140A KR 20100055184 A KR20100055184 A KR 20100055184A
Authority
KR
South Korea
Prior art keywords
heat dissipation
metal sheet
layer
substrate
insulating layer
Prior art date
Application number
KR1020080114140A
Other languages
Korean (ko)
Inventor
이상엽
손경진
류정걸
최재훈
김동선
박정환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080114140A priority Critical patent/KR20100055184A/en
Publication of KR20100055184A publication Critical patent/KR20100055184A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the PCB

Abstract

PURPOSE: The radiation substrate and manufacturing method thereof use the heat dissipation insulating layer and metal sheet without the use of the metal core. The protection against heat performance is improved. CONSTITUTION: The first circuit layer(114a) is formed in the single-side of the heat dissipation insulating layer(106). The first circuit layer comprises the first metal sheet and the first plating layer(112a). The second circuit layer(114b) is formed in the other side of the heat dissipation insulating layer. The second circuit layer comprises the second metal sheet(102b) and the second plating layer(112b).

Description

방열기판 및 그 제조방법{HEAT-DISSIPATING SUBSTRATE AND FABRICATING METHOD OF THE SAME}Heat dissipation substrate and its manufacturing method {HEAT-DISSIPATING SUBSTRATE AND FABRICATING METHOD OF THE SAME}

본 발명은 방열기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메탈코어를 사용하지 않고 방열성능을 향상시킬 수 있는 방열기판 및 그 제조방법을 제공하기 위한 것이다. The present invention relates to a heat dissipation substrate and a method of manufacturing the same, and more particularly, to provide a heat dissipation substrate and a method of manufacturing the same, which can improve heat dissipation performance without using a metal core.

전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다. With the miniaturization, high density, and thinning of electronic components, research on thinning and high functionalization of semiconductor package substrates is being actively conducted.

특히 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 기판의 개발이 필요하다. 또한 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제 또한 개선이 필요하다. In particular, in order to implement a technology for stacking several semiconductor chips on a single substrate (MCP: Multi Chip Package) or for stacking several substrates on which a chip is mounted (PoP: Package on Package), There is a need to develop a substrate having thermal expansion behavior and excellent bending characteristics after mounting. In addition, the problem of heat generation also needs to be improved due to an increase in operating speed due to the higher performance of the chip.

이러한 요구에 대응하기 위해 코어에 메탈을 삽입하여 메탈코어 기판을 제작하는 기술이 사용되고 있다. 메탈의 경우 열팽창 특성과 열 전도도 특성이 매우 우수하여 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있기 때문이다. In order to cope with such a demand, a technique of manufacturing a metal core substrate by inserting a metal into a core is used. This is because the metal has excellent thermal expansion and thermal conductivity properties, which can suppress the thermal expansion behavior of the substrate and at the same time play a role of heat dissipation.

도 1 내지 도 5에는 이러한 종래의 메탈코어 방열기판을 제조하는 방법을 설명하기 위한 공정단면도가 도시되어 있다. 이를 참조하여, 종래의 메탈코어 방열기판의 제조방법을 설명하면 다음과 같다. 1 to 5 are cross-sectional views illustrating a process for manufacturing the conventional metal core heat dissipation substrate. Referring to this, a conventional method for manufacturing a metal core heat radiation board will be described.

먼저, 도 1에 도시한 바와 같이, 열전도도가 높은 메탈코어(11)를 준비한다.First, as shown in FIG. 1, a metal core 11 having high thermal conductivity is prepared.

다음, 도 2에 도시한 바와 같이, CNC 드릴, CO2/YAG 레이저를 이용한 드릴링 작업 또는 에칭작업에 의해 메탈코어(11)에 관통홀(2)을 가공한다.Next, as shown in FIG. 2, the through hole 2 is processed in the metal core 11 by a drilling operation or an etching operation using a CNC drill, a CO 2 / YAG laser.

다음, 도 3에 도시한 바와 같이, 관통홀(12)을 포함하여 메탈코어(11)의 양면에 절연층(13)을 형성한다.Next, as shown in FIG. 3, the insulating layer 13 is formed on both surfaces of the metal core 11 including the through holes 12.

다음, 도 4에 도시한 바와 같이, 층간 연결을 위하여 메탈코어(11)의 관통홀(12)에 기계적 가공을 통하여 비아홀(14)을 형성한다. 여기서, 비아홀(14)은 그 내벽에 형성되는 동도금층과의 절연을 위해 메탈코어(11)의 관통홀(12)보다 작은 크기로 가공되여야 한다.Next, as shown in FIG. 4, via holes 14 are formed in the through-holes 12 of the metal core 11 through mechanical processing for interlayer connection. Here, the via hole 14 should be processed to a size smaller than the through hole 12 of the metal core 11 to insulate the copper plating layer formed on the inner wall thereof.

마지막으로, 도 5에 도시한 바와 같이, 무전해 동도금 공정과 전해 동도금 공정으로 절연층(13) 표면 및 비아홀(5) 내벽에 동도금층을 형성하고, 노광, 현상 에칭 공정을 통해 회로층(15)을 형성하여 메탈코어 방열기판(10)을 제조한다. Finally, as shown in FIG. 5, a copper plating layer is formed on the surface of the insulating layer 13 and the inner wall of the via hole 5 by an electroless copper plating process and an electrolytic copper plating process, and the circuit layer 15 is subjected to exposure and development etching processes. ) To form a metal core heat dissipation substrate (10).

그러나, 이러한 종래의 메탈코어 방열기판(10)의 제조방법의 경우 다음과 같 은 문제점이 있었다. However, the conventional method of manufacturing the metal core heat dissipation substrate 10 has the following problems.

먼저, 메탈코어(11)와 비아홀(14) 내벽에 형성되는 도금층의 쇼트에 의한 전기적 불량을 방지하기 위해서는 관통홀(12)을 충분한 크기로 가공할 수 밖에 없으며, 이렇게 될 경우 메탈코어의 기판 면적 대비 잔존율이 약 50% 정도 밖에 되지 못해 열전도도 효과가 반감되는 문제점이 있었다. 나아가, 비아홀(14)이 관통홀(12)보다 작은 크기로 드릴가공하기 위해 가공정확도의 문제가 대두되고, 이로 인해 제조비용 및 제조시간이 증가하는 문제점이 있었다. First, in order to prevent electrical failure due to the shorting of the plating layer formed on the inner walls of the metal core 11 and the via hole 14, the through hole 12 must be processed to a sufficient size, and in this case, the substrate area of the metal core. There was a problem that the thermal conductivity is halved because the residual ratio is only about 50%. Furthermore, in order to drill the via hole 14 to a smaller size than the through hole 12, a problem of processing accuracy has arisen, which causes a problem in that manufacturing cost and manufacturing time increase.

또한, 방열효율을 증대시키기 위해 메탈코어(11)가 삽입됨으로써 기판 전체의 두께가 증가하고, 이에 따라 동일층 구조를 갖는 다른 기판에 비해 드릴링 가공시 드릴비트의 마모도가 클 수 밖에 없고 가공 정확도 역시 떨어지는 문제점이 있었다. In addition, the thickness of the entire substrate is increased by inserting the metal core 11 in order to increase the heat dissipation efficiency, and as a result, the wear rate of the drill bit is inevitably increased during drilling, compared to other substrates having the same layer structure, and the machining accuracy is also increased. There was a problem falling.

또한, 열전도도가 매우 낮은 프리프레그와 같은 절연층(13)을 사용함으로써 메탈코어의 열전도 효과를 차단하는 문제점이 있었다. In addition, there is a problem of blocking the heat conduction effect of the metal core by using an insulating layer 13 such as prepreg having a very low thermal conductivity.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 메탈코어를 사용하지 않고 방열효율을 증대시킬 수 있는 방열기판 및 그 제조방법을 제공하기 위한 것이다. The present invention was created to solve the problems of the prior art as described above, and an object of the present invention is to provide a heat dissipation substrate and a method for manufacturing the same, which can increase heat dissipation efficiency without using a metal core.

본 발명의 다른 목적은, 메탈코어가 사용되지 않음으로써 기판 전체의 두께를 감소시키고 이에 따라 홀 가공 정확도를 증대시킬 수 있는 방열기판 및 그 제조방법을 제공하기 위한 것이다. Another object of the present invention is to provide a heat dissipation substrate and a method of manufacturing the same, which can reduce the thickness of the entire substrate and thereby increase the hole machining accuracy by not using a metal core.

본 발명의 또 다른 목적은, 열전도 효과를 차단하는 절연층을 사용하지 않음으로써 방열효율을 증대시킬 수 있는 방열기판 및 그 제조방법을 제공하기 위한 것이다.Still another object of the present invention is to provide a heat dissipation substrate capable of increasing heat dissipation efficiency by not using an insulating layer that blocks the heat conduction effect, and a method of manufacturing the same.

본 발명의 또 다른 목적은, 방열기판에 실장되는 반도체칩과 방열기판의 열팽창계수의 차이에 의해 방열기판에 작용하는 휨과 같은 문제를 방지할 수 있는 방열기판 및 그 제조방법을 제공하기 위한 것이다. It is still another object of the present invention to provide a heat dissipation substrate and a method of manufacturing the same, which can prevent problems such as warpage acting on the heat dissipation substrate due to a difference in thermal expansion coefficient of the semiconductor chip and the heat dissipation substrate mounted on the heat dissipation substrate. .

본 발명의 바람직한 실시예에 따른 방열기판은, 방열 절연층, 상기 방열 절연층의 일면에 형성된 제1 메탈시트와 제1 도금층으로된 제1 회로층, 상기 방열 절연층의 타면에 형성된 제2 메탈시트와 제2 도금층으로된 제2 회로층, 및 상기 제1 회로층과 상기 제2 회로층을 전기적으로 연결하는 범프를 포함하는 것을 특징으로 한다. According to a preferred embodiment of the present invention, a heat dissipation substrate may include a heat dissipation insulation layer, a first circuit layer including a first metal sheet and a first plating layer formed on one surface of the heat dissipation insulation layer, and a second metal formed on the other surface of the heat dissipation insulation layer. A second circuit layer comprising a sheet and a second plating layer, and a bump for electrically connecting the first circuit layer and the second circuit layer.

여기서, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 한다. Here, the first metal sheet and the second metal sheet is characterized in that formed in the invar (Invar) or Invar formed with a copper plating layer on the outer surface.

또한, 상기 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 한다. In addition, the heat dissipation insulating layer is characterized in that the heat dissipation inorganic filler such as alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN) excellent in thermal conductivity is dispersed in the polymer resin.

또한, 상기 범프는 대향하도록 배치되는 제1 범프 및 제2 범프로 이루어 진 것을 특징으로 한다.In addition, the bump is characterized in that consisting of the first bump and the second bump disposed to face.

또한, 상기 제1 회로층 및 제2 회로층이 형성된 방열 절연층의 양면에는 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성되어 있는 것을 특징으로 한다. In addition, a soldering resist layer having an opening for exposing the pad portion is formed on both surfaces of the heat dissipation insulating layer on which the first circuit layer and the second circuit layer are formed.

본 발명의 바람직한 제1 실시예에 따른 방열기판의 제조방법은, (A) 제1 메탈시트의 일면에 범프를 인쇄하는 단계, (B) 상기 범프의 상부가 노출되도록 제1 메탈시트에 방열 절연층을 형성하여 베이스기판을 제조하는 단계, (C) 상기 방열 절연층 상에 제2 메탈시트를 적층하는 단계, 및 (D) 상기 제1 메탈시트 및 제2 메탈시트에 도금층을 형성하고, 상기 메탈시트 및 도금층을 패터닝하여 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing the heat dissipation substrate according to the first embodiment of the present invention, (A) printing a bump on one surface of the first metal sheet, (B) heat dissipation insulation on the first metal sheet to expose the upper portion of the bump Forming a layer to form a base substrate, (C) laminating a second metal sheet on the heat dissipation insulating layer, and (D) forming a plating layer on the first metal sheet and the second metal sheet, and Patterning the metal sheet and the plating layer to form a first circuit layer and a second circuit layer.

이때, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 한다.At this time, the first metal sheet and the second metal sheet is characterized in that formed in the invar (Invar) or Invar formed with a copper plating layer on the outer surface.

또한, 상기 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 한다.In addition, the heat dissipation insulating layer is characterized in that the heat dissipation inorganic filler such as alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN) excellent in thermal conductivity is dispersed in the polymer resin.

또한, 상기 (C) 단계와 (D) 단계 사이에, 상기 제1 메탈시트 및 제2 메탈시트의 두께를 줄이는 공정이 수행되는 것을 특징으로 한다.In addition, a process of reducing the thickness of the first metal sheet and the second metal sheet is performed between the steps (C) and (D).

또한, 상기 (D) 단계 이후에, (E) 상기 제1 회로층 및 제2 회로층이 형성된 방열 절연층의 양면에 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성하는 단계가 수행되는 것을 특징으로 한다.Further, after the step (D), (E) the step of forming a solder resist layer having an opening for exposing the pad portion on both sides of the heat radiation insulating layer formed with the first circuit layer and the second circuit layer is performed. It is done.

본 발명의 바람직한 제2 실시예에 따른 방열기판의 제조방법은, (A) 제1 메탈시트의 일면에 제1 범프를 인쇄하는 단계, (B) 상기 제1 메탈시트에 상기 제1 범프의 상부가 노출되도록 제1 방열 절연층을 형성하여 제1 베이스기판을 제조하는 단계, (C) 상기 제1 베이스기판과 동일한 구조를 갖는 제2 베이스기판을 준비하고, 상기 제1 범프와 상기 제2 베이스기판의 제2 범프가 대향한 상태에서 연결되도록 상기 제1 베이스기판 및 제2 베이스기판을 적층하는 단계, 및 (D) 상기 제1 메탈시트 및 상기 제2 베이스기판의 제2 메탈시트에 도금층을 형성하고, 상기 메탈시트 및 도금층을 패터닝하여 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.In a method of manufacturing a heat dissipation substrate according to a second preferred embodiment of the present invention, (A) printing a first bump on one surface of a first metal sheet, (B) an upper portion of the first bump on the first metal sheet Manufacturing a first base substrate by forming a first heat dissipation insulating layer to expose the substrate, (C) preparing a second base substrate having the same structure as the first base substrate, and preparing the first bump and the second base. Stacking the first base substrate and the second base substrate so that the second bumps of the substrate are connected to each other, and (D) a plating layer is formed on the first metal sheet and the second metal sheet of the second base substrate. And forming the first circuit layer and the second circuit layer by patterning the metal sheet and the plating layer.

이때, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 한다.At this time, the first metal sheet and the second metal sheet is characterized in that formed in the invar (Invar) or Invar formed with a copper plating layer on the outer surface.

또한, 상기 제1 방열 절연층 및 제2 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 한다.In addition, the first heat dissipation insulating layer and the second heat dissipating insulating layer may be formed of a polymer resin in which heat dissipating inorganic fillers having excellent thermal conductivity such as alumina (Al 2 O 3), aluminum nitrite (AlN), and boron nitride (BN) are dispersed. It features.

또한, 상기 (C) 단계와 (D) 단계 사이에, 상기 제1 메탈시트 및 제2 메탈시트의 두께를 줄이는 공정이 수행되는 것을 특징으로 한다.In addition, a process of reducing the thickness of the first metal sheet and the second metal sheet is performed between the steps (C) and (D).

또한, 상기 (D) 단계 이후에, (E) 상기 제1 회로층 및 제2 회로층이 형성된 상기 제1 방열 절연층 및 제2 방열 절연층의 양면에 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성하는 단계가 수행되는 것을 특징으로 한다.In addition, after the step (D), (E) a solder resist layer having openings exposing pad portions on both surfaces of the first heat dissipation insulating layer and the second heat dissipation insulating layer on which the first circuit layer and the second circuit layer are formed. This forming step is characterized in that it is performed.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명은 메탈코어의 사용없이 방열 절연층 및 메탈시트를 사용함으로써 방열성능을 개선시키는 효과가 있다. The present invention has the effect of improving the heat dissipation performance by using a heat dissipation insulating layer and a metal sheet without using a metal core.

또한, 본 발명은 메탈코어를 사용하지 않음으로써 기판 전체의 두께를 감소시키고 이에 따라 홀 가공 정확도를 증대시키며 박형화를 가능하게 하는 효과가 있다.In addition, the present invention has the effect of reducing the thickness of the entire substrate by using a metal core, thereby increasing the hole processing accuracy and enabling a thinning.

또한, 본 발명은 열전도도가 뛰어난 방열 절연층을 사용함으로써 열전도 효과를 차폐하지 않고 방열 성능을 개선시키는 효과가 있다. In addition, the present invention has the effect of improving the heat dissipation performance without shielding the heat conduction effect by using a heat dissipation insulating layer excellent in thermal conductivity.

또한, 본 발명은 열전도도는 우수하되, 열팽창계수가 작은 메탈시트를 시드층으로 사용함으로써 방열성능을 개선시키는 동시에 방열기판에 실장되는 반도체칩과의 열팽창계수의 차이에 의해 방열기판에 작용하는 휨과 같은 문제를 방지할 수 있는 효과가 있다. In addition, the present invention improves the heat dissipation performance by using a metal sheet having excellent thermal conductivity but having a low thermal expansion coefficient as the seed layer, and at the same time, the warpage acting on the heat dissipation substrate by the difference in the thermal expansion coefficient with the semiconductor chip mounted on the heat dissipation substrate. There is an effect that can prevent problems such as.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In this specification, the terms "first", "second", and the like are not used to indicate any quantity, order, or importance, but are used to distinguish the components from each other. However, it should be noted that the same components are provided with the same number as much as possible even though they are shown in different drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

메탈코어 기판 - 제1 실시예Metal Core Substrate-First Embodiment

도 6은 본 발명의 바람직한 제1 실시예에 따른 메탈코어 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 메탈코어 기판(100a)에 대해 설명하면 다음 과 같다. 6 is a cross-sectional view of a metal core substrate according to a first embodiment of the present invention. Hereinafter, the metal core substrate 100a according to the present embodiment will be described with reference to the following.

도 6에 도시한 바와 같이, 본 실시예에 따른 방열기판(100a)은 방열 절연층(106)의 양면에 메탈시트(102a, 102b)와 도금층(112a, 112b)으로된 회로층(114a, 114b)이 형성되고, 이 회로층(114a, 114b)이 범프(104)를 통해 연결된 구조를 갖는 것을 특징으로 한다.As shown in FIG. 6, the heat dissipation substrate 100a according to the present embodiment includes circuit layers 114a and 114b made of metal sheets 102a and 102b and plating layers 112a and 112b on both sides of the heat dissipation insulating layer 106. Is formed, and the circuit layers 114a and 114b have a structure in which they are connected through the bumps 104.

여기서, 메탈시트(102a, 102b)는 방열 절연층(106)의 일면에 형성되는 제1 메탈시트(102a)와 방열 절연층(106)의 타면에 형성되는 제2 메탈시트(102b)로 구성된다. 이때, 메탈시트(102a, 102b)는 시드층의 기능을 수행하며, 방열효율을 높이기 위해 뛰어난 열전도도를 가지는 동시에, 회로층(114a, 114b)과 연결되는 반도체칩과의 열팽창계수 불일치로 인한 휨과 같은 문제를 방지하기 위해 완충작용을 수행할 수 있도록 열팽창계수가 작은 물질로 형성되는 것이 바람직하다. 예를 들어, 메탈시트(102a, 102b)는 철과 니켈 합금으로서 열팽창계수가 작은 인바(invar) 또는 외면에 구리 도금층이 형성된 인바로 형성될 수 있다. Here, the metal sheets 102a and 102b are formed of the first metal sheet 102a formed on one surface of the heat dissipation insulating layer 106 and the second metal sheet 102b formed on the other surface of the heat dissipating insulating layer 106. . At this time, the metal sheets 102a and 102b function as seed layers, have excellent thermal conductivity to increase heat dissipation efficiency, and are warped due to mismatch in thermal expansion coefficient with semiconductor chips connected to the circuit layers 114a and 114b. In order to prevent such problems, it is preferable that the thermal expansion coefficient is formed of a material having a small coefficient of thermal expansion. For example, the metal sheets 102a and 102b may be formed of an invar having a low thermal expansion coefficient as an iron and nickel alloy or an invar having a copper plating layer formed on an outer surface thereof.

또한, 메탈시트(102a, 102b)는 회로층(114a, 114b)을 구성하게 되므로 미세회로 패턴의 구현을 위해, 예를 들어 10㎛ 이하의 두께를 갖는 것이 바람직하다. In addition, since the metal sheets 102a and 102b constitute the circuit layers 114a and 114b, for example, the metal sheets 102a and 102b may have a thickness of 10 μm or less.

방열 절연층(106)은 층간 절연 기능 외에 방열 기능을 달성하기 위해 고분자 수지에, 예를 들어 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러(108)가 분산되어 있는 구조를 갖는 것이 바람직하다. The heat dissipation insulating layer 106 is a heat dissipation weapon having excellent thermal conductivity such as alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN), and the like in order to achieve a heat dissipation function in addition to the interlayer insulation function. It is desirable to have a structure in which the filler 108 is dispersed.

회로층(114a, 114b)은 방열 절연층(106)의 일면에 형성되는 제1 회로층(114a)과 방열 절연층(106)의 타면에 형성되는 제2 회로층(114b)으로 구성된다. 이때, 제1 회로층(114a)은 패터닝된 제1 메탈시트(102a)와 제1 도금층(112a)으로 형성되고, 제2 회로층(114b)은 패터닝된 제2 메탈시트(102b)와 제2 도금층(112b)으로 형성된다. The circuit layers 114a and 114b include a first circuit layer 114a formed on one surface of the heat dissipation insulating layer 106 and a second circuit layer 114b formed on the other surface of the heat dissipation insulating layer 106. In this case, the first circuit layer 114a is formed of the patterned first metal sheet 102a and the first plating layer 112a, and the second circuit layer 114b is the patterned second metal sheet 102b and the second. It is formed of the plating layer 112b.

한편, 본 실시예에 따른 방열기판(100a)은 회로층(114a, 114b)을 보호하되, 회로층(114a, 114b) 중 솔더볼과 같은 접속단자(122)와 부착되는 패드부(116a, 116b)를 노출시키는 오픈부(120)를 갖는 솔더레지스트층(118a, 118b)이 형성되어 있는 것이 바람직하다. On the other hand, the heat dissipation substrate 100a according to the present embodiment protects the circuit layers 114a and 114b, and pad portions 116a and 116b attached to the connection terminals 122 such as solder balls among the circuit layers 114a and 114b. It is preferable that the solder resist layers 118a and 118b having the open portions 120 exposing the portions are formed.

이때, 패드부(116a, 116b)는 그 표면에 OSP 처리를 하거나 및/또는 무전해 니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층을 형성되어 있는 것이 바람직하다. 여기서, OSP 처리는 패드부(116a, 116b)의 표면에 유기물을 도포하여 공기와 구리(Cu) 표면이 접촉하는 것을 차단하여 구리의 산화를 방지하기 위한 것으로서, 표면에 도포된 유기물이 플럭스(Flux)와 거의 비슷한 물질이므로 프리플럭스(Pre-Flux) 처리법이라고도 한다. OSP 처리에서 패드부(116a, 116b)에 유기물을 도포하여 공기와 구리표면이 골고루 도포되지 않을 경우 동박이 산화되어 문제를 일으킬 수 있으므로 진공 포장을 개봉한 후에 가능하면 빨리 사용하는 것이 바람직하다At this time, it is preferable that the pad portions 116a and 116b have an OSP treatment and / or an electroless nickel immersion gold (ENIG) layer formed on the surface thereof. Here, the OSP treatment is to prevent contact between air and copper (Cu) surface by applying an organic substance to the surfaces of the pad portions 116a and 116b to prevent oxidation of copper, and the organic substance applied to the surface is flux (Flux). It is also called Pre-Flux because it is very similar to). In the OSP treatment, when the organic material is applied to the pad portions 116a and 116b and the air and the copper surface are not evenly applied, the copper foil may be oxidized, which may cause a problem. Therefore, it is preferable to use it as soon as possible after opening the vacuum package.

메탈코어 기판 - 제2 실시예Metal Core Substrate-Second Embodiment

도 7은 본 발명의 바람직한 제2 실시예에 따른 메탈코어 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 메탈코어 기판(100b)에 대해 설명하면 다음과 같다. 7 is a cross-sectional view of a metal core substrate according to a second preferred embodiment of the present invention. Hereinafter, the metal core substrate 100b according to the present embodiment will be described with reference to the following.

도 7에 도시한 바와 같이, 본 실시예에 따른 방열기판(100b)은, 범프가 제1 방열 절연층(106a)에 형성된 제1 회로층(114a)과 연결된 제1 범프(104a) 및 제2 방열 절연층(106b)에 형성된 제2 회로층(114b)에 연결된 제2 범프(104b)로 구성되되, 서로 서로 대향하도록 배치되어 연결된 구조를 갖는다. 이를 제외하고, 다른 구성은 제1 실시예에 따른 방열기판(100a)과 동일하므로 중복되는 설명은 생략하기로 한다. As illustrated in FIG. 7, the heat dissipation substrate 100b according to the present exemplary embodiment may include a first bump 104a and a second bump connected to the first circuit layer 114a formed on the first heat dissipation insulating layer 106a. The second bump 104b is connected to the second circuit layer 114b formed on the heat dissipation insulating layer 106b, and is disposed to face each other. Except for this, other configurations are the same as the heat radiation substrate 100a according to the first embodiment, and thus redundant descriptions thereof will be omitted.

즉, 본 실시예에 따른 방열기판(100b)은 2개의 범프(104a, 104b)를 연결하는 구조를 채용함으로써 원하는 방열특성 및 두께를 달성할 수 있게 된다. 예를 들어, 방열성능의 개선을 위해 방열 절연층의 두께가 커질 필요가 있는 경우에, 제1 실시예와 같이 방열 절연층(106)의 두께를 증가시키는 경우 층간 연결을 위한 범프(104)의 사이즈가 증가할 수 밖에 없게 되고, 이에 따라 미세패턴이 구현이 어렵게 된다. 그러나, 본 실시예에 따른 방열기판(100b)은 2개의 범프(104a, 104b)를 연결하는 구조를 채용함으로써 범프(104a, 104b) 사이즈를 증가시킬 필요없이 방열성능을 개선시킬 수 있게 된다. That is, the heat dissipation substrate 100b according to the present embodiment adopts a structure for connecting two bumps 104a and 104b to achieve a desired heat dissipation characteristic and thickness. For example, in the case where the thickness of the heat dissipation insulating layer needs to be increased to improve the heat dissipation performance, when the thickness of the heat dissipation insulating layer 106 is increased as in the first embodiment, the bumps 104 for the interlayer connection are formed. Inevitably, the size increases, and thus, fine patterns are difficult to implement. However, the heat dissipation substrate 100b according to the present exemplary embodiment can improve heat dissipation performance without having to increase the size of the bumps 104a and 104b by adopting a structure connecting the two bumps 104a and 104b.

메탈코어 기판의 제조방법 - 제1 실시예Manufacturing Method of Metal Core Substrate-First Embodiment

도 8 내지 도 17는 본 발명의 바람직한 제1 실시예에 따른 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 메탈코어 기판(100a)의 제조방법에 대해 설명하면 다음과 같다. 8 to 17 are cross-sectional views illustrating a method of manufacturing a metal core substrate according to a first embodiment of the present invention. Hereinafter, a method of manufacturing the metal core substrate 100a according to the present embodiment will be described with reference to the following.

먼저, 도 8에 도시한 바와 같이, 제1 메탈시트(102a)를 준비한다.First, as shown in FIG. 8, the first metal sheet 102a is prepared.

이때, 제1 메탈시트(102a)는, 예를 들어 뛰어난 열전도도와 작은 열팽창계수를 갖는 인바로 형성되거나, 외면에 구리 도금층이 형성된 인바로 형성된다. In this case, the first metal sheet 102a may be formed of, for example, an invar having excellent thermal conductivity and a small thermal expansion coefficient, or an invar having a copper plating layer formed on an outer surface thereof.

여기서, 제1 메탈시트(102a)는 그 상부에 범프(104)의 인쇄가 가능한 정도의 강도를 갖도록 소정 두께 이상을 갖는 것이 바람직하며, 범프(104) 및 방열 절연층(106)과의 접착력 향상을 위해, 버프연마, 플라즈마 또는 이온빔 가공 등에 의해 표면조도가 형성되어 있는 것이 바람직하다. 또한, 표면조도는 산화(Oxide) 처리(흑색(black) 또는 갈색(brown)), 또는 Cz처리 등의 약품을 이용한 방법을 통해서도 형성할 수 있다. Here, it is preferable that the first metal sheet 102a has a predetermined thickness or more so as to have a strength sufficient to print the bump 104 on the upper portion thereof, and improves adhesion to the bump 104 and the heat dissipation insulating layer 106. For this purpose, the surface roughness is preferably formed by buff polishing, plasma or ion beam processing, or the like. In addition, the surface roughness can also be formed by a method using a chemical such as Oxide treatment (black or brown), or Cz treatment.

다음, 도 9에 도시한 바와 같이, 제1 메탈시트(102a)에 범프(104)를 인쇄한다. Next, as shown in FIG. 9, the bump 104 is printed on the first metal sheet 102a.

이때, 범프(104)는 스크린 프린트(screen print) 방식에 의해 인쇄될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등 을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 메탈시트(102a) 상에 전사되며, 원하는 모양과 높이로 인쇄하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(104)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다. In this case, the bump 104 may be printed by a screen print method. Screen printing is a method of printing a bump through a conductive paste transfer process through a mask having an opening. That is, the position of the opening part of a mask is aligned, and an electrically conductive paste is apply | coated to the upper surface of a mask. Then, when the conductive paste is pushed using a squeegee or the like, the conductive paste is extruded through the opening and transferred onto the first metal sheet 102a, thereby printing the desired shape and height. Of course, printing bumps 104 in other known ways would also fall within the scope of the present invention.

한편, 범프(104)를 형성하는 도전성 페이스트는 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.On the other hand, the conductive paste for forming the bump 104 can be used as long as it is a conductive material, for example, one of Ag, Pd, Pt, Ni, Ag / Pd may be used.

다음, 도 10에 도시한 바와 같이, 범프(104)가 인쇄된 제1 메탈시트(102a)에 방열 절연층(106)을 형성하여 베이스기판(110)을 제조한다.Next, as shown in FIG. 10, the base substrate 110 is manufactured by forming a heat dissipation insulating layer 106 on the first metal sheet 102a on which the bumps 104 are printed.

여기서, 방열 절연층(106)은 인쇄된 범프(104)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 예를 들어, 범프(104)는 방열 절연층(106) 위로 약 10~50㎛ 정도 노출될 수 있도록 방열 절연층(106)을 형성하는 것이 바람직하다.Here, the heat radiation insulating layer 106 is preferably formed to have a thickness smaller than the height of the printed bump 104, for example, the bump 104 is about 10 ~ 50㎛ over the heat radiation insulating layer 106 It is preferable to form the heat radiation insulating layer 106 so that it can be exposed.

이때, 방열 절연층(106)은 고분자 수지에 방열효율을 높이기 위해, 예를 들어 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러(108)가 분산되어 있는 구조를 갖는다.At this time, the heat dissipation insulating layer 106 is a heat dissipation inorganic filler (108) having excellent thermal conductivity, such as, for example, alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN), in order to increase heat dissipation efficiency in the polymer resin. ) Is dispersed.

한편, 방열 절연층(106)은 접촉 또는 무접촉 방식에 의해 형성될 수 있다. On the other hand, the heat radiation insulating layer 106 may be formed by a contact or a contactless method.

여기서, 접촉 방식은 제1 메탈시트(102a)에 인쇄된 범프(104)에 방열 절연층(106)을 관통(piercing)시키는 것이고, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이때, 비접촉 방식은, 접촉방식에서 범프(104)가 방열 절연층(106)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범 프(104)의 형상 변화 또는 범프(104)와 방열 절연층(106) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다. Here, the contact method is to piercing the heat dissipation insulating layer 106 to the bump 104 printed on the first metal sheet 102a, and the non-contact method is to coat the insulating resin powder by an inkjet printing method. In this case, the non-contact method is a change in the shape of the bump 104 or the bump 104 and the heat radiation insulating layer 106 that may occur due to the force applied as the bump 104 penetrates the heat radiation insulating layer 106 in the contact method. This is useful in that problems such as the occurrence of minute gaps between the lines are minimized.

다음, 도 11에 도시한 바와 같이, 범프(104)가 노출된 방열 절연층(106) 상부에 제2 메탈시트(102b)를 배치한다. 이때, 제2 메탈시트(102b)는 제1 메탈시트(102a)와 동일한 구성이다. Next, as shown in FIG. 11, the second metal sheet 102b is disposed on the heat dissipation insulating layer 106 where the bumps 104 are exposed. At this time, the second metal sheet 102b has the same configuration as the first metal sheet 102a.

다음, 도 12에 도시한 바와 같이, 방열 절연층(106) 상에 제2 메탈시트(102b)를 적층한다. Next, as shown in FIG. 12, the second metal sheet 102b is laminated on the heat dissipation insulating layer 106.

이때, 제2 메탈시트(102b)는, 예를 들어 진공상태에서 방열 절연층(106) 및 범프(104)를 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 방열 절연층(106) 상에 적층될 수 있다.At this time, the second metal sheet 102b uses, for example, a press plate such as a stainless plate having a flat surface while heating the heat-dissipating insulation layer 106 and the bump 104 at a softening temperature or higher in a vacuum state. And pressurized to form a laminate on the heat dissipation insulating layer 106.

다음, 도 13에 도시한 바와 같이, 제1 메탈시트(102a) 및 제2 메탈시트(102b)의 두께를 줄인다. 이는, 메탈시트(102a, 102b)가 회로층을 구성하기 때문에 그 두께를 줄임으로써 미세회로패턴 구현을 가능하게 하기 위함이다. Next, as shown in FIG. 13, the thicknesses of the first metal sheet 102a and the second metal sheet 102b are reduced. This is because the metal sheets 102a and 102b constitute a circuit layer, so that the thickness of the metal sheets 102a and 102b enables the micro circuit pattern to be realized.

이때, 제1 메탈시트(102a) 및 제2 메탈시트(102b)는 에칭에 의해 그 두께를 줄일 수 있으며, 예를 들어 약 10㎛ 이하의 두께를 갖도록 에칭되는 것이 바람직하다. In this case, the thickness of the first metal sheet 102a and the second metal sheet 102b may be reduced by etching, and for example, the first metal sheet 102a and the second metal sheet 102b may be etched to have a thickness of about 10 μm or less.

다음, 도 14에 도시한 바와 같이, 제1 메탈시트(102a) 및 제2 메탈시트(102b)에 도금층을 형성한 후, 메탈시트(102a, 102b) 및 도금층을 패터닝하여 제1 메탈시트(102a)와 제1 도금층(112a)을 포함하는 제1 회로층(114a), 및 제2 메탈시트(102b)와 제2 도금층(112b)을 포함하는 제2 회로층(114b)을 형성한다. Next, as shown in FIG. 14, after forming a plating layer on the first metal sheet 102a and the second metal sheet 102b, the metal sheets 102a and 102b and the plating layer are patterned to form the first metal sheet 102a. ) And a first circuit layer 114a including the first plating layer 112a and a second circuit layer 114b including the second metal sheet 102b and the second plating layer 112b.

마지막으로, 도 15에 도시한 바와 같이, 제1 회로층(114a) 및 제2 회로층(114b)이 형성된 방열 절연층(106)의 양면에 패드부(116a, 116b)를 노출시키는 개구부(120)를 갖는 솔더레지스트층(118a, 118b)을 형성한다. Finally, as shown in FIG. 15, the opening 120 exposing the pad portions 116a and 116b on both surfaces of the heat dissipation insulating layer 106 on which the first circuit layer 114a and the second circuit layer 114b are formed. Solder resist layers 118a and 118b are formed.

이때, 패드부(116a, 116b)에는 OSP 처리 및/또는 무전해 니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층을 형성되는 것이 바람직하다. 또한, 패드부(116a, 116b)에는 솔더볼과 같은 접속단자(122)가 부착될 수 있다. At this time, it is preferable that the pad portions 116a and 116b form an OSP treatment and / or an electroless nickel immersion gold (ENIG) layer. In addition, connection terminals 122 such as solder balls may be attached to the pad parts 116a and 116b.

한편, 도 15에는 2층 구조의 방열기판이 도시되어 있으나, 이를 이용하여 다층구조의 방열기판을 제조하는 것도 가능하다. 예시적으로, 이하에서는 도 16 및 도 17을 참조하여 4층 구조의 방열기판을 제조하는 방법을 설명하기로 한다. Meanwhile, although the heat radiation board of the two-layer structure is shown in FIG. 15, it is also possible to manufacture the heat radiation board of the multi-layer structure by using the same. For example, a method of manufacturing a four-layer heat dissipation substrate will be described below with reference to FIGS. 16 and 17.

먼저, 도 16에 도시한 바와 같이, 방열 절연층(106)의 양면에 회로층(114a, 114b)이 범프(104)를 통해 연결된 구조를 갖는 도 14에 도시된 방열기판의 양면에 도 10에 도시된 제1 베이스기판(110a) 및 제2 베이스기판(110b)을 각각 배치한다. First, as shown in FIG. 16, the circuit layers 114a and 114b are connected to both surfaces of the heat dissipation insulating layer 106, and both surfaces of the heat dissipation substrate shown in FIG. The first base substrate 110a and the second base substrate 110b shown in the drawings are disposed.

다음, 도 17에 도시한 바와 같이, 방열기판 및 베이스기판(110a, 110b)를 적층하고, 베이스기판(110a, 110b)에 형성된 제1 메탈시트(102a) 및 제2 메탈시트(102b)에 도금층을 형성한 후, 메탈시트(102a, 102b) 및 도금층을 패터닝하여 회로층을 형성한다(도 14 공정 참조). 그 후, 회로층이 형성된 방열 절연층(106a, 106b)의 양면에 패드부(116a, 116b)를 노출시키는 개구부(120)를 갖는 솔더레지스트층(118a, 118b)을 형성한다(도 15 공정 참조). Next, as shown in FIG. 17, the heat dissipation substrate and the base substrates 110a and 110b are stacked, and the plating layer is formed on the first metal sheet 102a and the second metal sheet 102b formed on the base substrates 110a and 110b. After forming, the metal sheets 102a and 102b and the plating layer are patterned to form a circuit layer (see FIG. 14 process). Thereafter, solder resist layers 118a and 118b having openings exposing the pad portions 116a and 116b are formed on both surfaces of the heat radiation insulating layers 106a and 106b in which the circuit layers are formed (see FIG. 15 process). ).

이와 같은 제조공정을 적용하여 4층 이상의 다층 구조의 방열기판을 제조할 수 있음은 당업자에게 자명하다 할 것이며, 이 또한 본 발명의 범주 내에 포함된다 할 것이다. It will be apparent to those skilled in the art that the manufacturing process may be applied to manufacture a heat dissipation substrate having a multilayer structure of four or more layers, which will also be included within the scope of the present invention.

메탈코어 기판의 제조방법 - 제2 실시예Manufacturing Method of Metal Core Substrate-Second Embodiment

도 18 내지 도 22는 본 발명의 바람직한 제2 실시예에 따른 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 메탈코어 기판(100b)의 제조방법에 대해 설명하면 다음과 같다. 여기서, 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조번호를 부여하고, 동일 또는 대응되는 구성요소 및 공정에 대한 상세한 설명은 생략하기로 한다. 18 to 22 are cross-sectional views illustrating a method of manufacturing a metal core substrate according to a second exemplary embodiment of the present invention. Hereinafter, referring to this, a method of manufacturing the metal core substrate 100b according to the present embodiment will be described. Here, the same or corresponding components as in the previous embodiment are given the same reference numerals, and detailed descriptions of the same or corresponding components and processes will be omitted.

먼저, 도 18에 도시한 바와 같이, 제1 범프(104a)가 인쇄된 제1 메탈시 트(102a)에 제1 방열 절연층(106a)을 형성된 제1 베이스기판(110a), 및 제2 범프(104b)가 인쇄된 제2 메탈시트(102b)에 제2 방열 절연층(106b)을 형성된 제2 베이스기판(110b)을 준비하고, 제1 범프(104a) 및 제2 범프(104b)가 대향되도록 배치한다. First, as shown in FIG. 18, the first base substrate 110a and the second bump on which the first heat dissipation insulating layer 106a is formed on the first metal sheet 102a on which the first bumps 104a are printed. A second base substrate 110b having a second heat dissipation insulating layer 106b formed on the second metal sheet 102b printed with 104b is prepared, and the first bump 104a and the second bump 104b face each other. Place it if possible.

다음, 도 19에 도시한 바와 같이, 제1 범프(104a) 및 제2 범프(104b)가 연결되도록 제1 베이스기판(110a) 및 제2 베이스기판(110b)을 적층한다.Next, as illustrated in FIG. 19, the first base substrate 110a and the second base substrate 110b are stacked to connect the first bump 104a and the second bump 104b.

다음, 도 20에 도시한 바와 같이, 제1 메탈시트(102a) 및 제2 메탈시트(102b)의 두께를 줄인다. Next, as shown in FIG. 20, the thicknesses of the first metal sheet 102a and the second metal sheet 102b are reduced.

다음, 도 21에 도시한 바와 같이, 제1 메탈시트(102a) 및 제2 메탈시트(102b)에 도금층을 형성한 후, 메탈시트(102a, 102b) 및 도금층을 패터닝하여 제1 메탈시트(102a)와 제1 도금층(112a)을 포함하는 제1 회로층(114a), 및 제2 메탈시트(102b)와 제2 도금층(112b)을 포함하는 제2 회로층(114b)을 형성한다. Next, as shown in FIG. 21, after forming a plating layer on the first metal sheet 102a and the second metal sheet 102b, the metal sheets 102a and 102b and the plating layer are patterned to form the first metal sheet 102a. ) And a first circuit layer 114a including the first plating layer 112a and a second circuit layer 114b including the second metal sheet 102b and the second plating layer 112b.

마지막으로, 도 22에 도시한 바와 같이, 제1 회로층(114a) 및 제2 회로층(114b)이 형성된 방열 절연층(106)의 양면에 패드부(116a, 116b)를 노출시키는 개구부(120)를 갖는 솔더레지스트층(118a, 118b)을 형성한다. 이와 같은 제조공정에 의해 본 실시예에 따른 방열기판(110b)을 제조된다.Finally, as shown in FIG. 22, an opening 120 exposing the pad portions 116a and 116b on both surfaces of the heat dissipation insulating layer 106 on which the first circuit layer 114a and the second circuit layer 114b are formed. Solder resist layers 118a and 118b are formed. By this manufacturing process, the heat radiation substrate 110b according to the present embodiment is manufactured.

한편, 도 25에는 2층 구조의 방열기판이 도시되어 있으나, 도 16 및 도 17에 도시된 공정을 적용하여 다층 구조의 방열기판을 제조하는 것도 가능하다. 이에 대한 상세한 설명은 생략하기로 한다. Meanwhile, although the heat radiation board having a two-layer structure is shown in FIG. 25, it is also possible to manufacture a heat radiation board having a multilayer structure by applying the processes illustrated in FIGS. 16 and 17. Detailed description thereof will be omitted.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 방열기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the heat dissipation substrate and its manufacturing method according to the present invention are not limited thereto, and the technical features of the present invention It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 5는 종래의 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다.1 to 5 are process cross-sectional views for explaining a method of manufacturing a conventional metal core substrate.

도 6은 본 발명의 바람직한 제1 실시예에 따른 메탈코어 기판의 단면도이다. 6 is a cross-sectional view of a metal core substrate according to a first embodiment of the present invention.

도 7은 본 발명의 바람직한 제2 실시예에 따른 메탈코어 기판의 단면도이다. 7 is a cross-sectional view of a metal core substrate according to a second preferred embodiment of the present invention.

도 8 내지 도 17은 본 발명의 바람직한 제1 실시예에 따른 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다.8 to 17 are process cross-sectional views illustrating a method of manufacturing a metal core substrate according to a first embodiment of the present invention.

도 18 내지 도 22는 본 발명의 바람직한 제2 실시예에 따른 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다.18 to 22 are cross-sectional views illustrating a method of manufacturing a metal core substrate according to a second exemplary embodiment of the present invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

102, 102a, 102b : 메탈시트 104, 104a, 104b : 범프102, 102a, 102b: metal sheet 104, 104a, 104b: bump

106, 106a, 106b : 방열 절연층 108 : 방열 무기 필러106, 106a, 106b: Heat dissipation insulation layer 108: Heat dissipation inorganic filler

110, 110a, 110b : 베이스기판 112a, 112b : 도금층110, 110a, 110b: base substrate 112a, 112b: plating layer

114a, 114b : 회로층 116a, 116b : 패드부114a and 114b: circuit layers 116a and 116b: pad portion

118a, 118b : 솔더레지스트층 120 : 개구부118a and 118b solder layer 120 openings

122 : 접속단자122: connection terminal

Claims (15)

방열 절연층;Heat dissipation insulation layer; 상기 방열 절연층의 일면에 형성된 제1 메탈시트와 제1 도금층으로된 제1 회로층;A first circuit layer comprising a first metal sheet and a first plating layer formed on one surface of the heat dissipation insulating layer; 상기 방열 절연층의 타면에 형성된 제2 메탈시트와 제2 도금층으로된 제2 회로층; 및A second circuit layer comprising a second metal sheet and a second plating layer formed on the other surface of the heat dissipation insulating layer; And 상기 제1 회로층과 상기 제2 회로층을 전기적으로 연결하는 범프Bumps electrically connecting the first circuit layer and the second circuit layer 를 포함하는 것을 특징으로 하는 방열기판.Heat dissipation substrate comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 하는 방열기판.The first metal sheet and the second metal sheet is a heat dissipation substrate, characterized in that formed in the invar (Invar) or the Invar in which the copper plating layer is formed on the outer surface. 청구항 1에 있어서,The method according to claim 1, 상기 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 하는 방열기판. The heat dissipation insulating layer is a heat dissipation substrate, characterized in that the heat dissipation inorganic filler having excellent thermal conductivity such as alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN) is dispersed in the polymer resin. 청구항 1에 있어서,The method according to claim 1, 상기 범프는 대향하도록 배치되는 제1 범프 및 제2 범프로 이루어 진 것을 특징으로 하는 방열기판. The bump is a heat dissipation substrate, characterized in that consisting of the first bump and the second bump disposed to face. 청구항 1에 있어서,The method according to claim 1, 상기 제1 회로층 및 제2 회로층이 형성된 방열 절연층의 양면에는 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성되어 있는 것을 특징으로 하는 방열기판. And a solder resist layer having an opening for exposing the pad portion on both surfaces of the heat dissipation insulating layer on which the first circuit layer and the second circuit layer are formed. (A) 제1 메탈시트의 일면에 범프를 인쇄하는 단계;(A) printing a bump on one surface of the first metal sheet; (B) 상기 범프의 상부가 노출되도록 제1 메탈시트에 방열 절연층을 형성하여 베이스기판을 제조하는 단계;(B) manufacturing a base substrate by forming a heat radiation insulating layer on the first metal sheet to expose the upper portion of the bump; (C) 상기 방열 절연층 상에 제2 메탈시트를 적층하는 단계; 및 (C) stacking a second metal sheet on the heat dissipation insulating layer; And (D) 상기 제1 메탈시트 및 제2 메탈시트에 도금층을 형성하고, 상기 메탈시트 및 도금층을 패터닝하여 제1 회로층 및 제2 회로층을 형성하는 단계(D) forming a plating layer on the first metal sheet and the second metal sheet, and patterning the metal sheet and the plating layer to form a first circuit layer and a second circuit layer. 를 포함하는 것을 특징으로 하는 방열 인쇄기판의 제조방법.Method of manufacturing a heat dissipation printed circuit board comprising a. 청구항 6에 있어서,The method according to claim 6, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 하는 방열기판의 제조방법 .The first metal sheet and the second metal sheet is a method of manufacturing a heat sink substrate, characterized in that formed in the invar (Invar) or the copper plated layer formed on the outer surface. 청구항 6에 있어서,The method according to claim 6, 상기 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 하는 방열기판의 제조방법.The heat dissipation insulating layer is a method of manufacturing a heat dissipation substrate, characterized in that the heat dissipation inorganic filler having excellent thermal conductivity such as alumina (Al 2 O 3), aluminum nitrite (AlN), boron nitride (BN) is dispersed in the polymer resin. 청구항 6에 있어서,The method according to claim 6, 상기 (C) 단계와 (D) 단계 사이에, Between the steps (C) and (D), 상기 제1 메탈시트 및 제2 메탈시트의 두께를 줄이는 공정이 수행되는 것을 특징으로 하는 방열기판의 제조방법.The method of manufacturing a heat sink is characterized in that the step of reducing the thickness of the first metal sheet and the second metal sheet is performed. 청구항 6에 있어서,The method according to claim 6, 상기 (D) 단계 이후에,After the step (D), (E) 상기 제1 회로층 및 제2 회로층이 형성된 방열 절연층의 양면에 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성하는 단계(E) forming a solder resist layer having openings exposing pad portions on both sides of the heat dissipation insulating layer on which the first circuit layer and the second circuit layer are formed; 가 수행되는 것을 특징으로 하는 방열기판의 제조방법.Method for producing a heat radiation board, characterized in that carried out. (A) 제1 메탈시트의 일면에 제1 범프를 인쇄하는 단계;(A) printing a first bump on one surface of the first metal sheet; (B) 상기 제1 메탈시트에 상기 제1 범프의 상부가 노출되도록 제1 방열 절연층을 형성하여 제1 베이스기판을 제조하는 단계;(B) manufacturing a first base substrate by forming a first heat dissipation insulating layer on the first metal sheet to expose an upper portion of the first bump; (C) 상기 제1 베이스기판과 동일한 구조를 갖는 제2 베이스기판을 준비하고, 상기 제1 범프와 상기 제2 베이스기판의 제2 범프가 대향한 상태에서 연결되도록 상기 제1 베이스기판 및 제2 베이스기판을 적층하는 단계; 및 (C) preparing a second base substrate having the same structure as that of the first base substrate, and connecting the first and second bumps in a state where the first bump and the second bump of the second base substrate face each other. Stacking a base substrate; And (D) 상기 제1 메탈시트 및 상기 제2 베이스기판의 제2 메탈시트에 도금층을 형성하고, 상기 메탈시트 및 도금층을 패터닝하여 제1 회로층 및 제2 회로층을 형성하는 단계(D) forming a plating layer on the first metal sheet and the second metal sheet of the second base substrate, and patterning the metal sheet and the plating layer to form a first circuit layer and a second circuit layer. 를 포함하는 것을 특징으로 하는 방열 인쇄기판의 제조방법.Method of manufacturing a heat dissipation printed circuit board comprising a. 청구항 11에 있어서,The method of claim 11, 상기 제1 메탈시트 및 상기 제2 메탈시트는 인바(invar) 또는 외면에 구리도금층이 형성된 인바로 형성된 것을 특징으로 하는 방열기판의 제조방법 .The first metal sheet and the second metal sheet is a method of manufacturing a heat sink substrate, characterized in that formed in the invar (Invar) or the copper plated layer formed on the outer surface. 청구항 11에 있어서,The method of claim 11, 상기 제1 방열 절연층 및 제2 방열 절연층은 고분자 수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러가 분산되어 있는 것을 특징으로 하는 방열기판의 제조방법.The first heat dissipation insulation layer and the second heat dissipation insulation layer are characterized in that the heat dissipation inorganic filler such as alumina (Al 2 O 3), aluminum nitrite (AlN) and boron nitride (BN) is dispersed in the polymer resin. Method of manufacturing a heat dissipation substrate. 청구항 11에 있어서,The method of claim 11, 상기 (C) 단계와 (D) 단계 사이에, Between the steps (C) and (D), 상기 제1 메탈시트 및 제2 메탈시트의 두께를 줄이는 공정이 수행되는 것을 특징으로 하는 방열기판의 제조방법.The method of manufacturing a heat sink is characterized in that the step of reducing the thickness of the first metal sheet and the second metal sheet is performed. 청구항 11에 있어서,The method of claim 11, 상기 (D) 단계 이후에,After the step (D), (E) 상기 제1 회로층 및 제2 회로층이 형성된 상기 제1 방열 절연층 및 제2 방열 절연층의 양면에 패드부를 노출시키는 개구부를 갖는 솔더레지스트층이 형성하는 단계(E) forming a solder resist layer having openings exposing pad portions on both surfaces of the first heat dissipation insulating layer and the second heat dissipation insulating layer on which the first circuit layer and the second circuit layer are formed; 가 수행되는 것을 특징으로 하는 방열기판의 제조방법.Method for producing a heat radiation board, characterized in that carried out.
KR1020080114140A 2008-11-17 2008-11-17 Heat-dissipating substrate and fabricating method of the same KR20100055184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114140A KR20100055184A (en) 2008-11-17 2008-11-17 Heat-dissipating substrate and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114140A KR20100055184A (en) 2008-11-17 2008-11-17 Heat-dissipating substrate and fabricating method of the same

Publications (1)

Publication Number Publication Date
KR20100055184A true KR20100055184A (en) 2010-05-26

Family

ID=42279703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114140A KR20100055184A (en) 2008-11-17 2008-11-17 Heat-dissipating substrate and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR20100055184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (en) * 2013-10-11 2015-04-21 삼성전기주식회사 Printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (en) * 2013-10-11 2015-04-21 삼성전기주식회사 Printed circuit board

Similar Documents

Publication Publication Date Title
KR101044127B1 (en) Heat-dissipating substrate and fabricating method of the same
JP4767269B2 (en) Method for manufacturing printed circuit board
KR100395862B1 (en) Flip chip type semiconductor device and method for manufacturing the same
JP4914474B2 (en) Multilayer printed circuit board manufacturing method
WO2015151512A1 (en) Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method
JP2002026171A (en) Method for producing multilayer wiring board and multilayer wiring board
KR101062326B1 (en) Printed circuit board and manufacturing method thereof
US20120222299A1 (en) Method of manufacturing a printed circuit board
JP2014053604A (en) Printed circuit board
KR20080025949A (en) Electronic chip embedded printed circuit board and manufacturing method thereof
JP2015198093A (en) Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device
KR20030010887A (en) Method for preparing the ball grid array substrate
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
KR20100055184A (en) Heat-dissipating substrate and fabricating method of the same
JP2008016805A (en) Printed circuit board, and method of manufacturing the same
KR100917028B1 (en) Anodized metal board its preparation manufacturing method
KR20060132182A (en) Manufacturing method of pcb for package on package
JP2003229662A (en) Method of manufacturing wiring board
JP3955799B2 (en) Wiring board manufacturing method
KR20100132358A (en) Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure
KR100749141B1 (en) Package on package substrate and the manufacturing method thereof
JP2004289006A (en) Carbon aluminum core substrate
KR101069893B1 (en) Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same
JPH08181452A (en) Manufacture of multilayer printed circuit board
JP2019054290A (en) Interposer, semiconductor device, method for manufacturing interposer, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application