KR101069893B1 - Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same - Google Patents

Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same Download PDF

Info

Publication number
KR101069893B1
KR101069893B1 KR1020090113364A KR20090113364A KR101069893B1 KR 101069893 B1 KR101069893 B1 KR 101069893B1 KR 1020090113364 A KR1020090113364 A KR 1020090113364A KR 20090113364 A KR20090113364 A KR 20090113364A KR 101069893 B1 KR101069893 B1 KR 101069893B1
Authority
KR
South Korea
Prior art keywords
layer
copper layer
copper
manufacturing
printed circuit
Prior art date
Application number
KR1020090113364A
Other languages
Korean (ko)
Other versions
KR20110056870A (en
Inventor
서인호
류정걸
이상엽
이준성
김동선
최재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090113364A priority Critical patent/KR101069893B1/en
Priority to TW099110602A priority patent/TWI401009B/en
Publication of KR20110056870A publication Critical patent/KR20110056870A/en
Application granted granted Critical
Publication of KR101069893B1 publication Critical patent/KR101069893B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법이 개시된다. 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 및 상기 제1 구리층의 하면을 에칭하는 단계를 포함하는 코어기판 제조방법은, 제1 구리층 및 제2 구리층의 두께 차이가 감소하며, 코어기판의 전체적인 두께가 감소될 수 있다. Disclosed are a core substrate manufacturing method and a printed circuit board manufacturing method using the same. Plating a metal layer on an upper surface of the first copper layer; Plating a second copper layer on an upper surface of the metal layer; And the core substrate manufacturing method comprising the step of etching the lower surface of the first copper layer, the thickness difference between the first copper layer and the second copper layer is reduced, the overall thickness of the core substrate can be reduced.

코어기판, 인쇄회로기판 Core Board, Printed Circuit Board

Description

코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 {Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same}Method of manufacturing core substrate and manufacturing method for printed circuit board using the same {Method of manufacturing core substrate and manufacturing method for printed circuit board

본 발명은 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a core substrate and a method for manufacturing a printed circuit board using the same.

전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다. 특히 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 인쇄회로기판의 개발이 필요하다. With the miniaturization, high density, and thinning of electronic components, research on thinning and high functionalization of semiconductor package substrates has been actively conducted. In particular, in order to implement a technology for stacking several semiconductor chips on a single substrate (MCP: Multi Chip Package) or for stacking several substrates on which a chip is mounted (PoP: Package on Package), It is necessary to develop a printed circuit board having thermal expansion behavior and excellent bending characteristics after mounting.

또한 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있어서 이에 대한 대책이 필요하다. 이러한 요구에 대응하기 위한 가장 보편적인 방법은 인쇄회로기판의 코어에 열전도도가 우수한 동판 혹은 알루미늄판 등의 금속판을 삽입하여 코어기판을 제작하는 것이다. 금속판의 경우 열팽창 특성과 열 전도도 특성이 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다. In addition, due to the recent increase in operating speed due to the high performance of the chip, the problem of heat generation is getting serious, so countermeasures are required. The most common method for responding to this need is to insert a metal plate such as a copper plate or an aluminum plate having excellent thermal conductivity into a core of a printed circuit board to manufacture a core board. In the case of the metal plate, the thermal expansion and thermal conductivity of the metal plate are excellent, thereby suppressing the thermal expansion behavior of the substrate and at the same time serving as a heat dissipation function.

이러한 인쇄회로기판은 층간 접속을 위해 비아를 형성하는데, 코어기판에는 미리 드릴 가공을 하여 홀을 형성시켜서 비아와 연통시킨다. 또한, 코어기판의 홀의 위치와 비아 사이의 이격이 맞지 않으면 쇼트불량이 발생되는 바와 같이, 금속판의 정합 때문에 비아의 사이즈 보다 크게 코어기판에 홀을 형성시켜주어야 한다. 이에 따라, 열을 전달하는 금속판의 면적이 줄어들어 열 전도도가 감소될 우려가 있다. 또한, 일반적인 코어기판에 적용되는 금속판은 코어기판의 두께를 상승시키게 된다.Such printed circuit boards form vias for interlayer connection, and the core board is drilled in advance to form holes to communicate with the vias. In addition, if the position of the hole of the core substrate and the distance between the vias do not coincide with each other, a short defect may occur. Therefore, the hole should be formed in the core substrate larger than the size of the via due to the registration of the metal plates. Accordingly, the area of the metal plate for transferring heat is reduced, there is a fear that the thermal conductivity is reduced. In addition, the metal plate applied to the general core substrate increases the thickness of the core substrate.

본 발명은 두께가 감소될 수 있는 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.The present invention provides a method for manufacturing a core substrate and a method for manufacturing a printed circuit board using the same, which can be reduced in thickness.

또한, 본 발명은 코어홀과 비아 사이의 간격을 줄일 수 있는 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.In addition, the present invention is to provide a method for manufacturing a core substrate that can reduce the distance between the core hole and the via, and a method for manufacturing a printed circuit board using the same.

본 발명의 일 측면에 따르면, 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 및 상기 제1 구리층의 하면을 에칭하는 단계를 포함하는 코어기판 제조방법이 제공된다.According to an aspect of the invention, the step of plating a metal layer on the upper surface of the first copper layer; Plating a second copper layer on an upper surface of the metal layer; And etching the lower surface of the first copper layer.

또한, 본 발명의 다른 측면에 따르면, 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 상기 제1 구리층의 하면을 에칭하는 단계; 상기 제1 구리층 및 상기 제2 구리층에 절연층을 형성하는 단계; 및 상기 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.In addition, according to another aspect of the invention, the step of plating a metal layer on the upper surface of the first copper layer; Plating a second copper layer on an upper surface of the metal layer; Etching the bottom surface of the first copper layer; Forming an insulating layer on the first copper layer and the second copper layer; And forming a circuit pattern on the insulating layer.

여기서, 상기 제2 구리층을 도금하는 단계 이후에, 상기 제1 구리층과, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계를 더 포함할 수 있다.Here, after the plating of the second copper layer, the method may further include forming a core hole in the first copper layer, the metal layer, and the second copper layer.

여기서, 상기 제1 구리층의 하면을 에칭하는 단계 이후에, 상기 제1 구리층 및 상기 제2 구리층에 절연층을 형성하는 단계를 더 포함할 수 있다.Here, after etching the lower surface of the first copper layer, the method may further include forming an insulating layer on the first copper layer and the second copper layer.

여기서, 상기 절연층을 형성하는 단계는, 상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및 상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함할 수 있다.The forming of the insulating layer may include: laminating a resin on the first copper layer and the second copper layer; And drying the resin by moving it between heated rollers.

여기서, 상기 절연층을 형성하는 단계 이후에, 상기 절연층에 시드층을 형성하는 단계를 더 포함할 수 있다.Here, after the forming of the insulating layer, the method may further include forming a seed layer on the insulating layer.

여기서, 상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함할 수 있다.Here, the resin may include a liquid teflon, liquid crystalline polymer polyester or polyimide.

여기서, 상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함할 수 있 다.Here, the metal layer may include an alloy of iron nickel, copper or aluminum.

본 발명의 실시예에 따르면, 제1 구리층 및 제2 구리층의 두께 차이가 감소하여 인쇄회로기판의 상하 층간의 두께 편차를 줄일 수 있고, 제1 구리층의 두께를 줄일 수 있어 코어기판의 전체적인 두께가 감소될 수 있으므로 인쇄회로기판을 박판으로 형성할 수 있다. According to the embodiment of the present invention, the thickness difference between the first copper layer and the second copper layer is reduced, thereby reducing the thickness variation between the upper and lower layers of the printed circuit board, and the thickness of the first copper layer can be reduced. Since the overall thickness can be reduced, the printed circuit board can be formed into a thin plate.

또한, 금속층을 이용하여 열방출을 할 수 있음은 물론, 종래의 메탈정합의 발생을 고려하지 않아도 되므로 비아와 코어홀 간의 간격을 줄일 수 있다. 이에 따라, 코어홀을 형성할 때, 제1 구리층, 금속층 및 제2 구리층의 제거되는 면적이 줄어 들 수 있으므로, 열방출을 위한 코어기판의 면적이 증가하게 됨에 따라, 인쇄회로기판의 열방출 효율을 높일 수 있다.In addition, heat dissipation may be performed using the metal layer, and the gap between the via and the core hole may be reduced since it is not necessary to consider the occurrence of conventional metal matching. As a result, when the core hole is formed, the area of the first copper layer, the metal layer, and the second copper layer may be removed, and as the area of the core substrate for heat dissipation increases, the heat of the printed circuit board is increased. Release efficiency can be improved.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생 략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, when it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a method of manufacturing a core board and a method of manufacturing a printed circuit board using the same according to the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals will be given and redundant description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면이다.1 is a flow chart showing a core substrate manufacturing method according to an embodiment of the present invention, Figures 2 to 6 is a view showing a core substrate manufacturing method according to an embodiment of the present invention.

먼저, 제1 구리층(110)의 상면에 금속층(120)을 도금한다(S110). 일 예로, 18 um 내지 25um 두께를 가진 동박롤(Cu Foil Roll)과 같은 제1 구리층(110)의 상면에 열 방출 및 휨 향상을 위한 금속층(120)을 전해방식으로 3 um 내지 30um 두께로 형성한다. 앞서 설명한 제1 구리층(110) 또는 금속층(120) 및 하기에 기술되는 제2 구리층(130)의 두께는 설명의 편의를 위해 예시적으로 기재한 것이며, 이에 한정되지 않음은 물론, 인쇄회로기판의 요구 특성에 따라 변동이 가능하다. 또한, 금속층(120)은 철니켈의 합금, 구리 또는 알루미늄 재질로 형성할 수 있다. 도 2에는 제1 구리층(110)의 상면에 금속층(120)이 도금된 모습이 도시되어 있다.First, the metal layer 120 is plated on the upper surface of the first copper layer 110 (S110). For example, the metal layer 120 for improving heat dissipation and warpage on the upper surface of the first copper layer 110, such as a copper foil roll having a thickness of 18 um to 25 um in an electrolytic method, has a thickness of 3 um to 30 um. Form. The thicknesses of the first copper layer 110 or the metal layer 120 and the second copper layer 130 described below are exemplarily described for convenience of description, and are not limited thereto. It can be varied depending on the required characteristics of the substrate. In addition, the metal layer 120 may be formed of an alloy of iron nickel, copper, or aluminum. 2 illustrates a metal plate 120 plated on an upper surface of the first copper layer 110.

다음으로, 금속층(120)의 상면에 제2 구리층(130)을 도금한다(S120). 일 예로, 금속층(120)의 상면에 3 um 내지 10um 두께로 제2 구리층(130)을 전해도금 한다. 도 3에는 금속층(120)의 상면에 제2 구리층(130)이 도금된 모습이 도시되어 있다.Next, the second copper layer 130 is plated on the upper surface of the metal layer 120 (S120). For example, the second copper layer 130 may be electroplated to a thickness of 3 μm to 10 μm on the upper surface of the metal layer 120. 3 illustrates a state in which the second copper layer 130 is plated on the upper surface of the metal layer 120.

다음으로, 제1 구리층(110)과, 금속층(120) 및 제2 구리층(130)에 코어홀(135)을 형성한다(S130). 코어홀(135)을 형성하기 위해서는, 일 예로, 제2 구리층(130)에 감광성필름(140)을 부착, 노광 및 현상을 하고 에칭 공정을 통해 코어홀(135)을 형성할 수 있다.Next, a core hole 135 is formed in the first copper layer 110, the metal layer 120, and the second copper layer 130 (S130). In order to form the core hole 135, for example, the photosensitive film 140 may be attached to, exposed to, and developed on the second copper layer 130, and the core hole 135 may be formed through an etching process.

또한, 제1 구리층(110)의 하면을 에칭한다(S140). 일 예로, 18 um 내지 25um 두께를 가진 제1 구리층(110)을 하프 에칭(Half Etching)하여 제1 구리층(110)과 제2 구리층(130)의 두께를 유사하게 형성하도록 할 수 있다. 도 4에는 제2 구리층(130)의 상면에 감광성필름(140)이 부착되어 코어홀(135)이 형성되고, 제1 구리층(110')이 하프에칭된 모습이 도시되어 있다. In addition, the bottom surface of the first copper layer 110 is etched (S140). For example, the first copper layer 110 having a thickness of 18 um to 25 um may be half etched to form similar thicknesses of the first copper layer 110 and the second copper layer 130. . 4, the photosensitive film 140 is attached to the top surface of the second copper layer 130 to form a core hole 135, and the first copper layer 110 ′ is half-etched.

다음으로, 에칭된 제1 구리층(110') 및 제2 구리층(130)에 절연층(151)을 형성한다(S150). 이는, 제1 구리층(110') 및 제2 구리층(130)에 수지(150)를 적층하고(S151), 수지(150)를 가열된 롤러(160) 사이로 이동시켜 건조시킴으로써 할 수 있다(S153). Next, an insulating layer 151 is formed on the etched first copper layer 110 ′ and the second copper layer 130 (S150). This can be done by laminating the resin 150 on the first copper layer 110 ′ and the second copper layer 130 (S151), and moving the resin 150 between the heated rollers 160 to dry it ( S153).

일 예로, 에칭된 제1 구리층(110') 및 제2 구리층(130)을 액상의 테플론(PTFE), 액정 고분자 폴리에스테르(LCP) 또는 폴리이미드(Pi)와 같은 수지(150)에 함침하거나 실크스크린 등의 방식을 통하여, 제1 구리층(110') 및 제2 구리층(130)의 외측 및 코어홀(135)의 내벽에 5 um 내지 20um 두께로 수지(150)를 도포할 수 있다. 다음으로 수지(150)를 열풍 건조를 이용한 1차 건조를 진행할 수 있다. 다음으로, 가열된 롤러(160) 사이로 수지(150)가 적층된 제1 구리층(110') 및 제2 구리층(130)을 통과시켜 수지(150)를 평탄화함은 물론 2차 건조시킬 수 있다. 도 5에는 수지(150)가 적층된 제1 구리층(110') 및 제2 구리층(130)이 롤러(160) 사이를 통과하고 있는 모습이 도시되어 있다. For example, the etched first copper layer 110 ′ and the second copper layer 130 are impregnated with a resin 150 such as liquid teflon (PTFE), liquid crystal polymer polyester (LCP), or polyimide (Pi). Alternatively, the resin 150 may be applied to the outside of the first copper layer 110 ′ and the second copper layer 130 and the inner wall of the core hole 135 by a thickness of 5 μm to 20 μm through a silk screen or the like. have. Next, the resin 150 may be subjected to primary drying using hot air drying. Next, the resin 150 may be planarized through the first copper layer 110 ′ and the second copper layer 130 having the resin 150 stacked therebetween, and the second drying may be performed between the heated rollers 160. have. 5 illustrates a state in which the first copper layer 110 ′ and the second copper layer 130 having the resin 150 laminated therebetween pass through the rollers 160.

건조를 통해 수지(150)가 경화되어 절연층(151)으로 형성되고, 절연층(151)에 시드층(170)을 형성한다(S160). 이러한 시드층(170)은 절연층(151) 표면에 플라즈마 이온 빔 소스(Plasma Ion Beam Source)와 같은 특수 처리(IAR:Ion Assisted Reaction)를 하여, 절연층(151) 표면에 친수성 개질의 시드층(170)을 형성할 수 있음으로써, 추후 형성되는 회로패턴(210)과의 밀착력을 증대시킬 수 있다. 또한 시드층(170)은 무전해 도금을 통해 형성되는 것으로 전기가 통하지 않는 절연층(151)의 표면에 전해도금되는 회로패턴(210)을 형성시킬 수 있도록 전극기능을 하게 된 다.The resin 150 is cured through drying to form the insulating layer 151, and the seed layer 170 is formed on the insulating layer 151 (S160). The seed layer 170 is subjected to a special treatment (IAR: Ion Assisted Reaction) such as a plasma ion beam source (IAR) on the surface of the insulating layer 151, and the seed layer of hydrophilic modification on the surface of the insulating layer 151. By being able to form 170, adhesion to the circuit pattern 210 formed later can be increased. In addition, the seed layer 170 is formed through electroless plating, and functions as an electrode to form a circuit pattern 210 that is electroplated on the surface of the insulating layer 151 which is not electrically conductive.

도 6에는 절연층(151)에 시드층(170)이 형성된 모습이 도시되어 있다.6 illustrates a state in which the seed layer 170 is formed on the insulating layer 151.

이와 같이 형성된 코어기판(100)은 제1 구리층(110') 및 제2 구리층(130)의 두께 차이가 감소하고, 제1 구리층(110')이 초기에 준비된 제1 구리층(110) 두께의 절반으로 형성되어 전체적인 두께가 감소될 수 있다. In the core substrate 100 formed as described above, the thickness difference between the first copper layer 110 ′ and the second copper layer 130 decreases, and the first copper layer 110 in which the first copper layer 110 ′ is initially prepared. ) Half of the thickness can be reduced the overall thickness.

상기와 같은 실시예에 따라 제조된 코어기판(100)은 일 예로, 제1 구리층(110)을 동박롤로 적용한 경우, 롤 형상의 코어기판(100)으로 형성되어 쉬트(Sheet)의 단위로 절단한 코어기판(100)을 아래에서 서술되는 인쇄회로기판(200)의 제조에 적용할 수 있다.The core substrate 100 manufactured according to the above embodiment is, for example, when the first copper layer 110 is applied to the copper foil roll, the core substrate 100 is formed of a roll-shaped core substrate 100 and cut into sheets of sheets. One core substrate 100 can be applied to the manufacture of the printed circuit board 200 described below.

도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 8 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다.7 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 8 to 10 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

앞서 서술한 바와 같은 실시예로 형성된 코어기판(100)의 절연층(151)에 회로패턴(210)을 형성한다(S210). 회로패턴(210)을 형성하기 위하여, 코어기판(100)의 표면에 동으로 형성되는 박(미도시)을 적층한 다음 이를 에칭하여 패터닝하는 텐팅공법(tenting process), 잉크젯 헤드(미도시)를 이용하여 코어기판(100)의 표면에 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 도 8에는 코어기판(100)의 표면에 회로패턴(210)이 형성된 모습이 도시되어 있다. 또한, 절연층(151)의 표면에 형성된 시드층(170)은 회로패턴(210)과의 밀착력을 증대시킬 수 있으며, 회로패턴(210)을 형성시킬 수 있도록 전극기능을 할 수 있음은 앞서 서술한 바와 같다. 또한, 회로패턴(210)이 형성함과 동시에 코어홀(135)을 금속으로 채울 수 있으며, 도 8에 도시된 식별번호 137가 같이 될 수 있다.The circuit pattern 210 is formed on the insulating layer 151 of the core substrate 100 formed by the above-described embodiment (S210). In order to form the circuit pattern 210, a tenting process of forming a copper foil (not shown) formed on the surface of the core substrate 100 and etching and patterning the same, an inkjet head (not shown) Various methods such as an inkjet process for directly printing conductive ink on the surface of the core substrate 100 may be used. 8 shows a circuit pattern 210 formed on the surface of the core substrate 100. In addition, the seed layer 170 formed on the surface of the insulating layer 151 may increase adhesion to the circuit pattern 210 and may function as an electrode to form the circuit pattern 210. Same as one. In addition, the circuit pattern 210 may be formed and the core hole 135 may be filled with metal, and the identification number 137 illustrated in FIG. 8 may be the same.

다음으로, 코어기판(100)에 절연층부(220)를 적층할 수 있다. 절연층부(220)는 회로패턴(210)이 형성된 코어기판(100)의 표면에 적층되어 회로패턴(210)을 보호하는 기능을 수행할 수 있다. Next, the insulating layer 220 may be laminated on the core substrate 100. The insulating layer part 220 may be stacked on the surface of the core substrate 100 on which the circuit pattern 210 is formed, thereby protecting the circuit pattern 210.

본 실시예에 따른 코어기판(100)을 적용하게 됨에 따라, 제1 구리층(110') 및 제2 구리층(130)의 두께 차이가 감소하여 인쇄회로기판의 상하 층간의 두께 편차를 줄일 수 있고, 제1 구리층(110')이 초기에 준비된 제1 구리층(110) 두께의 절반으로 형성되어 코어기판(100)의 전체적인 두께가 감소될 수 있어 인쇄회로기판(200)을 박판으로 형성할 수 있다. As the core substrate 100 according to the present embodiment is applied, the thickness difference between the first copper layer 110 ′ and the second copper layer 130 is reduced to reduce the thickness variation between the upper and lower layers of the printed circuit board. The first copper layer 110 ′ is formed to be half the thickness of the first copper layer 110 prepared initially, so that the overall thickness of the core substrate 100 may be reduced, thereby forming the printed circuit board 200 in a thin plate. can do.

또한, 금속층(120)을 이용하여 열방출을 할 수 있음은 물론, 종래의 메탈정합의 발생을 고려하지 않아도 되므로 비아(251)와 코어홀(도 6 참조: 135)간의 간격을 줄일 수 있다. 이에 따라, 코어홀(135)을 형성할 때, 제1 구리층(110), 금속층(120) 및 제2 구리층(130)의 제거되는 면적이 줄어 들 수 있으므로, 면적이 넓을수록 열방출에 효율적인 코어기판의 제거가 감소될 수 있어 인쇄회로기판(200)의 열방출 효율성을 높일 수 있다.In addition, heat dissipation may be performed using the metal layer 120, and the gap between the via 251 and the core hole (see FIG. 6: 135) may be reduced since it is not necessary to consider generation of conventional metal matching. As a result, when the core hole 135 is formed, an area of the first copper layer 110, the metal layer 120, and the second copper layer 130 may be removed. Efficient removal of the core substrate can be reduced, thereby improving heat dissipation efficiency of the printed circuit board 200.

일 예로, 4층 이상의 인쇄회로기판(200)을 제작할 경우에는 동박(240)이 적 층된 외측절연층(230)을 절연층부(220)에 라미네이션하여 적층할 수 있다. 또한, 외측절연층(230)에 레이저를 이용하여 비아홀(250)을 형성할 수 있다. 도 9에는 코어기판(100)에 외측절연층(230)이 적층되며, 비아홀(250)이 형성된 모습이 도시되어 있다. 이러한 비아홀(250)은 필(Fill)도금하여 층간의 전기적 접속을 가능하게 하는 비아(251)로 형성될 수 있다.For example, when fabricating four or more layers of the printed circuit board 200, the outer insulation layer 230 on which the copper foil 240 is laminated may be laminated on the insulation layer 220. In addition, the via hole 250 may be formed in the outer insulation layer 230 by using a laser. 9, the outer insulation layer 230 is stacked on the core substrate 100, and the via hole 250 is formed. The via hole 250 may be formed of a via 251 that fill-fills and enables electrical connection between layers.

동박(240)에 외측회로패턴(260)을 형성할 수 있으며, 외측회로패턴(260)은 앞서 설명한 회로패턴(210)의 형성방법을 적용할 수 있고, 외측회로패턴(260) 형성 후 동박(240)은 식각될 수 있다. 외측회로패턴(260)을 보호하도록, 외측절연층(230)의 외측에 제2 솔더레지스트(270)가 적층될 수 있다. The outer circuit pattern 260 may be formed on the copper foil 240, and the outer circuit pattern 260 may apply the method of forming the circuit pattern 210 described above, and after the outer circuit pattern 260 is formed, the copper foil ( 240 may be etched. In order to protect the outer circuit pattern 260, the second solder resist 270 may be stacked on the outer side of the outer insulating layer 230.

일 예로, 비아(251)위에 범프(280)를 형성할 수 있다. 범프(280)는 회로패턴(210)과 외측회로패턴(260)이 반도체 칩 또는 마더보드 등과 같은 외부 부품과 접속되는 단자 역할을 한다. 이러한 범프(280)의 형성은 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 이와 같은 제조방법에 의해 형성된 인쇄회로기판(200)이 도 10에 도시되어 있다.For example, bumps 280 may be formed on the vias 251. The bump 280 serves as a terminal through which the circuit pattern 210 and the outer circuit pattern 260 are connected to an external component such as a semiconductor chip or a motherboard. The bump 280 may be formed using various methods such as an inkjet process for directly printing conductive ink. A printed circuit board 200 formed by such a manufacturing method is shown in FIG.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도.1 is a flow chart showing a core substrate manufacturing method according to an embodiment of the present invention.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면.2 to 6 is a view showing a core substrate manufacturing method according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.7 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 8 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.8 to 10 are views showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 코어기판 110, 110': 제1 구리층100: core substrate 110, 110 ': first copper layer

120: 금속층 130: 제2 구리층120: metal layer 130: second copper layer

135: 코어홀 140: 감광성필름135: core hole 140: photosensitive film

150: 수지 151: 절연층150: resin 151: insulating layer

170: 시드층 200: 인쇄회로기판170: seed layer 200: printed circuit board

210: 회로패턴 220: 절연층부210: circuit pattern 220: insulating layer portion

230: 외측절연층 240: 동박230: outer insulation layer 240: copper foil

250: 비아홀 251: 비아250: Via Hole 251: Via

260: 외측회로패턴 270: 제2 솔더레지스트260: outer circuit pattern 270: second solder resist

Claims (14)

제1 구리층의 상면에, 금속층을 도금하는 단계;Plating a metal layer on an upper surface of the first copper layer; 상기 금속층의 상면에 제2 구리층을 도금하는 단계;Plating a second copper layer on an upper surface of the metal layer; 상기 제1 구리층, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계;Forming core holes in the first copper layer, the metal layer, and the second copper layer; 상기 제1 구리층의 하면을 에칭하는 단계;Etching the bottom surface of the first copper layer; 상기 제1 구리층과 상기 제2 구리층의 외측, 및 상기 코어홀의 내벽에 절연층을 형성하는 단계를 포함하는 코어기판 제조방법.And forming an insulating layer on the outer side of the first copper layer and the second copper layer and on the inner wall of the core hole. 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 절연층을 형성하는 단계는, Forming the insulating layer, 상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및Stacking a resin on the first copper layer and the second copper layer; And 상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법.And drying the resin by moving the resin between the heated rollers. 제4항에 있어서,5. The method of claim 4, 상기 절연층을 형성하는 단계 이후에, After forming the insulating layer, 상기 절연층에 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어기판 제조방법.And forming a seed layer on the insulating layer. 제4항에 있어서,5. The method of claim 4, 상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함하는 것을 특징으로 하는 코어기판 제조방법.The resin is a core substrate manufacturing method comprising a liquid teflon, liquid crystal polymer polyester or polyimide. 제1항에 있어서,The method of claim 1, 상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 코어기판 제조방법.The metal layer is a core substrate manufacturing method comprising an alloy of iron nickel, copper or aluminum. 제1 구리층의 상면에, 금속층을 도금하는 단계;Plating a metal layer on an upper surface of the first copper layer; 상기 금속층의 상면에 제2 구리층을 도금하는 단계;Plating a second copper layer on an upper surface of the metal layer; 상기 제1 구리층, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계;Forming core holes in the first copper layer, the metal layer, and the second copper layer; 상기 제1 구리층의 하면을 에칭하는 단계;Etching the bottom surface of the first copper layer; 상기 제1 구리층과 상기 제2 구리층의 외측, 및 상기 코어홀의 내벽에 절연층을 형성하는 단계; 및Forming an insulating layer on an outer side of the first copper layer and the second copper layer and on an inner wall of the core hole; And 상기 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board comprising the step of forming a circuit pattern on the insulating layer. 삭제delete 삭제delete 제8항에 있어서,The method of claim 8, 상기 절연층을 형성하는 단계는, Forming the insulating layer, 상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및Stacking a resin on the first copper layer and the second copper layer; And 상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board comprising the step of moving the resin between the heated roller to dry. 제11항에 있어서,The method of claim 11, 상기 절연층을 형성하는 단계 이후에, After forming the insulating layer, 상기 절연층에 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Forming a seed layer on the insulating layer further comprising the step of manufacturing a printed circuit board. 제11항에 있어서,The method of claim 11, 상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The resin is a manufacturing method of a printed circuit board comprising a liquid teflon, liquid crystalline polymer polyester or polyimide. 제8항에 있어서,The method of claim 8, 상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The metal layer is a method of manufacturing a printed circuit board comprising an alloy of iron nickel, copper or aluminum.
KR1020090113364A 2009-11-23 2009-11-23 Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same KR101069893B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090113364A KR101069893B1 (en) 2009-11-23 2009-11-23 Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same
TW099110602A TWI401009B (en) 2009-11-23 2010-04-06 Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090113364A KR101069893B1 (en) 2009-11-23 2009-11-23 Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same

Publications (2)

Publication Number Publication Date
KR20110056870A KR20110056870A (en) 2011-05-31
KR101069893B1 true KR101069893B1 (en) 2011-10-05

Family

ID=44365167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090113364A KR101069893B1 (en) 2009-11-23 2009-11-23 Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same

Country Status (2)

Country Link
KR (1) KR101069893B1 (en)
TW (1) TWI401009B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229572B1 (en) 1994-11-21 1999-11-15 포만 제프리 엘 Laminar stackable circuit board structure and manufacture
JP2002329962A (en) * 2001-04-27 2002-11-15 Nippon Avionics Co Ltd Method of manufacturing cic metal core printed wiring board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955263B2 (en) * 2004-12-15 2012-06-20 イビデン株式会社 Printed wiring board
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229572B1 (en) 1994-11-21 1999-11-15 포만 제프리 엘 Laminar stackable circuit board structure and manufacture
JP2002329962A (en) * 2001-04-27 2002-11-15 Nippon Avionics Co Ltd Method of manufacturing cic metal core printed wiring board

Also Published As

Publication number Publication date
TW201119538A (en) 2011-06-01
KR20110056870A (en) 2011-05-31
TWI401009B (en) 2013-07-01

Similar Documents

Publication Publication Date Title
JP4767269B2 (en) Method for manufacturing printed circuit board
KR100661297B1 (en) Rigid-flexible printed circuit board for package on package, and manufacturing method
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
KR101062326B1 (en) Printed circuit board and manufacturing method thereof
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
KR100956688B1 (en) Printed Circuit Board and Manufacturing Method Thereof
WO2010052942A1 (en) Wiring board with built-in electronic component and method for manufacturing the wiring board
KR20140021910A (en) Core substrate and printed circuit board using the same
JP2010130003A (en) Multi-layer printed circuit board, and manufacturing method thereof
US20140174940A1 (en) Heat-dissipating substrate and fabricating method thereof
US20120222299A1 (en) Method of manufacturing a printed circuit board
JP2008124247A (en) Substrate with built-in component and its manufacturing method
KR101069893B1 (en) Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same
KR101092587B1 (en) Core substrate and method of manufacturing core substrate
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
JP2008016805A (en) Printed circuit board, and method of manufacturing the same
KR20110058107A (en) Metallic laminate, method of manufacturing thereof and method of manufacturing pcb
KR20100125082A (en) Metal core pcb
KR100796981B1 (en) Method for manufacturing printed circuit board
KR100917028B1 (en) Anodized metal board its preparation manufacturing method
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR100966341B1 (en) Printed circuit board and the manufacturing method thereof
JP2017118084A (en) Printed circuit board
JP2007141887A (en) Semiconductor device and printed wiring board employing it
KR20100055184A (en) Heat-dissipating substrate and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9