KR20100044310A - Manufacture method for multi-row lead frame and semiconductor package - Google Patents
Manufacture method for multi-row lead frame and semiconductor package Download PDFInfo
- Publication number
- KR20100044310A KR20100044310A KR1020080103391A KR20080103391A KR20100044310A KR 20100044310 A KR20100044310 A KR 20100044310A KR 1020080103391 A KR1020080103391 A KR 1020080103391A KR 20080103391 A KR20080103391 A KR 20080103391A KR 20100044310 A KR20100044310 A KR 20100044310A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- manufacturing
- semiconductor package
- photosensitive material
- row
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 다열형 리드프레임 및 반도체 패키지의 제조방법에 관한 것으로, 특히 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하기에 적당하도록 한 다열형 리드프레임 및 반도체 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multi-row lead frame and a semiconductor package, and in particular, in the process of manufacturing a multi-row lead frame through plating after half etching, by using a liquid photosensitive material to reduce the cost of materials, stabilization The present invention relates to a method for manufacturing a multi-row type lead frame and a semiconductor package, which is suitable for implementing technical specificity with respect to the prior art by the process.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.In general, since a semiconductor package cannot receive or transmit electric signals by receiving electricity from the outside by the semiconductor chip itself, it is necessary for the semiconductor chip to package the chip in order to exchange various electrical signals with the outside. Recently, in consideration of chip size reduction, heat dissipation ability and electrical performance improvement, reliability improvement, manufacturing cost, and the like, various structures such as lead frames, printed circuit boards, and circuit films have been manufactured.
그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다.In addition, according to the trend of higher integration of semiconductor chips, it is necessary to increase the number of input and output terminals, which are electrical leads between the semiconductor chip and the external circuit board. For this purpose, a semiconductor package of a multi-row leadframe having leads having two or more arrays for connecting a chip and an external circuit separately from each other has attracted attention.
도 1은 종래 반도체 장치의 제조방법을 보인 개념도이다.1 is a conceptual diagram illustrating a method of manufacturing a conventional semiconductor device.
이는 일본특허공개 제3747750호의 "반도체 장치의 제조방법 및 반도체 장치"에 기재된 내용이다.This is the content described in "Method for Manufacturing Semiconductor Device and Semiconductor Device" of Japanese Patent Laid-Open No. 3747750.
그래서 종래의 반도체 장치(10)는 중앙에 반도체 칩(11)이 배치되고, 그 주변에 에어리어 어레이상에 상부측(표면측)이 와이어 본딩(wire bonding)부(12)가 배치된다. 또한 하부측(이면측)에 외부 접속 단자부(13)가 되는 도체 단자(14)를 배치하고 있다. 와이어 본딩(wire bonding)부(12)와 반도체 칩(11)의 각 전극 패드(pad)(15)는 와이어 본딩(wire bonding wire)(16)으로 전기적으로 연결 되어 있다. 또한 주위에 있는 도체로 되는 외측선(17)을 포함시키고, 반도체 칩(11), 와이어 본딩(16) 및 도체 단자(14)의 상부는 포장 수지(18)로 수지 포장 되어 있다. 또한 반도체 칩(11)의 하부측에는 도전성 접착제(20)가 도포되고, 이에 따라 반도체 칩(11)으로부터의 열 방산을 촉진하고 있다.Therefore, in the
또한 도 1의 (a)에서와 같이, 판상의 리드 프레임(lead frame)재(21)의 상부측에는 중앙에 탑재할 반도체 칩(11)을 감싸고 형성되는 와이어 본딩(wire bonding)부(12) 및 이것을 감싸는 외측선(17)과 와이어 본딩(wire bonding)부(12)에 대응하여 하부측에 형성되는 외부 접속 단자부(13)로 귀금속 도금층(22, 23)을 형성한다.In addition, as shown in FIG. 1A, a
이 귀금속 도금층(22, 23)의 형성은 리드 프레임(lead frame)재(21)의 상부면 및 하부면을 내 도금성의 감광성 수지(photoresist, 포토 레지스트) 막으로 덮은 뒤, 귀금속 도금층(22, 23)이 형성되는 부분에 관한 노광 처리 및 현상 처리를 수행하고, 그 리드 프레임(lead frame)재(21)의 부분 노출을 행한 뒤에, 니켈(nickel) 등을 이용하여 귀금속 도금층을 형성하고, 다음에 도금을 행한다. 이처럼 귀금속 도금층을 이용하고 Ag, Au, Pd 로부터 선택되는 한 종류의 귀금속으로 귀금속 도금층(22, 23)을 형성한다.Formation of the noble
또한 도 1의 (b)에서와 같이, 리드 프레임(lead frame)재(21)의 하부측에 내 에칭 레지스트(etching regist) 막(24)을 형성한 뒤, 레지스트 마스크(regist mask)를 이용하여 상부측에 형성되는 귀금속 도금층(22)에 대해 리드 프레임(lead frame)재(21)에 소정 깊이의 에칭(etching) 가공(하프 에칭(half etching))을 수행한다. 이에 따라 외측선(17)과 와이어 본딩(wire bonding)부(12)를 돌출시킬 수 있다.In addition, as shown in FIG. 1B, after forming an
또한 도 1의 (c)에서와 같이, 하프 에칭(half etching)되는 리드 프레임(lead frame)재(21)의 상부측 중앙에 반도체 칩(11)을 Agㅇ에폭시(epoxy)계 수지로 되는 접착제(20)를 이용하여 탑재한 뒤, 반도체 칩(11)의 전극 패드(pad)부(15)와 각각 대응하는 와이어 본딩(wire bonding) 부(12)와의 사이를 접속하고, 전기적 도통 회로를 형성한다.Also, as shown in FIG. 1C, an adhesive in which the
또한 도 1의 (d)에서와 같이, 반도체 칩(11), 본딩 와이어(bonding wire)(16) 및 돌출한 외측선(17)을 포함하는 리드 프레임(lead frame)재(21)의 상부측을 포장 수지(18)로 수지 포장한다.In addition, as shown in FIG. 1D, the upper side of the
이상의 처리가 끝나는 뒤, 리드 프레임(lead frame)재(21)의 하부측에 접착하고 있던 내 에칭 레지스트(etching regist) 막(24)을 제거하지만, 이것은 조립 공정에서 앞서 먼저 수행해도 된다.After the above processing is finished, the
또한 도 1의 (e)에서와 같이, 레지스트 마스크(regist mask)를 이용하여 리드 프레임(lead frame)재(21)의 하부측에 형성되는 귀금속 도금층(23)을 에칭(etching) 가공을 수행하고, 외부 접속 단자부(13)를 돌출시키는 것과 동시에, 외부 접속 단자부(13)를 전기적으로 독립시킨다.In addition, as shown in FIG. 1E, the precious
그런 다음 외측선(17)의 분리를 수행하면, 독립한 반도체 장치(10)가 제조된다.Then, when the
즉, 이러한 종래기술에 의한 다열형 리드프레임을 이용한 반도체 패키지 공정은 Cu 소재 위에 패턴을 형성하여 도금 후 에칭 방식을 택한 것이다.In other words, the semiconductor package process using the multi-layered lead frame according to the prior art is to form a pattern on the Cu material to take the etching method after plating.
그러나 이는 후공정에서의 에칭에 의한 고가 귀금속인 도금층 균열 및 파괴가 문제시 되며, 제조사의 불량률이 크게 증가하게 된다.However, this causes a problem of cracking and breaking of the plating layer, which is an expensive precious metal, by etching in a later process, and greatly increases the defect rate of the manufacturer.
또한 에칭 팩터(factor)를 원하는 수준으로 조절하기가 매우 어렵기 때문에 아트 워크(Art Work) 설계에서도 문제가 야기될 수 있다. 여기서 아트 워크란 회로 형성을 위한 패터닝(patterning) 설계작업을 말한다.It is also very difficult to adjust the etch factor to the desired level, which can cause problems in Art Work design. Here, artwork refers to a patterning design work for circuit formation.
도 2는 도 1과 같은 방법으로 반도체 패키지를 제조할 경우 발생하는 대표 불량 예를 보인 도면이다. 이러한 도 2에서 (a)의 참조번호 25는 금속소재이고, 26 은 대표적인 에칭 레지스트로써 Ni/Au 층이며, 27은 언더컷으로 취약한 하부구조를 보이고 있다. 또한 도 2에서 (b)의 참조번호 28은 정상 패드이고, 29는 손실 패드이다.FIG. 2 is a diagram illustrating an exemplary defect occurring when a semiconductor package is manufactured by the same method as FIG. 1. In FIG. 2,
그래서 도 2의 (a)에서의 언더컷(27)의 발생에 의해 (b)에서의 손실 패드(29)와 같은 불량이 발생하여 수율이 낮아지고, 회로의 신뢰성이 떨어지는 문제점이 있었다.As a result, the occurrence of the undercut 27 in FIG. 2A causes a defect such as the
즉, 종래기술은 반도체용 패키지 기판, 특히 열 방출 효과와 전기적 특성이 뛰어난 금속 소재를 사용하는 기판의 경우 다양한 디자인의 다열 I/O Pad를 가진 회로 형성 및 칩이 실장되는 다이 패드(die pad)의 구현을 위해 감광성 포토레지스트를 이용하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 후 포토레지스트를 제거하고 에칭을 통해 회로를 구현한다. 이 방법을 통하여 단위 크기에서의 다열 I/O 패드(Pad)에 대한 우수한 열 방출 및 전기적 특성 구현이 가능하였다. 하지만 에칭에 대한 레지스트를 형성한 후 도금을 진행하여 회로를 구성할 때 에칭 레지스트 금속층의 측면으로 에칭액이 침투하여 언더컷(under cut)이 발생하게 되어 원하는 치수의 회로를 구현하기가 힘들다. 그리고 구현된 회로 또한 구조적으로 취약하여 고객사 어셈블리 공정 중에 고압 수세 공정에 의해 박리 또는 탈락이 발생하게 되어 수율이 낮아지는 문제점이 있었다.That is, the prior art is a die pad in which a chip is mounted and a circuit is formed with a multi-row I / O pad of various designs in the case of a semiconductor package substrate, especially a substrate using a metal material having excellent heat dissipation effect and electrical characteristics. For the implementation of the photoresist, the surface treatment for wire bonding or soldering using photosensitive photoresist after the photoresist is removed and the circuit is implemented by etching. This approach enabled excellent heat dissipation and electrical properties for multi-row I / O pads at unit size. However, when forming a circuit after forming a resist for etching, the etching solution penetrates into the side of the etching resist metal layer to generate an under cut, thereby making it difficult to implement a circuit having a desired dimension. In addition, the implemented circuit is also structurally weak, so that the peeling or dropping occurs due to the high pressure washing process during the assembly process of the customer, there is a problem that the yield is lowered.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현할 수 있는 다열형 리드프레임 및 반도체 패키지의 제조방법을 제공하는데 있다.Accordingly, the present invention has been proposed to solve the above conventional problems, and an object of the present invention is to carry out coating by using a liquid photosensitive material in the process of manufacturing a multi-layered lead frame through plating after half etching. It is to provide a method of manufacturing a multi-stage lead frame and a semiconductor package that can reduce the unit cost and implement the technical specificity of the prior art by the stabilization method.
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이고, 도 4는 도 3의 제조방법을 보인 개념도이다.3 is a flowchart illustrating a manufacturing method of a multi-row type lead frame according to an exemplary embodiment of the present invention, and FIG. 4 is a conceptual diagram illustrating the manufacturing method of FIG. 3.
이에 도시된 바와 같이, 다열형 리드프레임의 제조방법에 있어서, 원자재(31)에 감광성 물질(32)을 도포하고, 노광 및 현상을 수행한 다음 하프 에칭을 수행하는 제 1 단계(ST1 ~ ST3)와; 상기 제 1 단계 후 액상 감광성 물질(34)을 사용하여 상기 원자재(31)에 코팅하는 제 2 단계(ST4)와; 상기 제 2 단계 후 노광 및 현상을 수행하고, 도금(37) 및 박리 처리를 수행하여 다열형 리드프레임을 제조하는 제 3 단계(ST5 ~ ST7);를 포함하여 수행하는 것을 특징으로 한다.As shown in the drawing, in the method of manufacturing a multi-line type lead frame, the first step of applying a
상기 제 2 단계는, 상기 액상 감광성 물질(34)을 상기 원자재(31)의 양면에 코팅하는 것을 특징으로 한다.In the second step, the liquid
상기 제 2 단계는, 상기 액상 감광성 물질(34)을 상기 원자재(31)의 상면에 코팅하고, 필름형 감광성 물질(35)을 상기 원자재(31)의 하면에 코팅하는 것을 특징으로 한다.In the second step, the liquid
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이고, 도 6은 도 5의 제조방법을 보인 개념도이다.5 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIG. 6 is a conceptual diagram illustrating the method of manufacturing the semiconductor package of FIG. 5.
이에 도시된 바와 같이, 반도체 패키지의 제조방법에 있어서, 상기 제 3 단계 후 반도체 칩(38)을 상기 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행하며, 몰딩(39)을 수행하고, 하부 에칭을 수행하는 제 4 단계(ST8 ~ ST10);를 포함하여 수행하는 것을 특징으로 한다.As shown in the drawing, in the method of manufacturing a semiconductor package, after the third step, the
본 발명에 의한 다열형 리드프레임 및 반도체 패키지의 제조방법은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현할 수 있는 효과가 있게 된다.In the method of manufacturing a multi-row lead frame and a semiconductor package according to the present invention, the material cost is reduced by performing coating using a liquid photosensitive material in a process of manufacturing a multi-row lead frame through plating after half etching, and by stabilizing method There is an effect that can implement the technical specificity for the prior art.
또한 본 발명은 액상 감광성 물질을 사용하기 때문에 후공정에서의 에칭에 의한 고가 귀금속인 도금층 균열 및 파괴 문제가 발생하지 않으며, 이에 따라 제조사의 불량률도 증가하지 않게 된다.In addition, since the present invention uses a liquid photosensitive material, there is no problem of cracking and fracture of a plated layer, which is a precious noble metal, by etching in a later process, and thus, a failure rate of a manufacturer does not increase.
또한 본 발명은 액상 감광성 물질을 사용하기 때문에 에칭 팩터(factor)의 조절이 용이하여 아트 워크(Art Work) 설계에서도 용이하게 적용할 수 있는 장점이 있다.In addition, since the present invention uses a liquid photosensitive material, it is easy to adjust the etching factor, and thus there is an advantage that it can be easily applied in the art work design.
또한 본 발명은 종래의 DFR(필름 형상의 감광성 물질)을 이용하여 에칭 후 도금을 수행하여 공정을 진행하는 것 보다 훨씬 수월하게 공정을 진행할 수 있다.In addition, the present invention can proceed the process much easier than performing the process by performing plating after etching using a conventional DFR (film-shaped photosensitive material).
또한 본 발명은 형성된 패턴의 안정성도 종래기술에 비해 우수한 효과가 있다.In addition, the present invention has an excellent effect compared to the prior art stability of the formed pattern.
이와 같이 구성된 본 발명에 의한 다열형 리드프레임 및 반도체 패키지의 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.Referring to the accompanying drawings, a preferred embodiment of a method for manufacturing a multi-row type lead frame and a semiconductor package according to the present invention configured as described above will be described in detail as follows. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. It is to be understood that the following terms are defined in consideration of the functions of the present invention, and may be changed according to the intention of the user, the operator, or the precedent, and the meaning of each term should be interpreted based on the contents will be.
먼저 본 발명은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하고자 한 것이다.First, the present invention is to reduce the cost of materials by performing a coating using a liquid photosensitive material in the process of manufacturing a multi-row lead frame through plating after half etching, and to implement the technical specificity of the prior art by the stabilization method .
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이다.3 is a flow chart illustrating a method of manufacturing a multi-row type lead frame according to an embodiment of the present invention.
먼저 원자재(31)에 감광성 물질(32)을 도포한다(ST1).First, the
그리고 마스크(33)를 이용하여 노광 및 현상을 수행한다(ST2).Then, exposure and development are performed using the mask 33 (ST2).
또한 하프 에칭을 수행한다(ST3).In addition, half etching is performed (ST3).
그런 다음 액상 감광성 물질(34)을 사용하여 원자재(31)에 코팅한다(ST4). 이때 액상 감광성 물질(34)을 원자재(31)의 양면에 코팅할 수도 있고 또는 액상 감광성 물질(34)을 원자재(31)의 상면에 코팅하고 필름형 감광성 물질(35)을 원자재(31)의 하면에 코팅할 수도 있다. 본 발명에서는 고가인 DFR(Dry Film Resist) 대신에 저가인 액상 감광성 물질(34)을 사용한다. 또한 원자재(31)의 양면에 코팅할 경우, 한면씩 차례대로 코팅할 수도 있고, 양면을 동시에 코팅할 수도 있다.Then, the
그리고 노광 및 현상을 수행한다(ST5).Exposure and development are then performed (ST5).
또한 도금(37)을 수행한다(ST6).Further, plating 37 is performed (ST6).
또한 박리 처리를 수행하여 다열형 리드프레임을 제조한다(ST7).In addition, a peeling treatment is performed to manufacture a multi-row type lead frame (ST7).
도 4는 도 3의 제조방법을 보인 개념도이다.4 is a conceptual diagram illustrating a manufacturing method of FIG. 3.
먼저 도 4의 (a)에서와 같이, 원자재(31)에 감광성 물질(32)을 도포한다.First, as shown in FIG. 4A, a
그런 다음 도 4의 (b)에서와 같이, 마스크(33)를 이용하여 노광 및 현상을 수행한다.Then, as in FIG. 4B, exposure and development are performed using the
또한 도 4의 (c)에서와 같이, 하프 에칭을 수행한다.In addition, as shown in FIG. 4C, half etching is performed.
그리고 도 4의 (d)에서와 같이, 액상 감광성 물질(34)을 사용하여 원자재(31)에 코팅한다. 이때 액상 감광성 물질(34)을 원자재(31)의 양면에 코팅할 수도 있고 또는 액상 감광성 물질(34)을 원자재(31)의 상면에 코팅하고 필름형 감광성 물질(35)을 원자재(31)의 하면에 코팅할 수도 있다.And as shown in (d) of FIG. 4, the
또한 도 4의 (e)에서와 같이 마스크(36)를 이용하여 노광 및 현상을 수행한다.In addition, as shown in FIG. 4E, exposure and development are performed using the
또한 도 4의 (f)에서와 같이 Ni, Au 등을 사용하여 도금(37)을 수행한다.In addition, plating 37 is performed using Ni, Au, or the like as shown in FIG. 4 (f).
또한 도 4의 (g)에서와 같이, 상부 및 하부를 박리시켜 다열형 리드프레임을 제조한다.In addition, as shown in Figure 4 (g), the upper and lower parts are peeled to produce a multi-row type lead frame.
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이다.5 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
이러한 도 5는 도 3의 ST1 ~ ST7의 공정 이후에 진행되는 공정이다.5 is a process proceeding after the processes of ST1 to ST7 of FIG.
먼저 반도체 칩(38)을 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행한다(ST8). 또한 몰딩(39)을 수행하고(ST9), 하부 에칭을 수행하여 반도체 패키지를 제조한다(ST10).First, the
도 6은 도 5의 제조방법을 보인 개념도이다.6 is a conceptual diagram illustrating a manufacturing method of FIG. 5.
이러한 도 6은 도 4의 (a) ~ (g) 이후에 진행되는 공정이다.6 is a process proceeding after (a) to (g) of FIG.
그래서 도 6의 (h)에서와 같이, 반도체 칩(38)을 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행한다.Thus, as shown in FIG. 6H, the
그리고 도 6의 (i)에서와 같이, 몰딩(39)을 수행한다.And as shown in Fig. 6 (i), the
또한 도 6의 (j)에서와 같이, 하부 에칭을 수행하여 반도체 패키지를 제조한다.In addition, as shown in (j) of FIG. 6, a bottom etching is performed to manufacture a semiconductor package.
도 7은 본 발명이 적용되는 다열형 리드프레임 및 반도체 패키지의 평면도이다. 여기서 참조번호 41은 반도체 패키지이고, 42는 반도체 칩이 실장되는 다이패드이며, 43은 도금(37)에 의해 형성되는 I/O(Input/Output) 부이다.7 is a plan view of a multi-row type lead frame and a semiconductor package to which the present invention is applied.
그래서 본 발명은 이러한 다열형 리드프레임 및 반도체 패키지의 제조에 적 용된다.Thus, the present invention is applied to the production of such multi-row leadframe and semiconductor package.
이처럼 본 발명은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하게 되는 것이다.As described above, the present invention is to reduce the cost of materials by implementing the coating using a liquid photosensitive material in the process of manufacturing a multi-row lead frame through plating after half etching, and to realize the technical specificity of the prior art by the stabilization method .
이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described in more detail with reference to the examples, the present invention is not necessarily limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
도 1은 종래 반도체 장치의 제조방법을 보인 개념도이다.1 is a conceptual diagram illustrating a method of manufacturing a conventional semiconductor device.
도 2는 도 1과 같은 방법으로 반도체 패키지를 제조할 경우 발생하는 대표 불량 예를 보인 도면이다.FIG. 2 is a diagram illustrating an exemplary defect occurring when a semiconductor package is manufactured by the same method as FIG. 1.
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이다.3 is a flow chart illustrating a method of manufacturing a multi-row type lead frame according to an embodiment of the present invention.
도 4는 도 3의 제조방법을 보인 개념도이다.4 is a conceptual diagram illustrating a manufacturing method of FIG. 3.
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이다.5 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
도 6은 도 3의 제조방법을 보인 개념도이다.6 is a conceptual diagram illustrating a manufacturing method of FIG. 3.
도 7은 본 발명이 적용되는 다열형 리드프레임 및 반도체 패키지의 평면도이다.7 is a plan view of a multi-row type lead frame and a semiconductor package to which the present invention is applied.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31 : 원자재31: raw materials
32 : 감광성 물질32: photosensitive material
33 : 마스크33: mask
34 : 액상 감광성 물질34: liquid photosensitive material
35 : 필름형 감광성 물질35 film-type photosensitive material
36 : 마스크36: mask
37 : 도금37: plating
38 : 반도체 칩38: semiconductor chip
39 : 와이어 본딩39: wire bonding
40 : 몰딩40: Molding
41 : 반도체 패키지41: semiconductor package
42 : 다이패드42: die pad
43 : I/O 부43: I / O part
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080103391A KR101148100B1 (en) | 2008-10-22 | 2008-10-22 | Manufacture method for multi-row lead frame and semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080103391A KR101148100B1 (en) | 2008-10-22 | 2008-10-22 | Manufacture method for multi-row lead frame and semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100044310A true KR20100044310A (en) | 2010-04-30 |
KR101148100B1 KR101148100B1 (en) | 2012-05-22 |
Family
ID=42219020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080103391A KR101148100B1 (en) | 2008-10-22 | 2008-10-22 | Manufacture method for multi-row lead frame and semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101148100B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2383874T3 (en) * | 2001-07-09 | 2012-06-27 | Sumitomo Metal Mining Company Limited | Procedure for manufacturing a connection bracket |
SG140574A1 (en) * | 2006-08-30 | 2008-03-28 | United Test & Assembly Ct Ltd | Method of producing a semiconductor package |
KR101297662B1 (en) * | 2008-04-10 | 2013-08-21 | 삼성테크윈 주식회사 | Manufacture method of lead frame |
-
2008
- 2008-10-22 KR KR1020080103391A patent/KR101148100B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101148100B1 (en) | 2012-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100297464B1 (en) | A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device | |
KR101609016B1 (en) | Semiconductor device and method of manufacturing substrates for semiconductor elements | |
US20090102063A1 (en) | Semiconductor package and method for fabricating the same | |
KR20100074449A (en) | Structure for multi-row lead frame and semiconductor package thereof and manufacture method thereof | |
KR20110074514A (en) | Leadframe substrate and method for manufacturing same, and semiconductor device | |
KR101648602B1 (en) | Method for manufacturing substrate for semiconductor element, and semiconductor device | |
KR101040136B1 (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof | |
KR101186879B1 (en) | Leadframe and method of manufacturig same | |
KR101148100B1 (en) | Manufacture method for multi-row lead frame and semiconductor package | |
KR101036354B1 (en) | Structure and manufacture method for multi-row lead frame and semiconductor package | |
KR100629887B1 (en) | Metal chip scale semiconductor package and manufacturing method thereof | |
KR101674536B1 (en) | Method for manufacturing circuit board by using leadframe | |
CN107658286B (en) | Substrate for mounting semiconductor element, semiconductor device, and method for manufacturing semiconductor device | |
KR100975977B1 (en) | Structure and manufacture method for lead frame of multi-row type | |
KR101036351B1 (en) | Structure and manufacture method for multi-row leadless frame of semiconductor package | |
JPH09116045A (en) | Resin-sealed semiconductor device of bga type using lead frame and its manufacture | |
JP5521301B2 (en) | Lead frame type substrate, manufacturing method thereof, and semiconductor device | |
KR100963578B1 (en) | Structure and manufacture method for multi-row lead frame | |
KR101047874B1 (en) | Lead frame and semiconductor package and manufacturing method thereof | |
KR101139971B1 (en) | Structure and manufacture method for lead frame and semiconductor package of active element buried type | |
KR101250379B1 (en) | Structure and manufacture method for multi-row lead frame of semiconductor package | |
KR101197777B1 (en) | Leadframe and method of manufacturig same | |
JP2006294825A (en) | Semiconductor integrated circuit device | |
KR101001874B1 (en) | Manufacture method for multi-row leadless lead frame and semiconductor package | |
KR20090131776A (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160502 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 8 |