KR101197777B1 - Leadframe and method of manufacturig same - Google Patents
Leadframe and method of manufacturig same Download PDFInfo
- Publication number
- KR101197777B1 KR101197777B1 KR1020090108907A KR20090108907A KR101197777B1 KR 101197777 B1 KR101197777 B1 KR 101197777B1 KR 1020090108907 A KR1020090108907 A KR 1020090108907A KR 20090108907 A KR20090108907 A KR 20090108907A KR 101197777 B1 KR101197777 B1 KR 101197777B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- circuit pattern
- die pad
- metal
- insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은, 절연재료로 구성된 절연부에 의해 제 1금속으로 구성된 리드부와 단락된 다이패드부; 상기 리드부 또는 상기 절연부 상에 제 2금속으로 형성된 회로패턴; 상기 다이패드부와 인접한 위치이며, 상기 회로패턴 상면에 형성된 이너리드; 및 상기 리드부 하면에 형성된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임 및 그 제조 방법에 관한 것이다. 이에 의해, 칩과 회로패턴에 연결되는 와이어를 감소시켜 비용이 절감되며, 미세하고 두께가 일정한 회로패턴으로 리드부와 칩을 연결하여 많은 수의 신호전달 체계를 구축함과 동시에 박형화를 실현한다. 또한, 금속 페이스트를 인쇄하는 방법으로 인해 공정수를 감소시키며, 회로를 연결하는 리드부 및 다이 패드면이 도금으로 형성되는 PCB 기판과는 달리 금속 부재를 그대로 사용하여 신호전달 및 열전도도를 향상시킨다.The present invention provides a die pad portion short-circuited with a lead portion composed of a first metal by an insulating portion composed of an insulating material; A circuit pattern formed of a second metal on the lead portion or the insulating portion; An inner lead formed on an upper surface of the circuit pattern and positioned adjacent to the die pad part; And an outer lead formed on a lower surface of the lead part, and a manufacturing method thereof. As a result, cost is reduced by reducing wires connected to the chip and the circuit pattern, and a large number of signal transmission systems are established and thinned by connecting the lead part and the chip with a fine and uniform circuit pattern. In addition, due to the method of printing the metal paste, the number of processes is reduced, and unlike the PCB substrate in which the lead portion and die pad surface connecting the circuit are formed by plating, the metal member is used as it is to improve signal transmission and thermal conductivity. .
반도체 칩 패키지, 지지부, 와이어 Semiconductor Chip Packages, Supports, Wires
Description
본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.The present invention relates to a lead frame and a method of manufacturing the same.
반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 저자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.Semiconductor packaging refers to a process in which individual chips made by the wafer process are electrically connected so that they can be used as actual author parts, and sealed and packaged to protect against external impact.
보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 만들어진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로서의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한, 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국, 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화하는 공정이 패키징 공정이다. Typically, a single wafer is made from dozens or even hundreds of chips printed with the same electrical circuit. These individual chips cannot, by themselves, serve as electronic components. Therefore, it is necessary to make an electric cable connected to the outside in order to receive the electrical signal from the outside to deliver the electrical signal operated inside the chip. In addition, chips contain very fine circuitry, which can be easily damaged by moisture, dust and external shocks. After all, the chip itself on the wafer surface is not a complete product until it is mounted on a printed circuit board (PCB) as an electronic component. Therefore, the packaging process is to finalize the chip to make electrical connections to the chip on the wafer and seal the packaging to withstand external shocks so that the chip can serve as a complete individual electronic device.
또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.In addition, in manufacturing a semiconductor package, a lead frame plays an important role in supplying input / output means for chip mounting and signal transmission, and various types of lead frames for highly integrated signal transmission have been developed.
일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.In general, the shape of a lead frame manufactured is a die pad and a lead portion using an etching method or a stamping method. However, the conventional method of manufacturing the lead frame is not easy to form a multi-row lead required for high integration of the semiconductor.
또한, 최근에 개발되고 있는 2단 에칭을 이용하여 제조된 리드 프레임은 이너리드의 구현 피치를 감소시키는 데 한계가 존재하여 구현할 수 있는 리드 핀 (lead pin)의 수가 제한된다. 또한, 기존의 방식에 따르는 경우 리드 프레임을 PCB 기판에 장착하기 위해, 솔더링을 위한 주석 (Tin) 도금을 진행해야하는 공정상 번거로움이 있다. In addition, a lead frame manufactured using a recently developed two-stage etching is limited in reducing the implementation pitch of the inner lead, thereby limiting the number of lead pins that can be implemented. In addition, according to the conventional method, in order to mount the lead frame on the PCB substrate, there is a process troublesome process of performing tin plating for soldering.
특히, 2단 에칭으로 리드 프레임의 회로패턴을 구현하는 경우, 등방성 에칭으로 인해 일정한 두께의 회로패턴을 형성할 수 없다. 즉, 에칭으로 인해 깎인 모서리 부분이 오목한 형상을 취하게 되어 이너리드 및 아우터 리드를 구성하는 금속부분이 위치하는 부분이, 그 외의 부분보다 높게 구성된다. 이는 회로패턴의 박형화, 미세화의 한계로 작용하게 된다.In particular, when the circuit pattern of the lead frame is implemented by two-stage etching, a circuit pattern having a constant thickness cannot be formed due to isotropic etching. That is, the edge part cut | disconnected by etching takes a concave shape, and the part in which the metal part which comprises an inner lead and an outer lead is located is comprised higher than other parts. This will act as a limit of thinning and miniaturization of the circuit pattern.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 고집적화된 신호전달 체계 갖춘 리드 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a lead frame having a more integrated signal transmission system and a lead frame manufacturing method implementing the same in a simpler process.
본 발명의 일 실시형태에 따른 리드 프레임은, 절연재료로 구성된 절연부에 의해 제 1금속으로 구성된 리드부와 이격된 다이패드부; 상기 리드부 및 상기 절연부 상에 제 2금속으로 형성된 회로패턴; 상기 다이패드부와 인접한 위치이며, 상기 회로패턴 상면에 형성된 이너리드; 및 상기 리드부 하면에 형성된 아우터 리드를 포함하는 것을 특징으로 하여, 회로패턴이 리드부와는 별개로 구성됨으로써 더욱 미세한 회로패턴을 형성할 수 있다.A lead frame according to an embodiment of the present invention includes a die pad portion spaced apart from a lead portion composed of a first metal by an insulating portion composed of an insulating material; A circuit pattern formed of a second metal on the lead portion and the insulation portion; An inner lead formed on an upper surface of the circuit pattern and positioned adjacent to the die pad part; And an outer lead formed on the lower surface of the lead portion, and the circuit pattern may be formed separately from the lead portion to form a finer circuit pattern.
특히, 상기 회로패턴의 두께는 일정한 것을 특징으로 하며, 이는 에칭 공정이 아닌 금속 페이스트의 인쇄로 인한 회로패턴은 모서리 부분의 오목형상이 형성되지 않기 때문이다.In particular, the thickness of the circuit pattern is constant, because the circuit pattern due to the printing of the metal paste, not the etching process is not formed in the concave shape of the corner portion.
여기서, 상기 리드부는, 상부 방향의 폭이 하부 방향의 폭보다 좁은 것을 특징으로 한다.Here, the lead portion is characterized in that the width of the upper direction is narrower than the width of the lower direction.
본 발명의 일 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판상에 하프 에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계; (b) 상기 절연부홈에 절연물질을 채워 절연부를 형성하는 단계; 및 (c) 상기 다이패드부와 절연되도록 상기 리드부 또는 절연부상에 금속 페이스트를 인쇄하여 회로패턴을 형성하는 단계를 포함하여 이루어지되, 상기 (c) 단계는, (c1) 상기 리드부상에 회로패턴을 형성하는 단계; 및 (c2) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계로 이루어질 수도 있으며, (c1) 상기 금속기판 하면을 에칭하여 상기 다이패드부와 상기 리드부를 절연시키는 단계; 및 (c2) 상기 리드부상에 회로패턴을 형성하는 단계로 이루어질 수도 있다.According to one or more exemplary embodiments, a method of manufacturing a lead frame includes: (a) forming an insulation part groove, a die pad part, and a lead part by performing half etching on a metal substrate; (b) forming an insulating part by filling an insulating material in the insulating part groove; And (c) forming a circuit pattern by printing a metal paste on the lead portion or the insulating portion to be insulated from the die pad portion, wherein step (c) comprises: (c1) a circuit on the lead portion; Forming a pattern; And (c2) etching the lower surface of the metal substrate to insulate the die pad portion from the lead portion. (C1) etching the lower surface of the metal substrate to insulate the die pad portion from the lead portion; And (c2) forming a circuit pattern on the lead portion.
삭제delete
여기서, 상기 (c) 단계의 회로패턴의 재료는, 구리 (Cu), 알루미늄 (Al), 및 마그네슘 (Mg) 중 하나 이상으로 이루어질 수도 있다.Here, the material of the circuit pattern of step (c) may be made of one or more of copper (Cu), aluminum (Al), and magnesium (Mg).
또한, 상기 리드 프레임 제조 방법은, (d) 상기 회로패턴 또는 다이패드의 상면에 와이어 본딩 패드를 형성하거나, 상기 리드부 또는 다이패드의 하면에 솔더 실장 패드를 형성하는 단계를 더 포함할 수도 있다.The lead frame manufacturing method may further include (d) forming a wire bonding pad on an upper surface of the circuit pattern or the die pad, or forming a solder mounting pad on the lower surface of the lead portion or the die pad. .
특히, 상기 (c) 단계는, 회로패턴의 두께가 일정하도록 금속 페이스트를 인쇄하는 단계인 것을 특징으로 한다.In particular, step (c) is characterized in that the step of printing the metal paste so that the thickness of the circuit pattern is constant.
본 발명에 의해, 칩과 회로패턴에 연결되는 와이어를 감소시켜 비용이 절감되며, 미세하고 두께가 일정한 회로패턴으로 리드부와 칩을 연결하여 많은 수의 신호전달 체계를 구축함과 동시에 박형화를 실현한다. 또한, 금속 페이스트를 인쇄하는 방법으로 인해 공정수를 감소시키며, 회로를 연결하는 리드부 및 다이 패드면이 도금으로 형성되는 PCB 기판과는 달리 금속 부재를 그대로 사용하여 신호전달 및 열전도도를 향상시킨다.According to the present invention, the cost is reduced by reducing the wires connected to the chip and the circuit pattern, and the lead part and the chip are connected in a fine and uniform circuit pattern to build a large number of signal transmission systems and at the same time, to realize a thinning. . In addition, due to the method of printing the metal paste, the number of processes is reduced, and unlike the PCB substrate in which the lead portion and die pad surface connecting the circuit are formed by plating, the metal member is used as it is to improve signal transmission and thermal conductivity. .
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a method for manufacturing a lead frame according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. In the description of the embodiments, "on" and "under" include both directly and "indirectly" formed through other components. The reference to the top or bottom of the clothes will be described with reference to the drawings.
도 1a 내지 도 1i는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법 중 각 단계의 단면도이다.1A to 1I are cross-sectional views of each step of the lead frame manufacturing method according to an embodiment of the present invention.
도 1a에 도시된 바와 같이, 회로 주체가 되는 금속기판 (110)을 준비한다. 이 금속기판 (110)은 구리 (Cu)가 바람직하나. 전도성 물질인 구리 합금, 철 (Fe), 철 합금 등의 금속부재를 사용할 수도 있다. 여기서 사용될 금속기판 (110)의 두께는 10mil (1mil = 1,000분의 1인치) 이하가 바람직하며, 5mil 이하가 더욱 바람직하다. As shown in FIG. 1A, a
그 후, 도 1b에 도시된 바와 같이, 금속기판 (110)의 상부 및 하부에 포토 레지스트 (120)를 형성한다. 이 경우, 포토 레지스트 (120)는 액체 타입의 포토 레 지스트 (120) (LPR: Liquid Photo Resist), 필름 타입의 포토 레지스트 (120) (DFR: Dry Film Resist) 등으로 형성될 수 있다. 이러한 금속기판 (110)의 상부 및 하부 각각에 포토마스크 (130)를 이용한 포토리소그래피 공정으로 포토 레지스트 (120)가 노광 및 현상된다.Thereafter, as shown in FIG. 1B,
또한, 포토 레지스트 (120)의 도포는 금속기판 (110)의 상면에만 도포할 수도 있으나, 하면의 부재를 보호하기 위해 양면 도포가 바람직하다.In addition, although the application of the
여기서, 포토마스크 (130)는 석영 기판상에 차단층이 형성된 차단 영역 (S1)과, 석영기판만 존재하는 투과 영역 (S2)을 구비한다. 금속기판 (110) 상부에 위치한 포토 마스크 (130)는 절연부홈이 형성될 위치에 투과영역이 위치하여 노광 공정시 자외선을 투과시킴으로써 현상 공정 후 절연부홈이 위치할 부분의 포토 레지스트 (120)가 제거된다. 여기서, 포토 레지스트 (120)는 자외선에 노출된 부분이 제거되는 타입과, 자외선에 노출되지 않은 부분이 제거되는 타입이 있으며, 본 단계에서는 전자의 포토 레지스트 (120) 타입을 사용한 것이다. Here, the
이후, 금속기판 (110) 상에 하프 에칭을 수행하여 절연체가 채워질 공간인 절연부홈을 형성한다. 이 경우, 에칭되는 깊이는 필요에 따라 조절될 수 있다.Subsequently, half etching is performed on the
이와 같이 에칭하는 경우, 등방성 에칭으로 인해, 도 1c 에 도시된 바와 같이 홈이 형성된 내부의 모서리 부분도 에칭이 되어 오목한 형상이 구현된다. 즉 리드부 (180)의 상부 방향의 폭이 하부 방향의 폭보다 좁아지게 되어, 에칭으로는 일정한 두께의 리드부를 구현하기가 힘들다.In the case of etching in this way, due to the isotropic etching, as shown in FIG. 1C, the inner corner portion where the groove is formed is also etched to realize a concave shape. That is, the width of the upper direction of the
그 후, 포토 레지스트 (120)를 박리하여 도 1c 와 같은 금속기판 (110)의 형 태를 구성한다. 도 1c에 도시된 금속기판 (110) 형태는 리드부 (180), 절연부홈, 및 다이패드부 (115)로 구성된다.Thereafter, the
그리고 도 1d에 도시된 바와 같이, 금속기판 (110)의 상부에 절연기능이 가능한 레진 (Resin)을 코팅하여 채운다. 여기서, 액상타입의 레진을 사용할 경우 스크린 인쇄를 통하여 절연부홈을 채운 후 액상타입의 레진의 경도를 증가시키기 위해 경화시키는 단계 (미도시)를 거쳐야 한다. 또한, 필름타입의 레진 (예를 들어, PP (Prepreg), RCC (Resin Coated Copper))을 사용할 경우, 금속기판 (110)에 레진을 적층후 일정 압력 및 온도를 가해 레진을 채운다.And, as shown in Figure 1d, a resin (resin) capable of insulating function is filled on top of the
그 다음 도 1e에 도시된 바와 같이, 레진을 채우지 않아도 되는 부분, 즉 리드부 (180)와 다이패드부 (115)의 상면을 노출시키기 위해 연마공정을 수행한다.Next, as shown in FIG. 1E, a polishing process is performed to expose portions of the resin that do not need to be filled, that is, upper surfaces of the
여기서, 하프에칭면을 채우는 또 다른 방법은 솔더레지스트 (SR; Solder Resist)를 이용하는 것이다. 액상 타입의 SR의 경우 스크린 인쇄를 통해 코팅 후, 패턴 마스크 (130)를 이용하여 노광을 한다. 빛을 받은 부분은 현상 과정을 통해 제거되며, 레진을 채우지 않아도 되는 영역의 부재 표면을 노출시킨 후 하프 에칭 영역에 채워진 SR을 경화한다. 이 경우, 채워진 레진과 노출된 금속면의 높이를 동일하게 하기 위해, 연마공정을 수행할 수도 있다. 또한, 필름타입으로 존재하는 DFSR (Dry Film Solder Resist)을 사용할 수도 있다. DFSR을 하프 에칭된 금속기판 (110)에 라미네이팅한다. 그 후, 패턴 마스크 (130)를 이용하여 노광 진행 후 현상을 진행한다. 이러한 DFSR은 SR 과 유사한 성질을 가지므로 경화단계가 필요하다.Here, another method of filling the half-etching surface is to use solder resist (SR). In the case of the liquid type SR, after coating through screen printing, exposure is performed using the
그 후, 도 1f에 도시된 바와 같이, 리드부와 절연부 (150)의 상면에 금속 페 이스트를 이용하여 회로패턴 (160)을 형성한다. 더욱 상세하게는, 예를 들어 원하는 회로패턴이 형성된 금속 마스크 상에 금속 페이스트를 스퀴지로 밀어넣어 인쇄하는 스크린 프린팅법을 이용할 수도 있다. 그 결과, 미세하며 두께가 일정한 회로패턴을 간단히 형성할 수 있다.Thereafter, as shown in FIG. 1F, the
그리고 인쇄의 횟수를 조절하거나 (예를 들어, 2회 이상 하는 경우 더 두꺼워짐) 페이스트의 점도를 조절함으로써 회로패턴 (160)의 두께, 즉 높이를 제어할 수 있다. 또한, 금속 페이스트를 인쇄할 때 사용되는 금속 마스크의 회로패턴의 폭을 조절함으로써 회로패턴의 폭을 조절할 수 있다.The thickness of the
여기서, 금속 페이스트는 구리 (Cu) 페이스트, 알루미늄 (Al) 페이스트, 및 마그네슘 (Mg) 페이스트 중 하나 또는 두 개 이상을 이용한 혼합페이스트를 사용할 수 있으며, 기타 도전성 재료의 사용도 가능하다. 특히, 금속기판 (110)의 재료가 Cu 인 경우, 동일 성분으로 구성되며 열전도도가 높은 Cu 페이스트를 사용하는 것이 바람직하다. 이러한 회로패턴 (160)은 다이패드부 (115)와 절연되도록 이격거리를 가져야 한다. 이와 같이 회로패턴 (160)이 형성된 리드 프레임의 상면을 도 2에 나타낸다.Here, as the metal paste, a mixed paste using one or two or more of copper (Cu) paste, aluminum (Al) paste, and magnesium (Mg) paste may be used, and other conductive materials may be used. In particular, when the material of the
특히, 이와 같이 금속 페이스트를 인쇄하여 형성된 회로패턴은 종래의 에칭기법에 의해 형성된 회로패턴과는 그 형태가 상이하다. 즉 종래 기술은 이너리드 및 아우터 리드와 같은 금속부를 먼저 도금한 후, 에칭을 통해 회로패턴을 형성함으로써, 아우터 리드 및 이너리드 부분 (에칭으로 인한 모서리 부분 위에 위치)이 형성될 회로패턴부분이 그 이외의 부분보다 높게 된다.In particular, the circuit pattern formed by printing the metal paste is different in form from the circuit pattern formed by the conventional etching technique. That is, in the prior art, by plating a metal part such as an inner lead and an outer lead first, and then forming a circuit pattern through etching, the circuit pattern part on which the outer lead and the inner lead part (located on the edge part due to etching) is formed. It becomes higher than other parts.
반면에, 본원발명은 에칭에 의하지 않음으로써, 도시된 바와 같이, 모서리 부분이 깎이지 않아 회로패턴이 일정한 두께로 형성될 수 있고, 그 결과, 전체적인 리드 프레임을 박형화할 수 있다.On the other hand, the present invention is not by etching, as shown, the edge portion is not cut so that the circuit pattern can be formed to a constant thickness, as a result, it is possible to thin the entire lead frame.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임의 회로패턴을 나타내는 상면도이다. 도 2를 참조하면, 회로패턴 (160) 간의 거리가 매우 미세하게 구성될 수 있어, 많은 수의 신호전달 체계를 구축할 수 있다.2 is a top view illustrating a circuit pattern of a lead frame according to an embodiment of the present invention. Referring to FIG. 2, the distance between the
그 다음, 도 1g에 도시된 바와 같이, 금속기판 (110)의 하면을 전면 에칭한다. 그 이유는 리드부 (180)와 다이패드부 (115)가 전기적으로 절연되도록 하기 위함이다. 그 결과, 리드부 (180)와 다이패드부 (115)는 절연부 (150)를 사이에 두고 이격된다. Next, as shown in FIG. 1G, the bottom surface of the
여기서 단계 1f 와 1g 는 순서가 바뀔 수도 있다. 즉 하부면을 먼저 에칭한 후에 회로패턴 (160)을 형성할 수도 있다. 이와 같이 하부면을 먼저 에칭하는 경우, 하부면은 절연부 (150) 및 리드부 (180) 면이 동시에 노출되기 때문에, 도 1g 와는 달리 하부면에 회로패턴을 형성할 수도 있다.Here, steps 1f and 1g may be reversed. That is, the
다만, 하부면을 먼저 에칭하는 경우, 기판이 더 박형화되어 제어하는 것이 다소 더 어렵기 때문에, 1f 후에 1g 의 단계를 수행하는 것이 좀 더 바람직하다.However, when the lower surface is etched first, it is more preferable to perform the step of 1g after 1f because the substrate is thinner and it is more difficult to control.
도 3b는 본 발명의 일 실시형태에 따른 리드 프레임의 솔더 실장 패드가 실장될 부분을 나타내는 배면도이다. 도 3b를 참조하면, 1g 단계에 의해 하면이 에칭되어 다이패드 (115)의 하면과 리드 프레임의 하면이 노출된다. 3B is a rear view illustrating a portion where a solder mounting pad of a lead frame according to an embodiment of the present invention is to be mounted. Referring to FIG. 3B, the bottom surface is etched by step 1g to expose the bottom surface of the
또한, 에칭된 후의 단면모양을 도 4에 도시한다. 도 4를 참조하면, 리드부 (180)는 좌측의 모양과 같이 절연부 (150)와 동일한 두께로 생성될 수도 있으며, 우측의 모양과 같이 절연부 (150) 내부에 형성될 수도 있다. 리드부 (180)가 절연층 내부에 형성된 경우, 추후 다이 프레임을 몰딩하고 솔더링 공정시 접착력을 증가시킬 수 있다. In addition, the cross-sectional shape after etching is shown in FIG. Referring to FIG. 4, the
이러한 하면 에칭을 수행한 후, 도 1h에 도시된 바와 같이, 와이어 본딩 패드 (또는 이너리드로 지칭될 수 있음)와 솔더 실장 패드 (또는 아우터 리드로 지칭될 수 있음)를 형성하기 위한 공정을 수행한다. 더욱 상세하게는, 포토 레지스트 (120)를 양면에 도포하고, 광차단 영역 (S1)과, 광투과 영역 (S2)을 구비한 마스크 (130)를 이용하여 노광, 현상함으로써, 와이어 본딩 패드 (190) 및 솔더 실장 패드 (185)를 형성할 위치를 노출시킨다. After performing this lower surface etching, a process for forming a wire bonding pad (or referred to as an inner lead) and a solder mounting pad (or referred to as an outer lead) is performed, as shown in FIG. 1H. do. More specifically, the
그 후, 노출된 부분을 도금처리한다. 여기서 도금 처리는 니켈 (Ni) 도금 후, 금 (Au) 도금을 형성할 수도 있다. 또한, Ni 도금층 위로 팔라듐 (Pd), Au 을 순차로 도금할 수도 있다. 또한, Ni, Pd, Au 중 하나 이상을 Ag 로 대치할 수 있다. 이러한 도금층 구형은 일반적으로 전해도금으로 진행하나 전해 도금과 무전해 도금을 혼용하여 진행할 수도 있다.Thereafter, the exposed portion is plated. The plating treatment here may form gold (Au) plating after nickel (Ni) plating. Further, palladium (Pd) and Au may be sequentially plated on the Ni plating layer. In addition, one or more of Ni, Pd and Au can be replaced with Ag. The plating layer sphere generally proceeds by electroplating, but may also proceed by using electrolytic plating and electroless plating.
최종적으로 포토레스트를 제거하여 도 1i 와 같이, 와이어 본딩 패드 (190) 및 솔더 실장 패드 (185)를 형성한다. 이렇게 형성된 와이어 본딩 패드 (190)의 상면을 도 3a에 나타낸다.Finally, the photorest is removed to form the
또한, 회로패턴 (160)의 두께와 와이어 본딩 패드 (190)의 두께는 필요에 따라 조절될 수 있어, 회로패턴 (160)의 높이와 와이어 본딩 패드 (190)의 높이는 동 일하거나 차이가 날 수 있다.In addition, the thickness of the
그 결과, 기존의 BGA (Ball Grid Array) 의 제조방법에 비해 간단한 공정으로 미세한 회로패턴 (160)을 형성할 수 있다. 또한, 리드부가 회로패턴 (160)의 역할까지 수행하는 종래의 구조와 달리 회로패턴 (160)을 페이스트 인쇄법으로 별도로 구성함으로써 더욱 미세하고, 두께가 일정하며, 집적도 높은 회로패턴 (160)을 구성할 수 있다.As a result, a
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
도 1a 내지 도 1i는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법 중 각 단계의 단면도.1A to 1I are cross-sectional views of each step of the lead frame manufacturing method according to an embodiment of the present invention.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임의 회로패턴 (160)을 나타내는 평면도2 is a plan view showing a
도 3a는 본 발명의 일 실시형태에 따른 리드 프레임의 와이어 본딩 패드 부분을 나타내는 평면도3A is a plan view showing a wire bonding pad portion of a lead frame according to one embodiment of the present invention.
도 3b는 본 발명의 일 실시형태에 따른 리드 프레임의 솔더 페이스트 패드 부분을 나타내는 평면도3B is a plan view showing a solder paste pad portion of a lead frame according to one embodiment of the present invention.
도 4는 본 발명의 일 실시형태에 따른 리드 프레임의 리드부 부분을 확대한 단면도4 is an enlarged cross-sectional view of a lead portion of a lead frame according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]
110: 금속기판 115: 다이패드부110: metal substrate 115: die pad portion
120: 포토 레지스트 130: 포토 마스크120: photoresist 130: photo mask
150: 절연부 160: 회로패턴 150: insulation unit 160: circuit pattern
180: 리드부 185: 솔더 실장 패드 (아우터 리드)180: lead portion 185: solder mounting pad (outer lead)
190: 와이어 본딩 패드 (이너 리드)190: wire bonding pad (inner lead)
Claims (9)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090108907A KR101197777B1 (en) | 2009-11-12 | 2009-11-12 | Leadframe and method of manufacturig same |
PCT/KR2010/007783 WO2011059205A2 (en) | 2009-11-11 | 2010-11-05 | Lead frame and manufacturing method of the same |
TW099138153A TW201123391A (en) | 2009-11-11 | 2010-11-05 | Lead frame and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090108907A KR101197777B1 (en) | 2009-11-12 | 2009-11-12 | Leadframe and method of manufacturig same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110052033A KR20110052033A (en) | 2011-05-18 |
KR101197777B1 true KR101197777B1 (en) | 2012-11-06 |
Family
ID=44362212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090108907A KR101197777B1 (en) | 2009-11-11 | 2009-11-12 | Leadframe and method of manufacturig same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101197777B1 (en) |
-
2009
- 2009-11-12 KR KR1020090108907A patent/KR101197777B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20110052033A (en) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6057190B2 (en) | Method for manufacturing semiconductor element or package | |
US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
KR101609016B1 (en) | Semiconductor device and method of manufacturing substrates for semiconductor elements | |
JP2001060648A (en) | Lead frame, manufacture thereof and semiconductor device | |
US6271057B1 (en) | Method of making semiconductor chip package | |
KR101648602B1 (en) | Method for manufacturing substrate for semiconductor element, and semiconductor device | |
JP2004193297A (en) | Wafer level package and its manufacturing method | |
KR101040136B1 (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof | |
WO2011059205A2 (en) | Lead frame and manufacturing method of the same | |
KR101186879B1 (en) | Leadframe and method of manufacturig same | |
TWI430418B (en) | Leadframe and method of manufacuring the same | |
KR101197777B1 (en) | Leadframe and method of manufacturig same | |
JPH0897330A (en) | Chip carrier and manufacture thereof | |
KR101128999B1 (en) | Manufacturing method for chip package and chip package produced by the method | |
JPH09116045A (en) | Resin-sealed semiconductor device of bga type using lead frame and its manufacture | |
KR101168413B1 (en) | Leadframe and method of manufacturig same | |
KR20040098170A (en) | Metal chip scale semiconductor package and manufacturing method thereof | |
KR101107756B1 (en) | Leadframe and method of manufacturig same | |
KR101168890B1 (en) | Leadframe and method of manufacturig same | |
US11942465B2 (en) | Embedded structure, manufacturing method thereof and substrate | |
KR20130059580A (en) | Semiconductor package and method for manufacturing the same | |
KR101168412B1 (en) | Leadframe and method of manufacturig same | |
KR101148100B1 (en) | Manufacture method for multi-row lead frame and semiconductor package | |
KR101250379B1 (en) | Structure and manufacture method for multi-row lead frame of semiconductor package | |
KR20090131776A (en) | Structure for multi-row leadless lead frame and semiconductor package thereof and manufacture method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 8 |