KR20100037803A - 플라즈마 디스플레이 패널 및 그의 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 그의 제조방법 Download PDF

Info

Publication number
KR20100037803A
KR20100037803A KR1020080097087A KR20080097087A KR20100037803A KR 20100037803 A KR20100037803 A KR 20100037803A KR 1020080097087 A KR1020080097087 A KR 1020080097087A KR 20080097087 A KR20080097087 A KR 20080097087A KR 20100037803 A KR20100037803 A KR 20100037803A
Authority
KR
South Korea
Prior art keywords
electrode
area
cross
section
region
Prior art date
Application number
KR1020080097087A
Other languages
English (en)
Inventor
문병준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080097087A priority Critical patent/KR20100037803A/ko
Priority to US12/679,223 priority patent/US20100253606A1/en
Priority to PCT/KR2009/000764 priority patent/WO2010038930A2/en
Publication of KR20100037803A publication Critical patent/KR20100037803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 기판 및 기판에 나란하게 배치되는 복수의 전극을 포함하고, 복수의 전극 중 기판의 제 1 영역에 배치되는 제 1 전극의 단면의 형상은 복수의 전극 중 제 1 영역의 외곽에 배치되는 제 2 영역에 배치되는 제 2 전극의 단면의 형상과 다를 수 있다.
또한, 상기한 플라즈마 디스플레이 패널의 제조방법은 기판의 제 1 영역에 전극 재료를 부분 인쇄(Selective Printing)하고, 기판의 제 2 영역에는 전극 재료를 전면 인쇄(Full Printing)하는 인쇄 과정과, 제 1 영역과 제 2 영역에 인쇄된 전극 재료를 노광하는 노광 과정 및 제 1 영역과 제 2 영역에 인쇄된 전극 재료를 현상하는 현상 과정을 포함할 수 있다.

Description

플라즈마 디스플레이 패널 및 그의 제조방법{Plasma Display Panel and Method for Manufacturing of the same}
본 발명은 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.
플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형성되는 형광체 층을 포함하고, 아울러 복수의 전극(Electrode)을 포함한다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명은 기판의 중앙 부분에 배치되는 전극과 기판의 가장자리 부분에 배치된 전극의 단면의 형상을 다르게 하여 기판의 가장자리 부분에 배치된 전극이 상 대적으로 작은 전기 저항값을 갖도록 하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
본 발명의 또 다른 목적은 기판의 중앙 부분에서는 부분 인쇄 공법을 사용하고 기판의 가장자리 부분에서는 전면 인쇄 공법을 사용하여 전극을 형성함으로써 전극 재료의 사용량을 저감시키는 플라즈마 디스플레이 패널의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 플라즈마 디스플레이 패널은 기판 및 기판에 나란하게 배치되는 복수의 전극을 포함하고, 복수의 전극 중 기판의 제 1 영역에 배치되는 제 1 전극의 단면의 형상은 복수의 전극 중 제 1 영역의 외곽에 배치되는 제 2 영역에 배치되는 제 2 전극의 단면의 형상과 다를 수 있다.
또한, 제 1, 2 전극의 단면은 제 1, 2 전극의 길이 방향과 교차하는 방향으로의 단면일 수 있다.
또한, 제 1 전극 및 제 2 전극은 서브필드(Sub-Field)의 어드레스 기간에서 스캔 신호가 공급되는 스캔 전극일 수 있다.
또한, 제 1 전극 및 제 2 전극은 서스테인 전극일 수 있다.
또한, 제 1 전극 및 제 2 전극은 서브필드(Sub-Field)의 어드레스 기간에서 데이터 신호가 공급되는 어드레스 전극일 수 있다.
또한, 제 1 전극 및 제 2 전극은 투명 전극(Transparent Electrode)과 투명 전극 상부에 배치되는 버스 전극(Bus Electrode) 중 버스 전극일 수 있다.
또한, 제 2 전극의 단면의 면적은 제 1 전극의 단면의 면적보다 클 수 있다.
또한, 제 1 전극은 단면의 제 1 부분에서의 두께가 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께보다 두꺼울 수 있다.
또한, 제 1 전극의 단면은 볼록한 형상일 수 있다.
또한, 제 2 전극의 단면의 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께는 제 1 전극의 단면의 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께보다 두꺼울 수 있다.
또한, 제 2 전극의 단면의 제 1 부분의 두께는 제 1 전극의 단면의 제 1 부분의 두께와 실질적으로 동일할 수 있다.
또한, 제 1 전극의 단면의 폭은 제 2 전극의 단면의 폭과 실질적으로 동일할 수 있다.
또한, 제 1 영역은 기판의 유효 영역(Active area)이고, 제 2 영역은 기판의 더미 영역(Dummy area)일 수 있다.
또한, 제 2 전극은 기판의 유효 영역(Active area) 및 더미 영역(Dummy area)에 배치될 수 있다.
또한, 제 2 영역의 면적은 기판의 전체 면적의 5%~20%일 수 있다.
또한, 상기한 플라즈마 디스플레이 패널의 제조방법은 기판의 제 1 영역에 전극 재료를 부분 인쇄(Selective Printing)하고, 기판의 제 2 영역에는 전극 재료를 전면 인쇄(Full Printing)하는 인쇄 과정과, 제 1 영역과 제 2 영역에 인쇄된 전극 재료를 노광하는 노광 과정 및 제 1 영역과 제 2 영역에 인쇄된 전극 재료를 현상하는 현상 과정을 포함할 수 있다.
또한, 부분 인쇄는 기판의 제 1 영역의 제 10 영역에는 전극 재료를 인쇄하고, 두 개의 제 10 영역 사이에 배치되는 제 20 영역에는 전극 재료를 인쇄하지 않는 것일 수 있다.
또한, 제 10 영역은 제 1 전극이 배치되는 영역이고, 제 20 영역은 복수의 제 1 전극 중 두 개의 제 1 전극의 사이 영역일 수 있다.
또한, 현상 과정에서는 제 10 영역에 인쇄된 전극 재료의 가장자리 일부를 식각할 수 있다.
본 발명에 따른 플라즈마 디스플레이 패널은 기판의 가장자리 부분에 배치되는 전극의 전기 저항값을 저감시킴으로써 가장자리부분에서의 오방전의 발생을 저감시키는 효과가 있다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 기판의 중앙 부분에서는 부분 인쇄 공법을 사용하여 전극을 형성함으로써 제조단가를 저감시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조방법을 상세히 설명하기로 한다.
도 1 내지 도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
먼저, 도 1을 살펴보면 플라즈마 디스플레이 패널(100)은 복수의 표시 전극(102, 103)이 배치되는 전면 기판(101)과, 표시 전극(102, 103)과 교차하는 어드레스 전극(113, X)이 배치되는 후면 기판(111)을 포함할 수 있다.
여기서, 표시 전극(102, 103)은 스캔 전극(102, Y)과 서스테인 전극(103, Z)을 의미할 수 있다.
표시 전극(102, 103), 즉 스캔 전극(102, Y)과 서스테인 전극(103, Z)의 상부에는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시키는 상부 유전체 층(104)이 배치될 수 있다.
상부 유전체 층(104)의 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(111) 상에는 어드레스 전극(113, X)이 형성되고, 이러한 어드레스 전극(113, X)의 상부에는 어드레스 전극(113, X)을 절연시키는 하부 유전체 층(115)이 형성될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형 성될 수 있다.
또한, 격벽(112)은 서로 교차하는 제 1 격벽(112a)과 제 2 격벽(112b)을 포함하고, 여기서, 제 1 격벽(112a)의 높이와 제 2 격벽(112b)의 높이가 서로 다를 수 있다. 또한, 제 1 격벽(112a)은 스캔 전극(102) 및 서스테인 전극(103)과 나란하고, 제 2 격벽(112b)은 어드레스 전극(113)과 나란할 수 있다.
아울러, 제 1 격벽(112a)의 높이는 제 2 격벽(112b)의 높이보다 낮을 수 있다. 그러면, 배기 및 방전 가스의 주입 공정 시 패널 내부의 불순가스가 외부로 효과적으로 배기될 수 있으며, 아울러 방전 가스가 패널 내부에 고르게 확산될 수 있다.
격벽(112)에 의해 구획된 방전 셀 내에는 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 이상의 설명에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층(104) 및 하부 유전체 층(115) 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
또한, 후면 기판(111) 상에 형성되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이 나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
다음, 도 2를 살펴보면 스캔 전극(102)과 서스테인 전극(103)이 복수의 층(Multi Layer)구조를 갖는 경우의 일례가 나타나 있다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(Transparent Electrode : 102a, 103a)과 이러한 투명 전극(102a, 103a)의 상부에 배치되는 버스 전극(Bus Electrode : 102b, 103b)을 포함할 수 있다.
여기서, 버스 전극(102b, 103b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질 중 적어도 하나를 포함하고, 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(Indium Tin Oxide, ITO) 재질을 포함할 수 있다.
아울러, 스캔 전극(102)과 서스테인 전극(103)이 버스 전극(102b, 103b)과 투명 전극(102a, 103a)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(120, 130)이 더 포함될 수 있다.
한편, 스캔 전극(102)과 서스테인 전극(103)에서 투명 전극(102a, 103a)이 생략되는 것도 가능하다. 즉, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)이 생략된 ITO-Less 전극인 것도 가능한 것이다.
도 3은 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 도면이다.
도 3을 살펴보면, 프레임(Frame)의 복수의 서브필드(Sub-Field) 중 적어도 하나의 서브필드의 초기화를 위한 리셋 기간(RP)에서는 스캔 전극(Y)으로 상승 신 호(RS)와 하강 신호(FS)가 공급될 수 있다. 예를 들면, 리셋 기간의 셋업 기간(SU)에서는 스캔 전극에 상승신호가 공급되고, 셋업 기간 이후의 셋다운 기간(SD)에서는 스캔 전극에 하강신호가 공급될 수 있다.
스캔 전극에 상승 신호가 공급되면, 상승 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)의 분포가 균일해질 수 있다.
상승 신호가 공급된 이후, 스캔 전극에 하강 신호가 공급되면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
리셋 기간 이후의 어드레스 기간(AP)에서는 하강 신호의 최저 전압보다는 높은 전압을 갖는 스캔 바이어스 신호(Vsc)가 스캔 전극에 공급될 수 있다.
또한, 어드레스 기간에서는 스캔 바이어스 신호로부터 하강하는 스캔 신호(Scan)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같 이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Data)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
어드레스 기간 이후의 서스테인 기간(SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
도 4 내지 도 5는 전극에 대해 보다 상세히 설명하기 위한 도면이다.
또한, 도 6은 전극의 단면적과 오방전의 관계에 대해 설명하기 위한 도면이다.
먼저, 도 4를 살펴보면 기판(101)의 제 1 영역(310)에는 제 1 전극(301)이 배치되고, 기판(101)의 제 1 영역(310) 외곽의 제 2 영역(320)에는 제 1 전극(301)과 나란한 제 2 전극(302)이 배치될 수 있다. 여기서 기판(101)은 플라즈마 디스플레이 패널(100)의 전면 기판이며, 제 1 전극(301)과 제 2 전극(302)은 동일한 종 류의 전극일 수 있다. 예컨대, 제 1 전극(301)과 제 2 전극(302)은 모두 스캔 전극(Y)이거나, 또는 서스테인 전극(Z)인 것이다.
아울러, 여기 도 4 내지 도 5에 도시된 제 1 전극(301)과 제 2 전극(302)은 ITO-Less전극일 수 있다.
또는, 제 1 전극(301)과 제 2 전극(302)은 투명 전극과 투명 전극 상부에 배치되는 버스 전극 중 버스 전극인 경우도 가능하다. 예를 들면, 제 1 전극(301)과 제 2 전극(302)은 도 2의 버스 전극(102b, 103b)인 것이 가능한 것이다.
또한, 여기 도 4 내지 도 5에서는 제 1 전극(301)과 제 2 전극(302)의 구조를 개략적으로 도시한 것으로 제 1 전극(301)과 제 2 전극(302)은 다양한 패턴(Pattern)에 따른 형태를 갖는 것이 가능하다.
한편, 기판(101)의 제 1 영역(310)은 기판(101)의 중앙부분일 수 있고, 기판(101)의 제 2 영역(320)은 중앙부분 외곽의 가장자리 부분일 수 있다. 따라서, 제 1 영역(310)은 적어도 두 개의 제 2 영역(320)의 사이에 배치될 수 있다.
여기서, 제 1, 2 전극(301, 302)의 길이 방향과 교차하는 방향으로 절단(A의 절단면을 따라 절단)하는 것을 가정하면, (a)의 제 1 전극(301)의 단면의 형상은 (b)의 제 2 전극(302)의 단면의 형상과 다르다. 바람직하게는, 제 1 전극(301)의 단면의 면적(S1)이 제 2 전극(302)의 단면의 면적(S2)과 다르고, 더욱 바람직하게는 제 2 전극(302)의 단면의 면적(S2)이 제 1 전극(301)의 단면의 면적(S1)보다 더 클 수 있다.
상기와 같이, 제 2 전극(302)의 단면의 면적이 제 1 전극(301)의 단면의 면 적보다 크게 하면 기판(101)의 제 2 영역(320), 즉 기판(101)의 가장자리 부분에서 오방전의 발생을 억제할 수 있다.
아울러, 제 1 전극(301)의 단면은 볼록한 형상을 가질 수 있고, 제 2 전극(302)의 단면은 다각형 형상을 가질 수 있다.
다음, 도 6을 살펴보면, 영상의 구현을 위해 제 1 전극(301)과 제 2 전극(302)은 외부의 구동장치(520)와 전기적으로 연결될 수 있다.
아울러, 구동장치(520)는 도시하지는 않았지만 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임의 배면에 배치될 수 있다. 여기서, 구동장치(520)는 실질적으로 패널의 중앙부분에 대응되는 위치에 배치되며 이에 따라 제 2 전극(302)과 구동장치(520) 간의 간격이 제 1 전극(301)과 구동장치(520) 간의 간격보다 더 넓게 될 수 있다. 이는 구동장치(520)와 제 2 전극(302)을 전기적으로 연결하는 제 2 전송 라인(500)의 길이가 구동장치(520)와 제 1 전극(301)을 전기적으로 연결하는 제 1 전송 라인(510)의 길이보다 더 길어진다는 것을 의미한다.
이에 따라, 제 2 전극(302)에 구동신호를 공급하기 위한 제 2 전송라인(500)의 전기 저항값이 제 1 전송라인(510)의 전기 저항값보다 크고, 이로 인해 전압 강하에 의한 오방전이 발생할 수 있다. 자세하게는, 제 2 전송라인(500)에 의한 전압 강하로 인해 제 2 전극(302)이 배치되는 제 2 영역에서의 방전의 세기가 과도하게 약해질 수 있고, 심지어는 구동신호를 공급하더라도 제 2 영역에서 방전이 발생하지 않을 수 있다.
더욱이, 플라즈마 디스플레이 패널의 온도가 상온보다 높은 고온인 경우에는 방전셀 내의 전하들간의 재결합 등의 이유로 인해 벽전하의 양이 부족해질 수 있으며, 이에 따라 제 2 전송라인(500)에 의한 전압 강하로 인해 제 2 영역에서 구현되는 영상이 온(On) 되어야 할 방전셀이 오프(Off)되는 오방전이 발생할 수 있다.
또한, 제 2 전송라인(500)에 의한 전압 강하로 인해 제 2 전극(302)이 배치되는 제 2 영역에 표시되는 영상의 휘도가 제 1 전극(301)이 배치되는 제 1 영역에 표시되는 영상이 휘도에 비해 더 작을 수 있다. 즉, 구현되는 영상의 휘도 편차가 발생함으로써 영상의 화질일 악화될 수 있는 것이다.
반면에, 도 5의 경우와 같이 제 2 영역에 배치되는 제 2 전극(302)의 단면의 면적을 제 1 영역에 배치되는 제 1 전극(301)의 단면의 면적보다 크게 하는 경우에는 제 2 전극(302)의 전기 저항값이 제 1 전극(301)의 전기 저항값보다 작게 되고, 이에 따라 제 2 전송라인(500)에 의한 전압 강하를 보상할 수 있다. 따라서 오방전의 발생이 저감될 수 있는 것이다. 아울러, 구현되는 영상의 휘도 편차를 줄일 수 있다.
도 7 내지 도 8은 제 1 전극과 제 2 전극의 단면에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 7과 같이 제 1 전극(301)의 중앙부분을 제 1 부분(600)이라 하고, 가장자리 부분을 제 2 부분(610)이라 하자. 이러한 경우, 제 1 전극(301)은 단면의 제 1 부분(600)에서의 두께(t1)가 제 1 부분(600)보다 가장자리에 배치되는 제 2 부분(610)에서의 두께(t2)보다 두꺼울 수 있다. 즉, 제 1 전극(301)의 단면은 볼록한 형상인 것이다.
제 1 전극(301)의 단면이 볼록한 형상을 갖는 것에 비해, 제 2 전극(302)의 단면은 도 8의 (b)의 경우와 같이 다각형 형상을 갖는 것이 가능하다.
아울러, 도 8과 같이 (b)의 제 2 전극(302)의 단면의 제 1 부분(700)보다 가장자리에 배치되는 제 2 부분(710)에서의 두께(t40)는 (a)의 제 1 전극(301)의 단면의 제 1 부분(600)보다 가장자리에 배치되는 제 2 부분(610)에서의 두께(t20)보다 두꺼울 수 있다. 즉, 제 2 전극(302)의 가장자리 부분의 두께가 제 1 전극(301)의 가장자리 부분의 두께보다 두꺼운 것이다.
또한, 제 2 전극(302)의 단면의 제 1 부분(700)의 두께(t30)는 제 1 전극(301)의 단면의 제 1 부분(600)의 두께(t10)와 실질적으로 동일할 수 있고, 제 1 전극(301)의 단면의 폭(W1)은 제 2 전극(302)의 단면의 폭(W2)과 실질적으로 동일할 수 있다.
상기와 같이, 제 2 전극(302)의 중앙부부의 두께(t30)를 제 1 전극(301)의 중앙부분의 두께(t10)와 실질적으로 동일하게 하고, 제 2 전극(302)의 단면의 폭(W2)도 제 1 전극(301)의 단면의 폭(W1)과 실질적으로 동일하게 한 상태에서 제 2 전극(302)의 가장자리의 두께(t40)를 제 1 전극(301)의 가장자리의 두께(t20)보다 두껍게 한다면 제 2 전극(302)의 단면의 면적을 제 1 전극(301)의 단면의 면적보다 크게 할 수 있다.
한편, 제 1 전극(301)의 단면의 폭(W1)을 제 1 전극(302)의 단면의 폭(W2)과 다르게 하는 경우를 가정하여 보자. 이러한 경우에 시청자는 제 1 전극(301)과 제 2 전극(302)의 경계부분에서 줄무늬가 형성되는 것처럼 인식할 수 있어서 영상의 화질이 악화될 수 있기 때문에 불리할 수 있다.
도 9 내지 도 10은 후면 기판에 배치되는 전극에 대해 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
도 9 내지 도 10의 경우와 같이 후면 기판(111)에 배치되는 제 1 전극(801)과 제 2 전극(802)의 단면 형상이 서로 다를 수 있다. 바람직하게는, 후면 기판(111)의 제 1 영역(810)에 배치되는 제 1 전극(801)의 단면의 면적(S3)이 후면 기판(111)의 제 2 영역(820)에 배치되는 제 2 전극(802)의 단면의 면적(S4)과 다를 수 있고, 보다 바람직하게는 제 2 영역(820)에 배치되는 제 2 전극(802)의 단면의 면적(S4)이 후면 기판(111)의 제 1 영역(810)에 배치되는 제 1 전극(801)의 단면의 면적(S3)보다 더 클 수 있다.
여기서, 제 1 전극(801)과 제 2 전극(802)은 동일한 종류의 전극이며, 바람직하게는 제 1 전극(801)과 제 2 전극(802)은 모두 어드레스 전극(X)일 수 있다.
아울러, 제 1 전극(801)의 단면은 볼록한 형상을 가질 수 있으며, 앞선 도 4 내지 도 8의 경우와 실질적으로 동일한 특징을 가질 수 있다.
도 11 내지 도 13은 제 1 영역과 제 2 영역에 대해 설명하기 위한 도면이다.
먼저, 도 11을 살펴보면 앞선 도 4 내지 도 8의 경우와 같이 스캔 전극(Y), 서스테인 전극(Z) 또는 버스 전극(Bus Electrode)인 제 1 전극(301)과 제 2 전극(302)의 길이 방향과 교차하는 방향으로 제 1 영역(310)과 제 2 영역(320)을 구분할 수 있다.
또는, 도 12의 경우와 같이 앞선 도 9 내지 도 10의 경우와 같이 어드레스 전극(X)인 제 1 전극(801)과 제 2 전극(802)의 길이 방향과 교차하는 방향으로 제 1 영역(810)과 제 2 영역(820)을 구분하는 것이 가능하다.
또는, 도 13의 경우와 같이 앞선 도 11의 경우와 도 12의 경우를 함께 포함하도록 기판의 테두리부분을 제 2 영역(1220), 기판의 중앙부분을 제 1 영역(1210)으로 구분하는 것이 가능할 수 있다. 즉, 전면 기판에 배치되는 스캔 전극(Y), 서스테인 전극(Z) 또는 버스 전극(Bus Electrode)의 단면의 형상을 제 1 영역(1210)과 제 2 영역(1220)에서 다르게 하고, 이와 함께 후면 기판에 배치되는 어드레스 전극(X)의 단면의 형상을 제 1 영역(1210)과 제 2 영역(1220)에서 다르게 하는 것이 가능한 것이다.
한편, 상기한 도 11 내지 도 13에서 제 2 영역(320, 820, 1220)은 더미 영역(Dummy area)과 중첩(Overlap)될 수 있다.
또는, 제 2 영역(320, 820, 1220)은 더미 영역 뿐만아니라, 유효 영역(Active area)과도 공통 중첩될 수 있다. 즉, 플라즈마 디스플레이 패널의 가장자리부분에서의 오방전의 발생을 억제한다는 조건하에 단면의 면적이 상대적으로 큰 제 2 전극(302, 802)이 더미 영역 뿐만 아니라 유효 영역에도 배치될 수 있는 것이다.
또는, 제 2 영역(320, 820, 1220)은 더미 영역이며, 제 1 영역(310, 810, 1210)은 유효 영역으로 설정되는 것도 가능할 수 있다.
도 14 내지 도 18은 플라즈마 디스플레이 패널의 제조방법에 대해 설명하기 위한 도면이다.
먼저, 도 14를 살펴보면 기판(1400)의 제 1 영역(1430)에 전극 재료(1410)를 부분 인쇄(Selective Printing)하고, 기판(1400)의 제 2 영역(1420)에는 전극 재료(1410)를 전면 인쇄(Full Printing)할 수 있다. 여기서, 기판(1400)은 전면 기판이거나 후면 기판일 수 있다. 아울러, 전극 재료(1410)는 스캔 전극(Y), 서스테인 전극(Z), 버스 전극 또는 어드레스 전극(X)을 형성하기 위한 전극 재료일 수 있다.
여기서, 전면 인쇄 공법은 일정 영역 전체에 전극 재료를 도포하는 공법을 의미하며, 부분 인쇄 공법은 선택된 영역에만 전극 재료를 도포하고 선택되지 않은 영역에는 전극 재료를 도포하지 않는 공법을 의미할 수 있다.
예를 들면, 도 15의 경우와 같이 기판(1400)의 제 1 영역(1420)을 제 10 영역(1401)과 적어도 두 개의 제 10 영역(1401) 사이에 배치되는 제 20 영역(1402)으로 구분하는 경우 부분 인쇄 공법은 기판(1400)의 제 10 영역(1401)에는 전극 재료(1410)를 인쇄하고, 제 20 영역(1402)에는 전극 재료(1410)를 인쇄하지 않는 것이다.
그러면, 부분 인쇄된 전극 재료(1410)가 유동성을 갖기 때문에 인쇄된 전극 재료(1410)의 가장자리가 흘러내리게 되고, 이에 따라 인쇄된 전극 재료(1410)가 볼록한 형상을 갖게 되며 아울러 이로부터 형성된 제 1 전극도 볼록한 형상을 갖게 되는 것이다.
여기서, 제 10 영역(1401)은 제 1 전극이 배치되는 영역이고, 제 20 영 역(1402)은 복수의 제 1 전극 중 두 개의 제 1 전극의 사이 영역일 수 있다.
전면 인쇄 시에는 스크린 마스크(Screen Mask)의 상부에 전극 재료를 도포한 이후에, 스퀴즈(Squeeze)를 이용하여 스크린 마스크 상부에 도포된 전극 재료를 기판(1400)의 상부에 인쇄하는 방법이 사용될 수 있다.
또한, 부분 인쇄 시에는 오프셋(Offset) 공법 등의 직접 인쇄(Direct Printing) 공법이 사용될 수 있다.
또는, 스크린 마스크를 제 1 전극의 형태에 따라 변형하고, 변형한 스크린 마스크를 이용하여 부분 인쇄 공법을 수행하는 것도 가능할 수 있다.
상기한 방법을 이용하여 기판(1400)의 제 1 영역(1420)에는 제 1 전극의 형상에 따라 전극 재료를 선택적으로 인쇄하고, 제 2 영역(1430)에는 전극 재료를 전면 인쇄하는 것이 가능하다.
이러한 전극 재료(1410)의 인쇄공정에서 제 1 영역(1420)에는 전극 재료(1410)를 부분 인쇄함으로써 전극 재료의 사용량을 줄일 수 있고, 이에 따라 플라즈마 디스플레이 패널의 제조 단가를 저감시킬 수 있다.
전극 재료의 인쇄 공정 이후에, 제 1 영역(1420)과 제 2 영역(1430)에 인쇄된 전극 재료(1410)를 노광할 수 있다.
예를 들면, 도 16의 경우와 같이 기판(1400)의 제 2 영역(1430)에 전면 인쇄된 전극 재료(1410)는 제 2 전극의 형상에 따라 노광할 수 있다.
한편, 제 1 영역(1420)에 부분 인쇄된 전극 재료(1410)는 인쇄 공정에서 이미 제 1 전극의 형상에 따라 인쇄되었기 때문에 노광을 위한 포토마스크(Photo Mask)가 제 1 전극의 형상에 따른 패턴을 반드시 가질 필요는 없다. 반면에 제 1 전극의 정밀도를 높이기 위해 포토마스크가 제 1 전극의 형상에 따른 패턴을 가지며 이에 따라 제 1 영역(1420)에 부분 인쇄된 전극 재료(1410)도 제 1 전극의 형상에 따라 노광하는 것도 가능하다.
도 16의 (a)에 노광 영역과 인쇄 영역을 표시하였다.
이러한 노광 공정 이후에 제 1 영역(1420)과 제 2 영역(1430)에 인쇄된 전극 재료(1410)를 현상하게 되면, 도 16의 (b)와 같이 제 1 영역(1420)에는 제 1 전극(1600)이 형성되고, 제 2 영역(1430)에는 제 2 전극(1610)이 형성될 수 있다.
전극 재료를 현상하는 현상 공정 이후에는 도 17의 (a)와 같이 제 1 전극(1600)은 볼록한 형상을 가질 수 있으며, 아울러 (b)와 같이 제 2 전극(1610)은 다각형의 형상을 갖는 것이 가능하다.
즉, 제 1 영역(1420)에는 부분 인쇄 공법을 사용하여 전극 재료를 부분적으로 인쇄하여 이로부터 형성되는 제 1 전극(1600)이 볼록한 형상을 갖는 것이다. 또한, 제 1 전극(1600)이 볼록한 형상을 갖기 때문에 자동적으로 제 2 전극(1610)의 단면의 면적이 제 1 전극(1600)의 면적보다 더 크게 될 수 있는 것이다.
상기한 과정을 거쳐 형성된 제 1 전극(1600)의 단면의 폭(W10)이 제 2 전극(1610)의 단면의 폭(W20)보다 더 크게 형성된 경우에는 상기한 현상 과정에서 제 10 영역에 인쇄된 전극 재료의 가장자리 일부를 식각할 수 있다. 예를 들면, 도 18의 경우와 같이 제 1 전극(1600)의 가장자리 부분(1800)을 식각하여 제거함으로써 제 1 전극(1600)의 단면의 폭(W20)을 제 2 전극(1610)의 단면의 폭(W20)과 실질 적으로 동일하게 하는 것이 가능하다.
한편, 제 2 영역의 면적은 기판의 전체 면적 대비 소정 비율의 크기로 설정되는 것이 바람직할 수 있다. 이러한 제 2 영역의 면적에 대해 아래의 표 1을 참조하여 살펴보면 다음과 같다. 여기서, 제 2 영역은 앞선 도 11 내지 도 13 중 적어도 하나에 해당할 수 있다.
표 1에는 기판의 전체 면적(P) 대비 제 2 영역(320, 820, 1220)의 면적(P2)의 비율(P2/P)이 1%~50%에서 고온 점멸 오방전이 발생하는지를 측정한 데이터와 전극의 제조시 전극 재료의 사용량에 대한 데이터가 도시되어 있다. 여기서, 전극 재료는 은(Ag)이다.
여기서, X 표시는 고온 점멸 오방전이 과도하게 발생하거나 전극 재료의 사용량이 과도하게 많아서 매우 불량함을 나타내고, ◎ 표시는 고온 점멸 오방전이 충분히 방지되거나 전극 재료의 사용량을 크게 줄일 수 있어서 매우 양호함으 나타내고, ○ 상대적으로 양호함을 나타낸다.
아울러, 고온 점멸 오방전을 평가할 때는 주위가 어두운 암실에서 화면상에 소정의 영상을 표시한 상태에서 다수의 관찰자가 온(On)되어야할 셀이 오프(Off)되는 현상, 즉 셀이 꺼지는 현상의 발생을 관찰하는 방식으로 평가하였다.
Figure 112008069324286-PAT00001
- 표 1 -
먼저, 고온 점멸 오방전의 측면을 살펴보면 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 1%인 경우에 매우 불량함을 알 수 있다.
이러한 경우에는, 제 2 영역의 면적이 과도하게 작을 수 있고, 이에 따라 플라즈마 디스플레이 패널의 가장자리에서 오방전의 발생을 충분히 억제하기가 어렵다.
반면에, 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 5%~50%인 경우에는 매우 양호함을 알 수 있다.
이러한 경우에는, 제 2 영역의 면적이 충분히 넓기 때문에 플라즈마 디스플레이 패널의 가장자리에 배치된 전극들의 전기 저항값을 충분히 저감시킬 수 있기 때문에 플라즈마 디스플레이 패널의 가장자리에서 오방전이 발생하는 것을 충분히 방지할 수 있는 것이다.
아울러, 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 3%인 경우에는 상대적으로 양호함알 수 있다.
이러한 경우에는, 플라즈마 디스플레이 패널의 가장자리에서 어느 정도의 오방전이 발생할 수 있으나 그 정도가 무시할 수 있을 정도로 미미할 수 있다.
다음, 전극 재료의 사용량의 측면에서는 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 30%~50%인 경우에는 매우 불량함을 알 수 있다.
이러한 경우에는, 제 2 영역의 면적이 과도하게 클 수 있고 이에 따라 전면 인쇄에 따른 전극 재료의 사용량이 급증하여 제조 단가를 상승시킬 수 있다.
반면에, 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 1%~20%인 경우에는 매우 양호함을 수 있다.
이러한 경우에는 제 2 영역의 면적이 충분히 작기 때문에 전면 인쇄에 따른 전극 재료의 사용량을 충분히 저감시킬 수 있고, 이에 따라 제조 단가를 저감시키는 것이 가능하다.
아울러, 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)이 25%인 경우에는 상대적으로 양호함을 알 수 있다.
상기한 표 1의 데이터를 고려할 때, 기판의 전체 면적 대비 제 2 영역의 면적의 비율(P2/P)은 3%~25%인 것이 바람직할 수 있고, 더욱 바람직하게는 5%~20%일 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체 적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1 내지 도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 3은 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 도면.
도 4 내지 도 5는 전극에 대해 보다 상세히 설명하기 위한 도면.
도 6은 전극의 단면적과 오방전의 관계에 대해 설명하기 위한 도면.
도 7 내지 도 8은 제 1 전극과 제 2 전극의 단면에 대해 보다 상세히 설명하기 위한 도면.
도 9 내지 도 10은 후면 기판에 배치되는 전극에 대해 설명하기 위한 도면.
도 11 내지 도 13은 제 1 영역과 제 2 영역에 대해 설명하기 위한 도면.
도 14 내지 도 18은 플라즈마 디스플레이 패널의 제조방법에 대해 설명하기 위한 도면.

Claims (19)

  1. 기판; 및
    상기 기판에 나란하게 배치되는 복수의 전극;
    을 포함하고,
    복수의 상기 전극 중 상기 기판의 제 1 영역에 배치되는 제 1 전극의 단면의 형상은 복수의 상기 전극 중 상기 제 1 영역의 외곽에 배치되는 제 2 영역에 배치되는 제 2 전극의 단면의 형상과 다른 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제 1, 2 전극의 단면은 상기 제 1, 2 전극의 길이 방향과 교차하는 방향으로의 단면인 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 서브필드(Sub-Field)의 어드레스 기간에서 스캔 신호가 공급되는 스캔 전극인 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 서스테인 전극인 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 서브필드(Sub-Field)의 어드레스 기간에서 데이터 신호가 공급되는 어드레스 전극인 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 투명 전극(Transparent Electrode)과 상기 투명 전극 상부에 배치되는 버스 전극(Bus Electrode) 중 버스 전극인 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 제 2 전극의 단면의 면적은 상기 제 1 전극의 단면의 면적보다 큰 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 제 1 전극은 단면의 제 1 부분에서의 두께가 상기 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께보다 두꺼운 플라즈마 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 제 1 전극의 단면은 볼록한 형상인 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 제 2 전극의 단면의 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께는 상기 제 1 전극의 단면의 제 1 부분보다 가장자리에 배치되는 제 2 부분에서의 두께보다 두꺼운 플라즈마 디스플레이 패널.
  11. 제 10 항에 있어서,
    상기 제 2 전극의 단면의 상기 제 1 부분의 두께는 상기 제 1 전극의 단면의 상기 제 1 부분의 두께와 실질적으로 동일한 플라즈마 디스플레이 패널.
  12. 제 1 항에 있어서,
    상기 제 1 전극의 단면의 폭은 상기 제 2 전극의 단면의 폭과 실질적으로 동일한 플라즈마 디스플레이 패널.
  13. 제 1 항에 있어서,
    상기 제 1 영역은 상기 기판의 유효 영역(Active area)이고, 상기 제 2 영역은 상기 기판의 더미 영역(Dummy area)인 플라즈마 디스플레이 패널.
  14. 제 1 항에 있어서,
    상기 제 2 전극은 상기 기판의 유효 영역(Active area) 및 더미 영역(Dummy area)에 배치되는 플라즈마 디스플레이 패널.
  15. 제 1 항에 있어서,
    상기 제 2 영역의 면적은 상기 기판의 전체 면적의 5%~20%인 플라즈마 디스플레이 패널.
  16. 상기 제 1 항 내지 제 15 항 중 어느 한 항에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서,
    상기 기판의 제 1 영역에 전극 재료를 부분 인쇄(Selective Printing)하고, 상기 기판의 제 2 영역에는 상기 전극 재료를 전면 인쇄(Full Printing)하는 인쇄 과정;
    상기 제 1 영역과 상기 제 2 영역에 인쇄된 상기 전극 재료를 노광하는 노광 과정; 및
    상기 제 1 영역과 상기 제 2 영역에 인쇄된 상기 전극 재료를 현상하는 현상 과정;
    을 포함하는 플라즈마 디스플레이 패널의 제조방법.
  17. 제 16 항에 있어서,
    상기 부분 인쇄는 상기 기판의 상기 제 1 영역의 제 10 영역에는 상기 전극 재료를 인쇄하고, 두 개의 상기 제 10 영역 사이에 배치되는 제 20 영역에는 상기 전극 재료를 인쇄하지 않는 것인 플라즈마 디스플레이 패널의 제조방법.
  18. 제 17 항에 있어서,
    상기 제 10 영역은 상기 제 1 전극이 배치되는 영역이고, 상기 제 20 영역은 복수의 상기 제 1 전극 중 두 개의 상기 제 1 전극의 사이 영역인 플라즈마 디스플레이 패널의 제조방법.
  19. 제 17 항에 있어서,
    상기 현상 과정에서는 상기 제 10 영역에 인쇄된 상기 전극 재료의 가장자리 일부를 식각하는 플라즈마 디스플레이 패널의 제조방법.
KR1020080097087A 2008-10-02 2008-10-02 플라즈마 디스플레이 패널 및 그의 제조방법 KR20100037803A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080097087A KR20100037803A (ko) 2008-10-02 2008-10-02 플라즈마 디스플레이 패널 및 그의 제조방법
US12/679,223 US20100253606A1 (en) 2008-10-02 2009-02-18 Plasma display panel and method of manufacturing the same
PCT/KR2009/000764 WO2010038930A2 (en) 2008-10-02 2009-02-18 Plasma display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080097087A KR20100037803A (ko) 2008-10-02 2008-10-02 플라즈마 디스플레이 패널 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20100037803A true KR20100037803A (ko) 2010-04-12

Family

ID=42073978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097087A KR20100037803A (ko) 2008-10-02 2008-10-02 플라즈마 디스플레이 패널 및 그의 제조방법

Country Status (3)

Country Link
US (1) US20100253606A1 (ko)
KR (1) KR20100037803A (ko)
WO (1) WO2010038930A2 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625157B2 (ja) * 1999-08-18 2005-03-02 パイオニア株式会社 プラズマディスプレイパネル
US7329990B2 (en) * 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
KR100536198B1 (ko) * 2003-10-09 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100647589B1 (ko) * 2003-10-31 2006-11-17 삼성에스디아이 주식회사 전극 구조가 서로 다른 플라즈마 디스플레이 패널과, 이의제조 방법
KR100578863B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 버스 전극을 개선한 플라즈마 디스플레이 패널
KR100647656B1 (ko) * 2004-11-18 2006-11-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7238463B2 (en) * 2005-04-18 2007-07-03 Chunghwa Picture Tubes, Ltd. Method for manufacturing electrodes of a plasma display panel
KR100800464B1 (ko) * 2006-06-30 2008-02-04 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100858810B1 (ko) * 2006-09-28 2008-09-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조 방법

Also Published As

Publication number Publication date
US20100253606A1 (en) 2010-10-07
WO2010038930A3 (en) 2010-07-01
WO2010038930A2 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JPH11185634A (ja) 面放電型プラズマディスプレイパネル
KR100730143B1 (ko) 전극 단자부 구조 및 이를 구비한 플라즈마 디스플레이패널
JP2004164885A (ja) プラズマディスプレイパネルおよびその製造方法
KR100778419B1 (ko) 플라즈마 디스플레이 패널
KR20100037803A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
US7652427B2 (en) Plasma display panel
JP3182280B2 (ja) Ａｃ面放電型プラズマディスプレイパネル及びその駆動方法
JP2005116528A (ja) プラズマディスプレイパネルおよびその製造方法
KR20090116551A (ko) 디스플레이 패널
US7576495B2 (en) Plasma display panel
JP2005050787A (ja) プラズマディスプレイパネル
JPWO2007108119A1 (ja) ３電極面放電型表示装置
JP2005026138A (ja) プラズマディスプレイパネルの製造方法
KR100647656B1 (ko) 플라즈마 디스플레이 패널
KR100570964B1 (ko) 플라즈마 디스플레이 패널
KR100768197B1 (ko) 플라즈마 디스플레이 패널
JP2004079285A (ja) 表示用電極および表示装置
US7569990B2 (en) Plasma display panel having main and quxiliary barrier ribs
US20080224953A1 (en) Plasma display panel
KR100680228B1 (ko) 플라즈마 디스플레이 패널
KR100502343B1 (ko) 매트릭스 형태의 격벽을 가진 플라즈마 디스플레이 패널
KR100705275B1 (ko) 평판 디스플레이 장치 및 그 데이터 집적소자
JP2002231143A (ja) ガス放電表示装置
KR20100019756A (ko) 플라즈마 디스플레이 패널
JP2002184316A (ja) プラズマディスプレイパネル用基板、プラズマディスプレイパネル及びプラズマディスプレイ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid