KR20100034572A - Ｒｆ 패키지 모듈의 제조방법 - Google Patents

Ｒｆ 패키지 모듈의 제조방법 Download PDF

Info

Publication number
KR20100034572A
KR20100034572A KR1020080093783A KR20080093783A KR20100034572A KR 20100034572 A KR20100034572 A KR 20100034572A KR 1020080093783 A KR1020080093783 A KR 1020080093783A KR 20080093783 A KR20080093783 A KR 20080093783A KR 20100034572 A KR20100034572 A KR 20100034572A
Authority
KR
South Korea
Prior art keywords
dicing
protective film
resin
package module
manufacturing
Prior art date
Application number
KR1020080093783A
Other languages
English (en)
Other versions
KR101084843B1 (ko
Inventor
장민석
박상훈
최종우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080093783A priority Critical patent/KR101084843B1/ko
Publication of KR20100034572A publication Critical patent/KR20100034572A/ko
Application granted granted Critical
Publication of KR101084843B1 publication Critical patent/KR101084843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 RF 패키지 모듈의 제조방법에 관한 것으로, (A) 칩부품이 상부면에 탑재된 모듈기판에 상기 칩부품을 외부환경으로부터 보호하는 수지봉합부를 형성하는 단계, (B) 개별 패키지를 구획하는 다이싱 라인을 따라 상기 수지봉합부를 1차 다이싱하여 다이싱 홈을 형성하는 단계, (C) 상기 칩부품에서 발생되는 유해전자파가 외부로 방사되는 것을 방지하기 위한 보호막을 상기 수지봉합부의 외면에 형성하는 단계, 및 (D) 상기 다이싱 라인을 따라 개별 패키지로 2차 다이싱하는 단계를 포함하는 것을 특징으로 하며, 별도의 커버를 제작할 필요없이 주파수 간섭을 차단할 수 있는 커버막을 형성하는 간단한 방법을 제공한다.
RF 패키지 모듈, 수지봉합부, 다이싱, 보호막, 스크린 프린팅, 다이싱 홈, 보호막용 페이스트, 금속 파우더, 레진 접착제

Description

ＲＦ 패키지 모듈의 제조방법{Fabricating method of RF package module}
본 발명은 RF 패키지 모듈의 제조방법에 관한 것이다.
최근, 핸드폰, PDA, 노트북 등과 같은 포터블 장치들간의 양방향 근거리 통신과 케이블 연결없이 데이터를 공중으로 전송하거나 수신하는 무선통신 기술 등이 빠르게 확산되고 있다.
특히, 무선랜이나 핸드폰 등의 메인기판에 구비되는 RF 패키지 모듈은 세트업체의 요구에 따라 초소형화가 제품의 경쟁력이 되고 있으며, 이에 따라 패키지 모듈간 또는 외부 부품간의 주파수 간섭을 차단하여 제품의 신뢰성을 향상시키고자 하는 연구가 활발히 진행되고 있다.
종래에는 주파수 간섭을 차단하기 위해 메탈 케이스를 RF 패키지 모듈에 실장하여 사용하고 있었으며, 도 1에는 이러한 종래기술에 따른 RF 패키지 모듈의 개략적인 사시도가 도시되어 있다.
도 1을 참조하면, 종래기술에 따른 RF 패키지 모듈(10)은, 다양한 칩부품(22)이 와이어 본딩(wire-bonding) 방식이나 플립칩 본딩(flip-chip bonding) 방식으로 탑재된 모듈기판(20) 상에 칩부품(22)으로부터 발생하는 유해한 전자파가 외부로 방사되는 것을 방지함과 동시에 이들을 외부환경으로부터 보호하기 위한 메탈 케이스(40)가 실장되어 있다.
이때, 메탈 케이스(40)는 그 외측 테두리에 형성된 돌출리드(42)를 모듈기판(20)의 외측에 형성된 요홈(24)에 삽입하여 납땜(solder mount)함으로써 조립하였다.
그러나, 메탈 케이스(40)를 실장하는 종래기술에 따른 RF 패키지 모듈(10)은 모듈기판(20)에 대응하는 크기를 갖는 메탈 케이스(40)를 별도로 제작해야 하고, 납땜방식의 조립공정이 추가되어야 하기 때문에 제조원가를 상승시키고 조립작업이 번거러워져 작업생산성을 저하시키는 문제점이 있었다.
또한, 주파수 간섭 차단에 사용되는 상기 메탈 케이스(40)는 얇고 약하기 때문에 외부 충격이 의해 납땜 부위가 쉽게 떨어지거나 메탈 케이스(40)의 손상되는 경우 그 내부의 칩부품, 나아가 제품 전체가 손상될 수 있는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 별도의 커버를 제작할 필요없이 주파수 간섭을 차단할 수 있는 커버막을 갖는 RF 패키지 모듈의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 RF 패키지 모듈의 제조방법은, (A) 칩부품이 상부면에 탑재된 모듈기판에 상기 칩부품을 외부환경으로부터 보호하는 수지봉합부를 형성하는 단계, (B) 개별 패키지를 구획하는 다이싱 라인을 따라 상기 수지봉합부를 1차 다이싱하여 다이싱 홈을 형성하는 단계, (C) 상기 칩부품에서 발생되는 유해전자파가 외부로 방사되는 것을 방지하기 위한 보호막을 상기 수지봉합부의 외면에 형성하는 단계, 및 (D) 상기 다이싱 라인을 따라 개별 패키지로 2차 다이싱하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 캐비티를 갖는 상부 금형 및 하부 금형의 상기 캐비티 사이에 상기 칩부품이 탑재된 모듈기판을 배치하는 단계, (A2) 상기 캐비티 내에 수지봉합재를 주입하는 단계, 및 (A3) 상기 절연성 수지를 경화하여 수지봉합부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 수지봉합재는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)인 것을 특징으로 한다.
또한, 상기 (A3) 단계 이후에, (A4) 상기 상부 금형과 상기 하부 금형으로부 터 상기 모듈기판을 분리하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 보호막은 마스크를 이용하여 스퀴지를 슬라이딩시켜 보호막용 페이스트를 도포하는 스크린 프린팅 방식에 의해 형성되는 것을 특징으로 한다.
또한, 상기 보호막용 페이스트는 상기 수지봉합부의 상부 및 상기 수지봉합부에 형성된 다이싱 홈에 형성되는 것을 특징으로 한다.
또한, 상기 보호막용 페이스트는 금속 파우더와 레진 접착제를 혼합한 재료로 이루어진 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 2차 다이싱은 상기 개별패키지의 상기 수지봉합부 측면에 형성된 상기 보호막이 존재하도록 수행되는 것을 특징으로 한다.
본 발명은 보호막을 수지봉합부의 외면에 형성함으로써 커버와 같은 별도의 외부 주파수 차폐수단이 필요 없게 된다.
또한, 본 발명은 수지봉합부 형성 작업 이후, 보호막 형성 공정을 수행함으로써 보호막 형성 공정 뿐만 아니라 다른 공정에서 발생하는 외부 충격으로부터 칩부품을 보호할 수 있게 된다.
또한, 본 발명은 스크린 프린팅 방식에 의해 보호막을 형성함으로써 보호막의 높이가 일정하게 되어 제품의 미세화 및 정밀화가 가능하게 된다.
또한, 본 발명은 다이싱 홈을 형성하고, 이에 보호막을 일괄적으로 형성함으로써 RF 패키지 모듈의 상부 뿐만 아니라 측면에 대한 외부 주파수 차폐기능도 달성되게 된다.
또한, 본 발명은 다이싱 홈을 개별 패키지 단위로 다이싱 하는 다이싱 장비를 그대로 사용하여 가공하기 때문에 별도의 다른 장치가 필요 없을 뿐만 아니라, 다이싱 라인을 따라 다이싱 홈을 가공하기 때문에 다이싱 홈을 가공하기 위해 다른 얼라인 마크를 형성할 필요가 없게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 RF 패키지 모듈의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 2에 도시한 바와 같이, 칩부품(122)이 상부면에 탑재된 모듈기판(120)에 칩부품(122)을 외부환경으로부터 보호하는 수지봉합부(124)를 형성한다.
이때, 수지봉합부(124)는, 상부 금형(111)과 하부 금형(113) 사이에 형성된 캐비티(C)에 모듈기판(120)을 배치하고, 트랜스퍼(transfer; 117)를 이용하여 수지봉합재를 상기 캐비티(C)에 주입한 후, 경화함으로써 형성된다.
여기서, 수지봉합재는 트랜스퍼(117)의 상하 구동에 의해 캐비티(C)에 주입된다. 이를 트랜스퍼 몰딩(transfer molding) 방식이라고 한다. 즉, 하부 금형(113)에 형성된 유입홀(115)에 수지봉합재를 공급하고, 상하로 구동하는 트랜스퍼(117)가 수지봉합재에 압력을 가함으로써 상부 금형(111)과 하부 금형(113) 사이에 형성된 캐비티(C) 내로 주입되게 된다. 이때, 사용되는 수지봉합재는, 예를 들어 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)가 사용될 수 있다. 한편, 비록 도 2에는 하부 금형에 트랜스퍼(115)가 구비되어 있는 것으로 도시되어 있으나, 이에 제한되는 것은 아니며, 트랜스퍼(115)가 상부 금형(111)에 형성되는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다.
또한, 모듈기판(120)은 그 상부면에 소정의 회로패턴이 형성되어 있으며, 이 회로패턴에 반도체칩, 플래쉬 메모리 등과 같은 다양한 칩부품(122)들이 와이어 본딩 방식 또는 플립칩 본딩 방식으로 전기적으로 연결된 상태로 실장된다.
한편, 수지봉합부(124)를 형성한 다음, 상부 금형(111)과 하부 금형(113)으로부터 모듈기판(120)을 분리하는 공정이 수행되는 것이 바람직하다.
다음, 도 3에 도시한 바와 같이, 개별 패키지를 구획하는 다이싱 라인을 따라 수지봉합부(124)를 1차 다이싱하여 다이싱 홈(126)을 형성한다.
이때, 다이싱 홈(126)은 후술하는 보호막(128)이 수지봉합부(124)의 상부 및 측면에 형성되도록 다이싱 라인을 따라 수지봉합부(124)에만 형성되는 것이 바람직하다. 여기서, 다이싱 홈(126)은 다이싱 라인을 따라 형성되므로 다이싱 홈(126)을 형성하기 위한 별도의 기준 라인의 설계가 필요 없게 된다.
또한, 다이싱 라인을 따라 일괄적으로 다이싱 홈(126)을 형성하기 때문에 개별 패키지의 다이싱에 사용되는 다이싱 장비가 그대로 채용될 수 있다. 예를 들어, 도 3에 도시한 바와 같이, 다이싱 스핀들(Dicing Spindle; DS)에 의해 고속 회전하는 다이싱 블레이드(Dicing Blade; DB)에 의해 다이싱 홈(126)이 형성된다. 물론, 기계적 드릴링 또는 CO2 레이저 또는 UV 레이저를 이용하여 다이싱 홈(126)을 형성하는 것도 본 발명의 범주에 포함된다 할 것이나, 이를 통해 다이싱 라인을 따라 일괄적으로 다이싱 홈(126)을 형성하는데에는 많은 시간이 소요되므로 다이싱 장비를 사용하는 것이 더욱 바람직할 것이다.
한편, 본 단계에서 다이싱 홈(126)은 개별 패키지를 구획하는 다이싱 라인을 따라 수지봉합부(124)의 측면 전체에 일괄적으로 형성되기 때문에, 후술하는 공정에서 보호막(128)이 다이싱 홈(126)에 형성됨으로써 RF 패키지 모듈의 측면 주파수에 의한 영향을 차폐할 수 있게 된다. 예를 들어, 일정 간격으로 홀을 가공하는 경우 홀에만 보호막이 형성되므로 보호막이 형성되지 않은 측면 부분은 측면 주파수에 의한 영향을 받게 되기 때문에 바람직하지 않다.
다음, 도 4에 도시한 바와 같이, 칩부품(122)에서 발생되는 유해전자파가 외부로 방사되는 것을 방지하기 위한 보호막(128)을 수지봉합부(124)의 외면에 형성한다.
이때, 보호막(128)은 외부 주파수 간섭, 특히, 수지봉합부(124)에 몰딩된 칩부품(122)에 대한 외부 주파수 간섭을 방지하기 위한 것으로서, 수지봉합부(124)의 외면 전체에 형성되는 것이 바람직하다. 즉, 수지봉합부(124)의 상부 뿐만 아니라, 측면 주파수에 의한 영향을 차폐하기 위해 다이싱 홈(126)에도 형성되는 것이 바람직하다.
한편, 보호막(128)은 보호막용 페이스트(P)를 이용한 스크린 프린팅(screen printing) 방식에 의해 형성되는 것이 바람직하다. 여기서, 보호막용 페이스트(P)는 전자파에 대한 차폐성이 우수한 금속 파우더(metal powder)에 레진 접착제(resin adhesive)를 혼합한 재료가 사용될 수 있다.
이는 보호막(128)에 함유된 금속성분의 함량 및 두께를 일정하게 유지한 상태에서 보호막(128)을 형성하기 위함이다. 보호막의 외부 주파수 차폐는 금속성분의 함량 및 두께에 의해 좌우되는데 특정 영역에서 금속 성분의 함량이 작거나 두께가 얇은 경우 그 성능은 떨어질 수 밖에 없기 때문에 이를 일정하게 유지하는 것은 보호막(128)의 성능과 직결되기 때문이다. 예를 들어, 딥핑(dipping) 공정에 의해 다이싱 홈(126)을 포함하여 수지봉합부(124)의 외면에 형성하는 것도 가능할 것이나, 딥핑 공정의 경우 수지봉합부(124) 외면에 형성되는 보호막(128)이 경화되기 전에는 자중에 의해 아래로 흘러 내리게 되므로 다이싱 홈(126)의 상단에는 금속 성분의 함량이 작거나 두께가 얇아지게 되는 문제가 발생할 수 있다. 따라서, 보호막(128)의 차폐성능을 일정수준에서 유지하기 위해서는 스크린 프린팅 방식을 채용하는 것이 바람직하다.
여기서, 스크린 프린팅 방식은 개구부가 형성된 마스크(mask; M)에 보호막용 페이스트(P)를 도포하고, 스퀴지(squeegee) 등을 이용하여 보호막용 페이스트(P)를 밀어 원하는 위치에 보호막용 페이스트(P)를 인쇄하는 것이다. 본 단계에서는 보호막(128)이 개별 패키지별로 수지봉합부의 상부 및 다이싱 홈(126)에 형성되어야 하므로 개구부는 개별 패키지와 같은 크기로 형성된다.
한편, 도 4에서 알 수 있는 바와 같이, 스크린 프린팅 방식에 의해 보호막(128)을 형성할 경우 그 높이 또한 일정하게 된다.
마지막으로, 도 5에 도시한 바와 같이, 다이싱 라인을 따라 개별 패키지로 2차 다이싱을 수행한다.
이때, 2차 다이싱은 개별 패키지의 수지봉합부(124) 측면에 형성된 보호막(128)이 존재하도록 수행되는 것이 바람직하다. 한편, 구체적은 다이싱 공정은 1차 다이싱과 동일하므로 자세한 설명은 생략하기로 한다.
이와 같은 공정에 의해 도 6에 도시한 바와 같이 보호막이 형성된 RF 패키지 모듈가 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 RF 패키지 모듈의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 RF 패키지 모듈의 개략적인 사시도;
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 RF 패키지 모듈의 제조방법을 설명하기 위한 공정단면도;
도 6은 도 2 내지 도 5의 제조공정에 의해 제조된 RF 패키지 모듈의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
120 : 모듈기판 122 : 칩부품
124 : 수지봉합부 126 : 다이싱홈
128 : 보호막 DS : 다이싱 스핀들
DB : 다이싱 블레이드 P : 페이스트
S : 스퀴지 M : 마스크

Claims (8)

  1. (A) 칩부품이 상부면에 탑재된 모듈기판에 상기 칩부품을 외부환경으로부터 보호하는 수지봉합부를 형성하는 단계;
    (B) 개별 패키지를 구획하는 다이싱 라인을 따라 상기 수지봉합부를 1차 다이싱하여 다이싱 홈을 형성하는 단계;
    (C) 상기 칩부품에서 발생되는 유해전자파가 외부로 방사되는 것을 방지하기 위한 보호막을 상기 수지봉합부의 외면에 형성하는 단계; 및
    (D) 상기 다이싱 라인을 따라 개별 패키지로 2차 다이싱하는 단계
    를 포함하는 것을 특징으로 하는 RF 패키지 모듈의 제조방법
  2. 청구항 1에 있어서,
    상기 (A) 단계는,
    (A1) 캐비티를 갖는 상부 금형 및 하부 금형의 상기 캐비티 사이에 상기 칩부품이 탑재된 모듈기판을 배치하는 단계;
    (A2) 상기 캐비티 내에 수지봉합재를 주입하는 단계; 및
    (A3) 상기 절연성 수지를 경화하여 수지봉합부를 형성하는 단계
    를 포함하는 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  3. 청구항 2에 있어서,
    상기 수지봉합재는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)인 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  4. 청구항 2에 있어서,
    상기 (A3) 단계 이후에,
    (A4) 상기 상부 금형과 상기 하부 금형으로부터 상기 모듈기판을 분리하는 단계가 수행되는 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  5. 청구항 1에 있어서,
    상기 (C) 단계에서,
    상기 보호막은 마스크를 이용하여 스퀴지를 슬라이딩시켜 보호막용 페이스트를 도포하는 스크린 프린팅 방식에 의해 형성되는 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  6. 청구항 5에 있어서,
    상기 보호막용 페이스트는 상기 수지봉합부의 상부 및 상기 수지봉합부에 형성된 다이싱 홈에 형성되는 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  7. 청구항 5에 있어서,
    상기 보호막용 페이스트는 금속 파우더와 레진 접착제를 혼합한 재료로 이루 어진 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
  8. 청구항 1에 있어서,
    상기 (D) 단계에서,
    상기 2차 다이싱은 상기 개별패키지의 상기 수지봉합부 측면에 형성된 상기 보호막이 존재하도록 수행되는 것을 특징으로 하는 RF 패키지 모듈의 제조방법.
KR1020080093783A 2008-09-24 2008-09-24 Ｒｆ 패키지 모듈의 제조방법 KR101084843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080093783A KR101084843B1 (ko) 2008-09-24 2008-09-24 Ｒｆ 패키지 모듈의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093783A KR101084843B1 (ko) 2008-09-24 2008-09-24 Ｒｆ 패키지 모듈의 제조방법

Publications (2)

Publication Number Publication Date
KR20100034572A true KR20100034572A (ko) 2010-04-01
KR101084843B1 KR101084843B1 (ko) 2011-11-21

Family

ID=42212697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093783A KR101084843B1 (ko) 2008-09-24 2008-09-24 Ｒｆ 패키지 모듈의 제조방법

Country Status (1)

Country Link
KR (1) KR101084843B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160110659A (ko) * 2015-03-10 2016-09-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525667B1 (ko) 2002-09-03 2005-11-02 이찬우 전자파 차폐용 도전성 러버 조성물 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160110659A (ko) * 2015-03-10 2016-09-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR101084843B1 (ko) 2011-11-21

Similar Documents

Publication Publication Date Title
CN110767613B (zh) 半导体封装件和包括该半导体封装件的天线模块
US8890628B2 (en) Ultra slim RF package for ultrabooks and smart phones
US8004860B2 (en) Radiofrequency and electromagnetic interference shielding
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
CN105637635B (zh) 半导体封装器件的电磁干扰屏蔽处理工艺
US10163814B2 (en) Semiconductor package having a metal paint layer
JP2010225620A (ja) 回路モジュール
WO2007083352A1 (ja) 半導体装置およびその製造方法
CN104253116A (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
US20140198459A1 (en) Stacked package device and manufacturing method thereof
US20130154066A1 (en) Semiconductor package and manufacturing method thereof
KR101762627B1 (ko) 반도체 패키지 및 그 제조 방법
US9209101B2 (en) Semiconductor package with a conductive shielding member
KR101084843B1 (ko) Ｒｆ 패키지 모듈의 제조방법
KR20150050189A (ko) 반도체 패키지
CN114499447A (zh) 一种板级架构、其制作方法、系统级封装结构及电子设备
US20120250267A1 (en) Radio frequency communication module
JP2005086615A (ja) 弾性表面波フィルタを備えた高周波モジュール
US20240136304A1 (en) Electronic Device and Chip Packaging Method
US20190157176A1 (en) Semiconductor packages having dual encapsulation material
US20240234334A9 (en) Electronic Device and Chip Packaging Method
US11955717B2 (en) Loading blocks for antennas in system packaging
US20140027160A1 (en) Printed circuit board and fabricating method thereof
TWI728528B (zh) 記憶卡結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee