KR20100031378A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100031378A
KR20100031378A KR1020080090448A KR20080090448A KR20100031378A KR 20100031378 A KR20100031378 A KR 20100031378A KR 1020080090448 A KR1020080090448 A KR 1020080090448A KR 20080090448 A KR20080090448 A KR 20080090448A KR 20100031378 A KR20100031378 A KR 20100031378A
Authority
KR
South Korea
Prior art keywords
black matrix
barrier rib
gate
data
forming
Prior art date
Application number
KR1020080090448A
Other languages
English (en)
Other versions
KR101492538B1 (ko
Inventor
이은국
김장수
공향식
김상수
김시열
강윤호
강훈
양병덕
한경태
김동윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080090448A priority Critical patent/KR101492538B1/ko
Priority to US12/468,419 priority patent/US8017949B2/en
Publication of KR20100031378A publication Critical patent/KR20100031378A/ko
Application granted granted Critical
Publication of KR101492538B1 publication Critical patent/KR101492538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

콘택홀을 용이하게 형성할 수 있고 신뢰성이 향상된 박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 기판은, 절연 기판 상에 형성된 게이트 배선과, 게이트 배선과 교차하여 화소 영역을 정의하고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선과, 화소 영역의 가장자리를 따라 형성된 블랙 매트릭스 격벽과, 화소 영역 전체를 덮도록 형성된 컬러 필터와, 컬러 필터 상에 형성된 화소 전극과, 화소 영역의 모서리에 인접한 위치에서 컬러 필터를 관통하도록 형성되어 화소 전극과 드레인 전극을 콘택시키는 콘택홀을 포함한다.
콘택홀, 컬러 필터, 잉크젯

Description

박막 트랜지스터 기판 및 이의 제조 방법{Thin film transistor substrate and method of fabricating the same}
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 콘택홀을 용이하게 형성할 수 있고 신뢰성이 향상된 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display : LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display : FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치를 구성하는 두 장의 기판 중 박막 트랜지스터 기판에는 다수개의 박막 트랜지스터와 화소 전극이 구비되어 있다. 최근에는 액정 표시 장치의 평탄화 특성, 광학 특성 및 얼라인 문제를 개선할 수 있도록 컬러 필터가 박막 트랜지스터 기판 상에 형성되는 COA(Color On Array) 구조가 연구되고 있다. 특히, 박막 트랜지스터 기판의 화소 영역 주위에 블랙 매트릭스를 형성하고, 잉크젯법을 이용하여 화소 영역에 컬러 필터를 형성하고, 컬러 필터에 콘택홀을 형성하여 화소 전극과 드레인 전극을 콘택시키는 방법이 연구되고 있다.
그러나, 콘택홀이 형성될 위치의 컬러 필터의 두께가 두꺼운 경우 컬러 필터에 콘택홀을 형성하기 어려울 수 있다.
이에, 콘택홀이 형성될 부위에 컬러 필터가 형성되지 않도록 하는 방법이 연구되고 있으나, 이 경우 컨택홀 주위에서 빛샘 현상이 발생하여 박막 트랜지스터 기판의 신뢰성이 열화될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 콘택홀을 용이하게 형성할 수 있고 신뢰성이 향상된 박막 트랜지스터 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 콘택홀을 용이하게 형성할 수 있고 신뢰성이 향상된 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 절연 기판 상에 형성된 게이트 배선과, 상기 게이트 배선과 교차하여 화소 영역을 정의하고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선과, 상기 화소 영역의 가장자리를 따라 형성된 블랙 매트릭스 격벽과, 상기 화소 영역 전체를 덮도록 형성된 컬러 필터와, 상기 컬러 필터 상에 형성된 화소 전극과, 상기 화 소 영역의 모서리에 인접한 위치에서 상기 컬러 필터를 관통하도록 형성되어 상기 화소 전극과 상기 드레인 전극을 콘택시키는 콘택홀을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선과 교차하여 화소 영역을 정의하고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계와, 상기 화소 영역의 가장자리를 따라 상기 게이트 배선 및 상기 데이터 배선 상에 블랙 매트릭스 격벽을 형성하는 단계와, 상기 화소 영역 전체를 덮도록 컬러 필터를 형성하는 단계와, 상기 화소 영역의 모서리에 인접한 위치에서 상기 컬러 필터를 관통하는 콘택홀을 형성하는 단계와, 상기 컬러 필터 상에 화소 전극을 형성하여 상기 콘택홀을 통하여 상기 드레인 전극과 상기 화소 전극을 콘택시키는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려 진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서는 설명의 편의상 미세 전극으로 패터닝된 화소 전극을 포함하고, 각 화소 전극을 2개의 서브 화소 전극으로 분할한 박막 트랜지스터 기판을 예로 들어 설명한다. 그러나, 본 발명의 기술적 사상이 적용될 수 있는 박막 트랜지스터 기판은 이에 한정되지 않고, 하나의 화소 영역에 수 개의 도메인 분할 수단을 가지는 PVA(Patterned Vertical Alignment) 구조, 또는 화소 전극이 패터닝되지 않은 구조의 박막 트랜지스터 기판, 및 서브 화소 전극으로 분할되지 않은 화소 전극을 가지는 박막 트랜지스터 기판 등에도 적용될 수 있다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 2는 도 1의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
박막 트랜지스터 기판은 소다석회유리(soda lime glass) 또는 보로 실리케이트 유리 등의 유리 또는 플라스틱 등으로 이루어진 절연 기판(10) 상에 형성된 박막 트랜지스터 등 다양한 소자들을 포함한다.
절연 기판(10) 위에는 게이트 신호를 전달하는 게이트 배선(22, 26)이 형성되어 있다. 게이트 배선(22, 26)은 일 방향, 예를 들어 가로 방향으로 뻗어 있는 게이트선(22)과, 게이트선(22)으로부터 돌출되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다. 본 실시예는 하나의 단위 화소 영역 당 하나 의 게이트선(22)이 형성된 경우를 예로 들어 설명하였으나, 하나의 단위 화소 영역에는 2개의 게이트선(22)이 배치되어 서로 다른 서브 화소에 게이트 신호를 인가할 수도 있다. 이 경우 게이트 전극(26)도 화소 양측의 데이터선(62)에 인접하도록 각 화소 영역당 2개씩 형성될 수 있다.
본 실시예에서 화소 영역은 게이트선(22)과 데이터선(62)이 교차하여 형성된 폐 영역(closed)을 의미할 수 있다.
그리고 절연 기판(10) 위에는 공통 전압(common voltage)을 전달하는 스토리지선(27)이 형성되어 있다. 스토리지선(27)은 게이트선(22)과 실질적으로 평행하게 가로 방향으로 형성될 수 있다.
게이트 배선(22, 26) 및 스토리지선(27)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 26) 및 스토리지선(27)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26) 및 스토리지선(27)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26) 및 스토리지선(27)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
절연 기판(10), 게이트 배선(22, 26) 및 스토리지선(27)의 위에는 산화 규소(SiOx) 또는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한쌍의 액티브층 패턴(40a, 40b)이 형성되어 있다. 액티브층 패턴(40a, 40b)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 선형으로 형성될 수 있다.
각 액티브층 패턴(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)(미도시)이 형성될 수 있다. 저항성 접촉층은 쌍(pair)을 이루어 액티브층 패턴(40a, 40b) 위에 위치한다.
저항성 접촉층 및 게이트 절연막(30) 위에는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b)이 형성될 수 있다.
데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b)은 한 쌍의 제1 및 제2 데이터선(data line)(62a, 62b)과, 제1 및 제2 데이터선(62a, 62b)에 각각 연결된 제1 및 제2 소스 전극(source electrode)(65a, 65b)과 이와 각각 이격되어 대향 하는 한 쌍의 제1 및 제2 드레인 전극(drain electrode)(66a, 66b) 및 제1 및 제2 드레인 전극 확장부(67a, 67b)를 포함한다.
제1 및 제2 데이터선(62a, 62b)은 주로 세로 방향으로 뻗어 게이트선(22) 및 스토리지선(27)과 교차하며 데이터 전압(data voltage)을 전달한다. 게이트선(22) 및 제1 및 제2 데이터선(62a, 62b)은 서로 교차하여 화소 영역을 정의한다.
제1 및 제2 데이터선(62a, 62b)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(65a, 65b)이 형성되어 있다. 그리고, 제1 및 제2 데이터선(62a, 62b)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 각각 제1 및 제2 데이터선(62a, 62b)에 전달하는 데이터선 끝단(미도시)이 형성될 수 있다. 제1 데이터선(62a)은 제1 화소 전극(112a)에 데이터 신호를 전달하고 제2 데이터선(62b)은 제2 화소 전극(112b)에 별도의 데이터 신호를 전달할 수 있다.
데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 소스 전극(65a, 65b)은 각각 액티브층 패턴(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 액티브층 패턴(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층은 그 하부의 액티브층 패턴(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 데이터선(62a, 62b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
제1 및 제2 데이터선(62a, 62b) 및 드레인 전극(66a, 66b)과 노출된 액티브층 패턴(40a, 40b) 부분의 위에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막은 예를 들어 질화규소 또는 산화규소로 이루어진 무기물로 이루어질 수 있다. 보호막(70)은 노출된 액티브층 패턴(40a, 40b) 부분을 보호하는 역할을 한다.
이상 하나의 화소 영역에 한 쌍의 데이터선(62a, 62b)이 형성되어 있는 것을 예로 들어 설명하였으나, 본 발명의 기술적 사상은 이에 한정되어 적용되는 것은 아니며, 하나의 화소 영역 당 하나의 데이터선(미도시)이 형성된 박막 트랜지스터 기판에도 적용될 수 있다.
게이트 배선(22, 26) 및 제1 및 제2 데이터선(62a, 62b) 위에는 화소 영역의 가장자리를 따라 빛샘을 방지하여 화질을 개선하는 역할을 하는 블랙 매트릭스 격벽(80a, 80b)이 형성되어 있다. 개구율을 극대화하기 위하여 블랙 매트릭스 격벽(80a, 80b)은 제1 데이터선(62a) 및 제2 데이터선(62b) 사이에 배치되어 제1 데이터선(62a) 및 제2 데이터선(62b)과 일부 중첩하되, 화소 영역의 면적을 감소시키지 않을 수 있다. 블랙 매트릭스 격벽(80a, 80b)은 게이트 배선(22, 26) 상에 형성 된 게이트 블랙 매트릭스 격벽(80a), 데이터선 상에 형성되어 게이트 블랙 매트릭스 격벽(80a)과 교차하는 제1 데이터선(62a) 및 제2 데이터선(62b) 상에 형성된 데이터 블랙 매트릭스 격벽(80b)을 포함한다.
블랙 매트릭스 격벽(80a, 80b)은 예를 들어 크롬(Cr), 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다. 또한, 본 실시예의 블랙 매트릭스 격벽(80a, 80b)은 후술하는 컬러 필터(90R, 90B, 90G)과의 친화력이 떨어지도록 플루오르(F)를 더 포함할 수 있다. 플루오르를 함유하는 블랙 매트릭스 격벽(80a, 80b)은 컬러 필터(90R, 90B, 90G)와의 친화력이 떨어져 블랙 매트릭스 격벽(80a, 80b) 부근에서 컬러 필터(90R, 90B, 90G)가 얇게 도포되도록 한다. 이러한 플루오르의 함량은 블랙 매트릭스 격벽(80a, 80b)의 전체 고형분에 대하여 0.01 내지 0.09 중량%인 것이 바람직하다. 블랙 매트릭스 격벽(80a, 80b)의 전체 고형분에 대하여 0.01 중량% 미만의 플루오르가 블랙 매트릭스 격벽(80a, 80b)에 함유되는 경우 컬러 필터(90R, 90B, 90G)가 너무 두껍게 형성되어 컨택홀(106a, 106b) 형성 공정에 어려움을 겪을 수 있다. 또한, 블랙 매트릭스 격벽(80a, 80b)의 전체 고형분에 대하여 0.09 중량%를 초과하는 플루오르가 블랙 매트릭스 격벽(80a, 80b)에 함유되는 경우 블랙 매트릭스 격벽(80a, 80b)에 인접한 화소 영역에는 컬러 필터(90R, 90B, 90G)가 채워지지 않아 빛샘 현상이 발생할 수 있다. 상기 범위의 플루오르를 함유하는 블랙 매트릭스 격벽(80a, 80b)을 사용하는 경우 컬러 필터(90R, 90B, 90G)는 블랙 매트릭스 격벽(80a, 80b)과 적어도 일부 중첩되도록 형성되어 화소 영역 전체를 덮을 수 있다. 따라서, 화소 영역의 일부에 컬러 필터(90R, 90B, 90G)가 형성되지 않아 빛샘 현상이 발생하는 것을 방지할 수 있다.
블랙 매트릭스 격벽(80a, 80b)에 의해 둘러싸인 화소 영역에는 각각 적색, 녹색, 청색의 컬러 필터(90R, 90B, 90G)가 배치되므로, 블랙 매트릭스 격벽(80a, 80b)은 컬러 필터(90R, 90B, 90G)를 구성하는 물질이 인접 화소 영역으로 오버 플로우(over flow)하지 않을 정도의 높이로 형성하는 것이 바람직하다.
컬러 필터(90R, 90B, 90G)는 특정한 파장대의 빛만을 통과시키는 역할을 한다. 각 컬러 필터(90R, 90B, 90G)는 스트라이프(stripe), 모자이크(mosaic) 및 델타(delta) 형상으로 배치될 수 있다.
컬러 필터(90R, 90B, 90G)는 감광성 유기 물질, 예를 들어 포토 레지스트로 이루어질 수 있다. 이들 컬러 필터(90R, 90B, 90G)는 서로 동일한 두께로 형성되거나, 일정한 단차를 가지고 형성될 수 있다. 컬러 필터(90R, 90B, 90G) 각각 적색 파장의 광을 통과시키는 적색 컬러 유기 물질, 청색 파장의 광을 통과시키는 청색 컬러 유기 물질, 녹색 파장의 광을 통과시키는 녹색 컬러 유기 물질로 이루어질 수 있다.
컬러 필터(90R, 90B, 90G)는 퍼짐성이 크지 않으므로 각각의 화소 영역의 중앙부에서는 두껍게 형성되고, 화소 영역의 가장 자리에서는 얇게 형성된다. 블랙 매트릭스 격벽(80a, 80b)이 플루오르를 함유하는 경우 화소 영역의 위치별 컬러 필터(90R, 90B, 90G)의 두께 차이는 더 커질 수 있다.
블랙 매트릭스 격벽(80a, 80b) 및 컬러 필터(90R, 90B, 90G) 상부에는 감광 성 물질로 이루어진 평탄화막(100)이 형성될 수 있다. 감광성 평탄화막(100)은 예를 들어 포토 레지스트로 이루어질 수 있다. 평탄화막(100)이 감광성 물질로 이루어진 경우 평탄화막(100)은 콘택홀(106a, 106b) 형성 시 마스크(mask)로 이용될 수 있다.
도 3을 참조하여, 본 발명의 제1 실시예의 변형례에 따른 박막 트랜지스터 기판에 대하여 설명한다. 도 3은 본 발명의 제1 실시예의 변형례에 따른 박막 트랜지스터 기판의 투과율을 비교예의 박막 트랜지스터 기판과 비교한 그래프이다. 도 3을 참조하면, 본 발명의 제1 실시예의 변형례의 평탄화막은 비감광성 물질로 이루어질 수 있다. 본 변형례의 평탄화막은 예를 들어 Si계 물질로 이루어질 수 있다. Si계 물질로서 실록산 고분자(siloxane polymer)가 적합하게 예시되지만, 본 변형례의 평탄화막이 이에 한정되는 것은 아니다. 비감광성 물질로 이루어진 평탄화막을 이용하면 박막 트랜지스터 기판의 투과율이 향상된다. 도 3의 그래프의 수치를 읽어 표 1에 기재하였다.
[표 1]
비감광성 평탄화막 포지티브계 감광성 평탄화막
400nm 이상의 광 조사 시 투과율 평균 99.01% 82.38%
400nm의 광 조사 시 투과율 97.69% 31.86%
즉, 본 변형례와 같이 비감광성 평탄화막을 사용하는 경우 박막 트랜지스터 기판의 투과율은 약 83% 정도 향상되는 것을 확인할 수 있다.
다시 도 1 및 도 2를 참조하면, 화소 영역의 모서리에 인접한 위치에는 평탄 화막(100) 및 컬러 필터(90R, 90B, 90G)를 관통하여 형성된 콘택홀(106a, 106b)이 형성되어 있다. 콘택홀(106a, 106b)은 예를 들어 화소 영역의 하부 모서리 중 어느 일측에 형성될 수 있다. 하나의 화소 영역에 2개의 데이터선(62a, 62b)이 형성된 경우, 화소 영역의 하부 모서리 양측에 서로 대향하는 2개의 콘택홀(106a, 106b)이 형성되어 있을 수 있다. 이 경우 제1 콘택홀(106a)은 제1 드레인 전극 확장부(67a)와 제1 서브 화소 전극(112a)을 콘택시키고, 제2 콘택홀(106b)은 제2 드레인 전극 확장부(67b)와 제2 서브 화소 전극(112b)을 콘택시킨다.
제1 및 제2 콘택홀(106a, 106b)이 화소 영역의 모서리에 인접하게 형성되어 화소 영역의 중앙부보다 얇은 컬러 필터(90R, 90B, 90G)를 관통하도록 형성되므로 제1 및 제2 콘택홀(106a, 106b)을 형성하기 용이하고, 제1 및 제2 콘택홀(106a, 106b) 형성 공정 시 잔사(residue)가 발생하지 않는다. 또한, 화소 영역의 중앙부에 제1 및 제2 콘택홀(106a, 106b)이 형성된 경우보다 개구율도 향상될 수 있다.
제1 및 제2 콘택홀(106a, 106b)은 제1 및 제2 콘택홀(106a, 106b)과 인접한 블랙 매트릭스 격벽(80a, 80b)의 이격 거리(d1)는 3 내지 10㎛인 것이 바람직하다. 상기 이격 거리(d1)가 3 ㎛ 미만인 경우 게이트 배선(22, 26) 또는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b)과 단락(short)가 발생할 수 있다. 또한, 상기 이격 거리(d1)가 10㎛를 초과하는 경우 컬러 필터(90R, 90B, 90G)의 두께가 두꺼운 부분에 제1 및 제2 콘택홀(106a, 106b)을 형성하게 되어 제1 및 제2 콘택홀(106a, 106b) 내에 잔사가 발생할 수 있고, 공정 난이도가 증가할 수 있다.
평탄화막(100) 상에는 화소 전극(112a, 112b)이 형성되어 있다. 화소 전극(112a, 112b)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다.
본 실시예의 화소 전극(112a, 112b)은 제1 및 제2 서브 화소 전극(112a, 112b)으로 분할될 수 있으며, 각각 콘택홀(106a, 106b)을 통하여 제1 및 제2 드레인 전극 확장부(67a, 67b)와 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 서로 다른 데이터 신호, 즉, 각각 제1 및 제2 데이터 신호를 인가 받는다.
데이터 전압이 인가된 제1 및 제2 서브 화소 전극(112a, 112b)은 상부 기판(미도시)의 공통 전극(미도시)과 함께 전기장을 생성함으로써 서브 화소 전극(112a, 112b)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다. 제1 및 제2 서브 화소 전극(112a, 112b)은 각각 서로 다른 데이터 신호를 인가받아 별도로 구동됨으로써 측면 시인성이 향상될 수 있다.
본 실시예의 제1 및 제2 서브 화소 전극(112a, 112b)은 각각 다수의 도메인군으로 이루어질 수 있다. 도메인군은 예를 들어 제1 및 제2 서브 화소 전극(112a, 112b)을 상하로 2등분하는 각 2분면 상에 1개씩 형성될 수 있다. 또한, 각 도메인군은 다수의 도메인으로 이루어질 수 있는 바, 예를 들어 각 도메인군을 4등분하는 각 4분면 상에 1개씩 형성될 수 있다. 즉, 각 제1 및 제2 서브 화소 전극(112a, 112b)은 예를 들어 8개의 도메인으로 분할될 수 있다. 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어지며, 다수의 미세 전극 들 사이에는 미세 슬릿이 배치된다. 서로 인접한 도메인 및 도메인 군은 서로 연결되어 하나의 도메인군을 형성한다.
미세 전극은 각 도메인 내에서 일정한 방향으로 나란히 배열된 바(bar) 형상을 가질 수 있다. 미세 전극과 미세 슬릿은 일 도메인 내에서 일정한 방향으로 나란히 배열되며, 서로 다른 도메인 내에 형성된 미세 전극의 배열 방향은 서로 상이하다. 즉, 각 미세 전극의 배열 방향은 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 45°, 135°, 225°, 315°일 수 있다. 이와 같은 다수의 미세 전극은 액정 분자에 틸트 구동력을 부여하여 상부 기판의 공통 전극을 패터닝하지 않더라도 빠른 응답 속도를 가지는 액정 표시 장치를 구현할 수 있다. 콘택홀(106a, 106b)이 형성된 부위의 미세 전극은 제1 및 제2 드레인 전극 확장부(67a, 67b)와의 콘택을 위해 폭이 확장될 수 있다.
이후, 박막 트랜지스터 기판 상에 컬럼 스페이서(미도시)를 형성할 수 있다. 컬럼 스페이서는 상부 기판과 박막 트랜지스터 기판의 셀 갭(cell gap)을 유지하는 역할을 한다.
이하, 도 1, 도 2 및 도 4 내지 도 10을 참조하여, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 상세히 설명한다. 도 4 내지 도 10은 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 설명의 편의상, 이하의 실시예들에서는 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하거나 간략화한다.
먼저, 도 1 및 도 4를 참조하면, 절연 기판(10) 상에 게이트 배선(22, 26) 및 스토리지선(27)을 형성한다. 게이트 배선(22, 26) 및 스토리지선(27)을 형성하기 위해 예를 들어 스퍼터링(sputtering) 방법을 이용할 수 있다. 게이트 배선(22, 26) 및 스토리지선(27)을 패터닝할 때 습식 식각 또는 건식 식각을 이용할 수 있다. 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다. 또한 건식 식각의 경우, 염소 계열의 식각 가스, 예를 들어 Cl2, BCl3 등을 사용할 수 있다.
이어서, 절연 기판(10), 게이트 배선(22, 26) 및 스토리지선(27) 상에 게이트 절연막(30)을 형성한다. 게이트 절연막(30)은 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD), 반응성 스퍼터링(reactive sputtering) 등을 이용하여 형성할 수 있다.
이어서, 도 1 및 도 5를 참조하면, 게이트 절연막(30) 상에 수소화 비정질 규소층, n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소층, 및 데이터 배선용 도전 물질을 순차적으로 형성하고, 패터닝하여 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b), 저항성 접촉층 및 액티브층 패턴(40a, 40b)을 형성한다. 데이터선(62a, 62b)은 게이트 선(22)과 함께 화소 영역을 정의한다.
이어서, 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b) 및 게이트 절연막(30) 상에 예를 들어 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)을 이용하여 보호막(70)을 증착한다.
이어서, 도 1 및 도 6을 참조하면, 화소의 가장자리를 따라 블랙 매트릭스 격벽(80a, 80b)을 형성한다. 구체적으로 블랙 매트릭스 격벽(80a, 80b)은 크롬 등의 불투명 물질을 증착하고 패터닝하여 형성한다.
본 단계에서 블랙 매트릭스 격벽(80a, 80b)을 플라즈마 처리할 수 있다. 이 경우 수소 가스 및 플루오르계 가스를 포함하는 플라즈마 처리 가스를 이용할 수 있다. 플루오르계 가스로서 SF6 또는 CF4 등이 적합하게 예시된다. 플라즈마 처리에 의해 블랙 매트릭스 격벽(80a, 80b)에는 플루오르가 함유된다. 블랙 매트릭스 격벽(80a, 80b)에 함유된 플루오르의 함량은 콘택홀(106a, 106b) 형성 공정을 용이하게 하기 위하여 블랙 매트릭스 격벽(80a, 80b)의 전체 고형분에 대하여 0.01 내지 0.09 중량%일 수 있다. 이에 따라 컬러 유기 물질의 퍼짐성이 불량하게 되어 화소 영역의 모서리에 인접한 부근에서 컬러 필터(90R, 90B, 90G)의 두께가 얇아진다.
블랙 매트릭스 격벽(80a, 80b)을 형성하는 단계는 게이트 배선(22, 26) 상에 게이트 블랙 매트릭스 격벽(80a), 데이터선 상에 형성되어 게이트 블랙 매트릭스 격벽(80a)과 교차하는 제1 데이터선(62a) 및 제2 데이터선(62b) 상에 데이터 블랙 매트릭스 격벽(80b)을 형성하는 단계를 포함할 수 있다.
본 실시예에서는 설명하지 않았으나, 이후의 실시예에서 설명하는 블랙 매트릭스 연장 격벽(도 12의 85, 도 13의 86, 도 14의 87 참조)은 블랙 매트릭스 격벽(80a, 80b) 형성 시 함께 형성할 수 있으며, 이후의 실시예에서 설명하는 블랙 매트릭스 연장 격벽의 구조는 본 실시예의 박막 트랜지스터 기판의 제조 방법에 그 대로 적용될 수 있다.
이어서, 도 1 및 도 7을 참조하면, 잉크젯법(inkjet method)을 이용하여 컬러 유기 물질을 분사하여 컬러 필터(90R, 90B, 90G)를 형성한다. 이 경우 컬러 유기 물질은 블랙 매트릭스 격벽(80a, 80b)으로 둘러싸인 각 화소 영역 내에 분사되어 화소 영역 전체를 덮도록 배치된다. 컬러 필터(90R, 90B, 90G)는 블랙 매트릭스 격벽(80a, 80b)과 일부 중첩하도록 형성한다.
상기한 잉크젯법을 이용한 컬러 유기 물질의 형성 방법을 더욱 구체적으로 설명하면, 화소 영역의 상부에서 잉크젯 프린트 장치(미도시)를 일정 방향으로 이동하면서 블랙 매트릭스 격벽(80a, 80b)으로 둘러싸인 화소 영역에 예를 들어 적색 컬러 유기 물질을 분사하여 충진하되, 이동 방향으로 세개의 화소 영역당 하나의 화소 영역에 분사되도록 조절한다. 이어서, 나머지의 화소 영역에 녹색 및 청색의 컬러 유기 물질을 동일한 방법으로 분사한다. 만약, 잉크젯 프린트 장치가 세개의 컬러 유기 물질을 모두 분사할 수 있는 경우에는 교대로 분사하면서 화소 영역 위를 이동할 수 있음은 물론이다.
분사된 컬러 유기 물질은 점성을 액상의 물질로 이루어져 각 화소 영역 내에서 단차를 가지도록 배치된다. 즉, 각 화소 영역의 가장 자리에는 그 중앙부에 비해 컬러 유기 물질의 두께가 얇게 형성된다. 잉크젯법을 이용하면 컬러 필터(90R, 90B, 90G) 형성시 패터닝 공정을 제외할 수 있어 공정 시간을 단축할 수 있다.
이어서, 화소 영역 전체에 충진되어 있는 액상의 컬러 유기 물질을 건조 및 경화시킨다. 건조 및 경화의 방법으로는 열처리 또는 자외선 조사 등이 예시될 수 있다. 상기 건조 및 경화의 결과 각 화소 영역에 컬러 필터(90R, 90B, 90G)이 형성된다.
이어서, 도 1 및 도 8을 참조하면, 블랙 매트릭스 격벽(80a, 80b) 및 컬러 필터(90R, 90B, 90G)를 덮는 평탄화막(100)을 형성한다. 본 실시예의 평탄화막(100)은 감광성 유기 물질로 이루어질 수 있다.
이어서, 도 9를 참조하면, 화소 영역의 모서리에 인접한 위치에 평탄화막(100)을 패터닝하여 컨택홀(106a, 106b)의 일부를 형성한다. 컨택홀(106a, 106b)은 공정 난이도를 고려하여 컨택홀(106a, 106b)과 인접한 블랙 매트릭스 격벽(80a, 80b)과 3 내지 10㎛ 만큼 이격되도록 형성한다.
이어서, 도 10을 참조하면, 평탄화막(100)을 마스크로 이용하여 컬러 필터(90R, 90B, 90G) 및 보호막(70)을 건식 식각(dry etch) 하여 컨택홀(106a, 106b)을 완성한다. 이 경우 화소 영역의 모서리에 인접하게 배치된 컬러 필터(90R, 90B, 90G)는 두께가 얇기 때문에 컨택홀(106a, 106b)에 잔사가 발생하지 않는다.
본 발명의 제3 실시예의 변형례에 따른 박막 트랜지스터의 제조 방법에서는 평탄화막(100)으로서 비감광성 물질을 이용할 수 있다. 본 변형례의 평탄화막은 예를 들어 Si계 물질로 이루어질 수 있다. Si계 물질로서 실록산 고분자(siloxane polymer)가 적합하게 예시된다. 이 경우 평탄화막(100)과 컬러 필터(90R, 90B, 90G)를 동시에 건식 식각하여 컨택홀(106a, 106b)을 형성한다. 따라서, 도 9의 공정은 본 변형례에서는 생략된다. 평탄화막(100)으로서 비감광성 물질을 이용하는 경우 박막 트랜지스터 기판의 투과율이 높아지는 점은 이전 실시예에서 설명한 바 와 같다.
이어서, 도 1 및 도 2를 참조하면, 컬러 필터(90R, 90B, 90G) 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체를 증착하고 패터닝하여 화소 전극(112a, 112b)을 형성한다. 화소 전극(112a, 112b)은 제1 및 제2 서브 화소 전극(112a, 112b)으로 분할될 수 있으며, 각각 콘택홀(106a, 106b)을 통하여 제1 및 제2 드레인 전극 확장부(67a, 67b)와 물리적·전기적으로 연결될 수 있다.
이어서, 절연 기판(10) 상에 스페이서(미도시)를 형성할 수 있다. 본 실시예의 스페이서는 예를 들어 게이트 배선(22, 26) 또는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b) 상에 형성될 수 있다.
이어서, 도 11을 참조하여, 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 11은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 11을 참조하면, 본 실시예의 블랙 매트릭스 격벽(81a, 80b)은 일부 영역에서 형성되지 않는다. 즉, 컬럼 스페이서(120)는 게이트 배선(22, 26) 또는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b, 67a, 67b) 상에 형성되고, 컬럼 스페이서(120)가 형성된 영역에는 게이트 블랙 매트릭스 격벽(81a) 또는 데이터 블랙 매트릭스 격벽(80b) 이 형성되지 않는다. 이 경우 컬럼 스페이서(120)의 최상부의 높이가 블랙 매트릭스 격벽(81a, 80b)의 높이만큼 감소하므로 셀 갭(cell gap)을 감소시킬 수 있다.
이어서, 도 12를 참조하여, 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 12는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 12를 참조하면, 본 실시예의 블랙 매트릭스 격벽(80a, 80b, 85)은 블랙 매트릭스 연장 격벽(85)을 더 포함한다. 다시 말해 블랙 매트릭스 격벽(80a, 80b, 85)은 게이트 배선(22, 26) 상에 형성된 게이트 블랙 매트릭스 격벽(80a), 데이터선 상에 형성되어 게이트 블랙 매트릭스 격벽(80a)과 교차하는 제1 데이터선(62a) 및 제2 데이터선(62b) 상에 형성된 데이터 블랙 매트릭스 격벽(80b)로부터 수평 방향으로 연장되어 및 게이트 블랙 매트릭스 격벽(80a)과 실질적으로 나란히 배치된 블랙 매트릭스 연장 격벽(85)을 포함한다.
블랙 매트릭스 연장 격벽(85)과 게이트 블랙 매트릭스 격벽(80a)의 이격 공간에 콘택홀(106a, 106b)이 배치되고, 블랙 매트릭스 연장 격벽(85), 게이트 블랙 매트릭스 격벽(80a), 및 데이터 블랙 매트릭스 격벽(80b)은 콘택홀(106a, 106b)을 일측을 제외하고는 콘택홀(106a, 106b)을 전부 둘러싼다. 이에 따라 콘택홀(106a, 106b)이 형성될 위치에는 컬러 유기 물질의 충진 두께가 감소하여 컬러 필터(90R, 90B, 90G)가 얇게 형성된다. 이 경우 블랙 매트릭스 연장 격벽(85)의 길이(l2)는 컬러 유기 물질의 점성을 고려하여 콘택홀(106a, 106b)의 일측을 전부 커버할 수 있다. 즉, 콘택홀(106a, 106b)의 일측은 블랙 매트릭스 연장 격벽(85)에 의해 화소 영역과 분리된다. 블랙 매트릭스 연장 격벽(85)의 폭(w2)은 5 내지 10㎛인 것이 바 람직하다. 블랙 매트릭스 연장 격벽(85)의 폭(w2)이 5㎛ 미만인 경우 블랙 매트릭스 연장 격벽(85)을 패터닝하기 어렵고, 블랙 매트릭스 연장 격벽(85)의 폭(w2)이 10㎛를 초과하는 경우 컬러 필터(90R, 90B, 90G)가 화소 영역의 일부에 충전되지 않을 수 있으며, 개구율이 감소할 수 있다.
이어서, 도 13을 참조하여, 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 13은 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13을 참조하면, 본 실시예의 블랙 매트릭스 연장 격벽(86)은 블랙 매트릭스 연장 격벽(86)의 길이(l3)는 컬러 유기 물질의 점성을 고려하여 콘택홀(106a, 106b)의 일측을 일부만 커버하도록 형성될 수 있다. 컬러 유기 물질의 점성이 큰 경우 블랙 매트릭스 연장 격벽(86)의 길이가 너무 긴 경우 컬러 필터(90R, 90B, 90G)가 화소 영역 전부를 덮지 못하여 빛샘 현상이 발생할 수 있다.
이어서, 도 14를 참조하여, 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 14는 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 14를 참조하면, 본 실시예의 블랙 매트릭스 연장 격벽(87)은 게이트 블랙 매트릭스 격벽(80a)으로부터 연장되어 데이터 블랙 매트릭스 격벽(80b)과 실질적으로 나란하게 배치된다. 블랙 매트릭스 연장 격벽(87) 의 길이(l4)는 컬러 유기 물질의 점성을 고려하여 콘택홀(106a, 106b)의 일측을 전부 커버할 수 있으며 도시된 바와는 달리 또는 콘택홀(106a, 106b)의 일측을 일부만 커버할 수도 있다. 블랙 매트릭스 연장 격벽(87)의 폭(w4)은 본 발명의 제4 실시예와 동일하게 5 내지 10㎛인 것이 바람직하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 3은 본 발명의 제1 실시예의 변형례에 따른 박막 트랜지스터 기판의 투과율을 비교예의 박막 트랜지스터 기판과 비교한 그래프이다.
도 4 내지 도 10은 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 11은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 12는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13은 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 14는 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 22: 게이트선
26: 게이트 전극 28: 스토리지선
30: 게이트 절연막 40a, 40b: 액티브층 패턴
62a, 62b: 데이터선 65a, 65b: 소스 전극
66a, 66b: 드레인 전극 67a, 67b: 드레인 전극 확장부
70: 보호막 80a, 80b: 블랙 매트릭스 격벽
90R, 90G, 90B: 컬러 필터 100: 평탄화막
106a, 106b: 콘택홀 112a, 112b: 화소 전극
120: 컬럼 스페이서

Claims (27)

  1. 절연 기판 상에 형성된 게이트 배선;
    상기 게이트 배선과 교차하여 화소 영역을 정의하고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선;
    상기 화소 영역의 가장자리를 따라 형성된 블랙 매트릭스 격벽;
    상기 화소 영역 전체를 덮도록 형성된 컬러 필터;
    상기 컬러 필터 상에 형성된 화소 전극; 및
    상기 화소 영역의 모서리에 인접한 위치에서 상기 컬러 필터를 관통하도록 형성되어 상기 화소 전극과 상기 드레인 전극을 콘택시키는 콘택홀을 포함하는 박막 트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 콘택홀과 상기 콘택홀에 인접한 상기 블랙 매트릭스 격벽의 이격 거리는 3 내지 10㎛인 박막 트랜지스터 기판.
  3. 제 1항에 있어서,
    상기 블랙 매트릭스 격벽은 상기 게이트 배선 상에 형성된 게이트 블랙 매트릭스 격벽, 상기 데이터 배선 상에 형성되어 상기 게이트 블랙 매트릭스 격벽과 교차하는 데이터 블랙 매트릭스 격벽, 및 상기 게이트 또는 데이터 블랙 매트릭스 격 벽으로부터 일 방향으로 연장된 블랙 매트릭스 연장 격벽을 포함하고,
    상기 블랙 매트릭스 연장 격벽, 및 상기 게이트 및 데이터 블랙 매트릭스 격벽은 상기 콘택홀을 커버하는 박막 트랜지스터 기판.
  4. 제 3항에 있어서,
    상기 블랙 매트릭스 연장 격벽은, 상기 게이트 블랙 매트릭스 격벽으로부터 연장되어 상기 데이터 블랙 매트릭스 격벽과 실질적으로 나란하게 배치되거나, 상기 데이터 블랙 매트릭스 격벽으로부터 연장되어 상기 게이트 블랙 매트릭스 격벽과 실질적으로 나란하게 배치되는 박막 트랜지스터 기판.
  5. 제 3항에 있어서,
    상기 블랙 매트릭스 연장 격벽의 길이는 상기 콘택홀의 일측을 적어도 일부 커버하는 박막 트랜지스터 기판.
  6. 제 3항에 있어서,
    블랙 매트릭스 연장 격벽의 폭은 5 내지 10㎛인 박막 트랜지스터 기판.
  7. 제 1항에 있어서,
    상기 블랙 매트릭스 격벽은 플루오르를 더 포함하고,
    상기 플루오르의 함량은 상기 블랙 매트릭스 격벽의 전체 고형분에 대하여 0.01 내지 0.09 중량%인 박막 트랜지스터 기판.
  8. 제 1항에 있어서,
    상기 게이트 배선 또는 상기 데이터 배선 상에 형성된 컬럼 스페이서를 더 포함하고,
    상기 컬럼 스페이서에 상응하는 위치의 상기 게이트 배선 또는 상기 데이터 배선 상에는 상기 블랙 매트릭스 격벽이 형성되지 않는 박막 트랜지스터 기판.
  9. 제 1항에 있어서,
    상기 블랙 매트릭스 격벽 및 상기 컬러 필터를 덮는 감광성 또는 비감광성 평탄화막을 더 포함하고,
    상기 콘택홀은 상기 평탄화막 및 상기 컬러 필터를 모두 관통하도록 형성된 박막 트랜지스터 기판.
  10. 제 9항에 있어서,
    상기 평탄화막은 비감광성 Si계 물질로 이루어진 박막 트랜지스터 기판.
  11. 제 1항에 있어서,
    상기 화소 전극은 제1 서브 화소 전극 및 제2 서브 화소 전극으로 분할되고,
    상기 데이터 배선은 상기 제1 서브 화소 전극에 제1 데이터 신호를 전달하는 제1 데이터선, 및 상기 제2 서브 화소 전극에 제2 데이터 신호를 전달하는 제2 데이터선을 포함하는 박막 트랜지스터 기판.
  12. 제 11항에 있어서,
    상기 콘택홀은 상기 화소 영역의 모서리에 인접한 위치에서 상기 컬러 필터를 관통하도록 형성되어 서로 대향하는 제1 및 제2 콘택홀을 포함하고,
    상기 제1 및 제2 데이터선은 각각 제1 및 제2 콘택홀에 의해 상기 제1 및 제2 서브 화소 전극과 연결되는 박막 트랜지스터 기판.
  13. 제 11항에 있어서,
    상기 제1 및 제2 화소 전극은 각각 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 박막 트랜지스터 기판
  14. 절연 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선과 교차하여 화소 영역을 정의하고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 화소 영역의 가장자리를 따라 상기 게이트 배선 및 상기 데이터 배선 상에 블랙 매트릭스 격벽을 형성하는 단계;
    상기 화소 영역 전체를 덮도록 컬러 필터를 형성하는 단계;
    상기 화소 영역의 모서리에 인접한 위치에서 상기 컬러 필터를 관통하는 콘 택홀을 형성하는 단계; 및
    상기 컬러 필터 상에 화소 전극을 형성하여 상기 콘택홀을 통하여 상기 드레인 전극과 상기 화소 전극을 콘택시키는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  15. 제 14항에 있어서,
    상기 콘택홀을 형성하는 단계는 상기 콘택홀과 상기 콘택홀에 인접한 상기 블랙 매트릭스 격벽의 이격 거리가 3 내지 10㎛가 되도록 수행하는 박막 트랜지스터 기판의 제조 방법.
  16. 제 14항에 있어서,
    상기 블랙 매트릭스 격벽을 형성하는 단계는 상기 블랙 매트릭스 격벽을 플라즈마 처리하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제 16항에 있어서,
    상기 플라즈마 처리 단계는 수소 가스 및 플루오르계 가스를 포함하는 플라즈마 처리 가스를 이용하여 수행하는 박막 트랜지스터 기판의 제조 방법.
  18. 제 16항에 있어서,
    상기 플라즈마 처리 단계에서 상기 블랙 매트릭스 격벽은 플루오르를 함유하 고, 상기 플루오르의 함량은 상기 블랙 매트릭스 격벽의 전체 고형분에 대하여 0.01 내지 0.09 중량%인 박막 트랜지스터 기판의 제조 방법.
  19. 제 14항에 있어서,
    상기 블랙 매트릭스 격벽을 형성하는 단계는, 상기 게이트 배선 상에 게이트 블랙 매트릭스 격벽, 상기 데이터 배선 상에 상기 게이트 블랙 매트릭스 격벽과 교차하는 데이터 블랙 매트릭스 격벽, 및 상기 게이트 또는 데이터 블랙 매트릭스 격벽으로부터 일 방향으로 연장된 블랙 매트릭스 연장 격벽을 형성하는 것을 포함하고,
    상기 블랙 매트릭스 연장 격벽, 및 상기 게이트 및 데이터 블랙 매트릭스 격벽은 상기 콘택홀을 커버하는 박막 트랜지스터 기판의 제조 방법.
  20. 제 19항에 있어서,
    상기 블랙 매트릭스 연장 격벽은, 상기 게이트 블랙 매트릭스 격벽으로부터 연장되어 상기 데이터 블랙 매트릭스 격벽과 실질적으로 나란하게 배치되거나, 상기 데이터 블랙 매트릭스 격벽으로부터 연장되어 상기 게이트 블랙 매트릭스 격벽과 실질적으로 나란하게 배치되는 박막 트랜지스터 기판의 제조 방법.
  21. 제 19항에 있어서,
    상기 블랙 매트릭스 연장 격벽의 길이는 상기 콘택홀의 일측을 적어도 일부 커버하는 박막 트랜지스터 기판의 제조 방법.
  22. 제 19항에 있어서,
    상기 블랙 매트릭스 연장 격벽의 폭은 5 내지 10㎛인 박막 트랜지스터 기판의 제조 방법.
  23. 제 14항에 있어서,
    상기 블랙 매트릭스 격벽을 형성하는 단계 이후에 상기 게이트 배선 또는 상기 데이터 배선 상에 형성된 컬럼 스페이서를 형성하는 단계를 더 포함하고,
    상기 블랙 매트릭스 격벽을 형성하는 단계에서 상기 컬럼 스페이서에 상응하는 위치의 상기 게이트 배선 또는 상기 데이터 배선 상에는 상기 블랙 매트릭스 격벽이 형성되지 않는 박막 트랜지스터 기판의 제조 방법.
  24. 제 14항에 있어서,
    상기 컬러 필터를 형성하는 단계는 잉크젯법을 이용하는 박막 트랜지스터 기판의 제조 방법.
  25. 제 14항에 있어서,
    상기 컬러 필터를 형성한 후 상기 콘택홀을 형성하기 이전에 상기 블랙 매트릭스 격벽 및 상기 컬러 필터를 덮는 감광성 또는 비감광성 평탄화막을 형성하는 것을 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  26. 제 25항에 있어서,
    상기 평탄화막은 비감광성 Si계 물질로 이루어지고,
    상기 콘택홀을 형성하는 단계는 상기 평탄화막과 상기 컬러 필터를 동시에 건식 식각하는 것을 포함하는 박막 트랜지스터 기판의 제조 방법.
  27. 제 25항에 있어서,
    상기 평탄화막은 감광성 물질로 이루어지고,
    상기 콘택홀을 형성하는 단계는 상기 감광성 물질로 이루어진 상기 평탄화막을 패터닝한 이후, 패터닝된 상기 평탄화막을 마스크로 이용하여 상기 컬러 필터를 건식 식각하는 것을 포함하는 박막 트랜지스터 기판의 제조 방법.
KR20080090448A 2008-09-12 2008-09-12 박막 트랜지스터 기판 및 이의 제조 방법 KR101492538B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080090448A KR101492538B1 (ko) 2008-09-12 2008-09-12 박막 트랜지스터 기판 및 이의 제조 방법
US12/468,419 US8017949B2 (en) 2008-09-12 2009-05-19 TFT substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080090448A KR101492538B1 (ko) 2008-09-12 2008-09-12 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100031378A true KR20100031378A (ko) 2010-03-22
KR101492538B1 KR101492538B1 (ko) 2015-02-12

Family

ID=42006412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080090448A KR101492538B1 (ko) 2008-09-12 2008-09-12 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8017949B2 (ko)
KR (1) KR101492538B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724066B2 (en) 2011-01-17 2014-05-13 Samsung Display Co., Ltd. Liquid crystal display
KR20160028074A (ko) * 2014-09-02 2016-03-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336005B2 (ja) * 2010-12-10 2013-11-06 シャープ株式会社 半導体装置および半導体装置の製造方法、ならびに液晶表示装置
CN103700669A (zh) 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2015098183A1 (ja) * 2013-12-26 2015-07-02 シャープ株式会社 アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
CN107946345B (zh) * 2017-11-22 2020-12-11 京东方科技集团股份有限公司 彩膜基板及其制备方法以及显示装置
CN110426905A (zh) * 2019-07-16 2019-11-08 深圳市华星光电技术有限公司 彩膜阵列基板的制备方法及彩膜阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565738B1 (ko) * 1999-01-29 2006-03-29 엘지.필립스 엘시디 주식회사 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
JP4785236B2 (ja) 2000-10-20 2011-10-05 キヤノン株式会社 液晶素子の製造方法
JP2002350887A (ja) 2001-05-28 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR101100134B1 (ko) 2003-09-30 2011-12-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100647670B1 (ko) * 2004-12-16 2006-11-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20080076496A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724066B2 (en) 2011-01-17 2014-05-13 Samsung Display Co., Ltd. Liquid crystal display
KR20160028074A (ko) * 2014-09-02 2016-03-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널

Also Published As

Publication number Publication date
US20100065848A1 (en) 2010-03-18
US8017949B2 (en) 2011-09-13
KR101492538B1 (ko) 2015-02-12

Similar Documents

Publication Publication Date Title
KR101602635B1 (ko) 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
KR20080099038A (ko) 액정 표시 장치 및 그의 제조 방법
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR101492538B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150040648A (ko) 액정 표시 장치
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
KR101992341B1 (ko) 액정 표시 장치
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP2005018069A (ja) 液晶表示装置
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2007121793A (ja) 液晶表示装置及びその製造方法
KR20100075066A (ko) 박막 트랜지스터 기판의 제조 방법 및 이에 의해 제조된 박막 트랜지스터 기판
KR20070104082A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20150122899A (ko) 표시 장치 및 이의 제조 방법
KR101012786B1 (ko) 액정 표시 장치
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR102083305B1 (ko) 박막 트랜지스터 어레이 기판
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6