KR20100030811A - 씨모스 이미지 센서 및 그 제조 방법 - Google Patents

씨모스 이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20100030811A
KR20100030811A KR1020080089710A KR20080089710A KR20100030811A KR 20100030811 A KR20100030811 A KR 20100030811A KR 1020080089710 A KR1020080089710 A KR 1020080089710A KR 20080089710 A KR20080089710 A KR 20080089710A KR 20100030811 A KR20100030811 A KR 20100030811A
Authority
KR
South Korea
Prior art keywords
gate
region
semiconductor substrate
active region
photodiode
Prior art date
Application number
KR1020080089710A
Other languages
English (en)
Inventor
박소은
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080089710A priority Critical patent/KR20100030811A/ko
Publication of KR20100030811A publication Critical patent/KR20100030811A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

씨모스 이미지 센서 및 그 제조 방법이 제공된다. 상기 씨모스 이미지 센서는 활성 영역 및 소자 분리 영역을 포함하는 반도체 기판, 상기 활성 영역의 반도체 기판 상에 형성된 게이트, 상기 게이트 일측의 반도체 기판의 활성 영역에 형성된 포토 다이오드, 상기 게이트 타측의 반도체 기판의 활성 영역에 형성된 플로팅 확산 영역, 및 상기 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상부에 형성된 O3-TEOS막을 포함한다. 상기 씨모스 이미지 센서의 제조 방법은 소자 분리 영역 및 활성 영역으로 정의되며, 상기 활성 영역 상에 트랜스퍼 트랜지스터의 게이트, 포토 다이오드, 및 플로팅 확산 영역이 형성된 반도체 기판을 준비하는 단계 및 상기 트랜스퍼 트랜지스터의 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상에 TEOS막을 형성하는 단계를 포함한다.
CMOS 이미지 센서, 포토다이오드, 및 플로팅 확산 영역.

Description

씨모스 이미지 센서 및 그 제조 방법{CMOS image sensor and Method for manufacturing the same}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 CMOS 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자를 말하며, 그 종류에는 CCD(Charge Coupled Device) 방식의 소자 및 CMOS(Complementary Metal-Oxide-Silicon) 방식의 소자가 있다. 이미지 센서는 빛을 감지하는 포토다이오드를 포함하는 수광 영역과 감지된 빛을 전기적 신호로 처리하여 데이터화 하는 로직 영역으로 구성된다. 상기 이미지 센서의 단위 픽셀은 포토 다이오드와 하나 이상의 트랜지스터들로 구성될 수 있다.
도 1은 일반적인 4-TR 구조를 갖는 이미지 센서의 단위 화소의 레이 아웃(100)을 나타낸다. 도 1을 참조하면, 상기 단위 화소의 레이 아웃(100)은 1개의 포토 다이오드(PD, 20)와 전송 트랜지스터(Transfer transistor, Tx; 18), 리셋 트랜지스터(Reset transistor, Rx; 30), 구동 트랜지스터(Drive transistor, Dx; 40), 및 선택 트랜지스터(Select transistor, Sx; 50)를 포함한다.
도 2는 도 1에 도시된 단위 화소의 레이 아웃에 대한 Y1-Y2 방향의 단면도(210) 및 상기 단위 화소의 레이 아웃 상부에 형성된 층간 절연막에 대한 Y1-Y2 방향의 단면도(220)를 나타낸다.
도 2를 참조하면, 반도체 기판(10) 상의 소자 분리 영역에 소자 분리막(15)이 형성되고, 상기 반도체 기판(10)의 활성 영역에 포도 다이오드(PD, 20), 전달 트랜지스터의 게이트부(16, 17), 및 플로팅 확산 영역(25)이 형성된다.
상기 포도 다이오드(PD, 20), 게이트 산화막(16) 및 게이트 전극(17)을 포함하는 전달 트랜지스터의 게이트부(16,17), 및 플로팅 확산 영역(25) 상부에는 SiN 배리어막(60)이 형성되며, 상기 SiN 배리어막(60)의 상부에는 BPSG(BoroPhospho Silicate Glass, 65)층이 형성되고, 상기 BPSG층(65) 내부에는 상기 게이트 전극(34)와 전기적으로 연결된 콘택(70)이 형성되며, 상기 콘택(70) 상부에는 금속 배선(75)이 형성되고, 상기 금속 배선(75)이 형성된 상기 BPSG층(65) 상부에는 USG(Undoped Silicate Glass, 80)층이 형성된다.
도 2에 도시된 바와 같이 이미지 센서의 층간 절연막으로 BPSG층(65)을 사용하는 경우에는 상기 SIN 배리어막(60)이 상기 BPSG층(65) 하부에 미리 형성된다. 이때 상기 SIN 배리어막(60)은 상기 BPSG층(65)에 주입되는 보론(boron) 및 인(Phosphorus)이 상기 포토다이오드(20) 및 상기 플로팅 확산 영역(25)으로 확산되는 것을 막는 역할을 한다.
그러나 상기 SiN 배리어막(60)은 광 투과율이 좋지 않기 때문에 상기 포토다이오드(20) 상부에 형성된 SIN 배리어막(60)는 상기 포토 다이오드(20)의 광 흡수 율을 감소시키며, 이는 CMOS 이미지 센서의 감도를 나쁘게 할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 포토다이오드 상부에 형성되는 광 투과율이 좋지 않은 SiN 배리어막에 의해 CMOS 이미지 센서의 감도가 나빠지는 것을 개선할 수 있는 CMOS 이미지 센서의 제조 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 씨모스 이미지 센서는 활성 영역 및 소자 분리 영역을 포함하는 반도체 기판, 상기 활성 영역의 반도체 기판 상에 형성된 게이트, 상기 게이트 일측의 반도체 기판의 활성 영역에 형성된 포토 다이오드, 상기 게이트 타측의 반도체 기판의 활성 영역에 형성된 플로팅 확산 영역, 및 상기 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상부에 형성된 O3-TEOS막을 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조 방법은 소자 분리 영역 및 활성 영역으로 정의되며, 상기 활성 영역 상에 트랜스퍼 트랜지스터의 게이트, 포토 다이오드, 및 플로팅 확산 영역이 형성된 반도체 기판을 준비하는 단계 및 상기 트랜스퍼 트랜지스터의 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상에 TEOS막을 형성하는 단계를 포함한다.
상기 반도체 기판을 준비하는 단계는 상기 활성 영역에 게이트 산화막 및 폴리 게이트를 순차적으로 형성한 후, 포토리쏘그라피 공정을 이용한 현상 및 식각 공정을 수행하여 상기 게이트 산화막 및 상기 폴리 게이트를 선택적으로 식각하여 상기 게이트를 형성하는 단계 및 상기 소자 분리 영역 및 상기 게이트의 일측 사이의 활성 영역에 불순물 이온을 주입하여 상기 포토다이오드를 형성하는 단계 및 상기 게이트의 타측의 활성 영역에 플로팅 확산 영역을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 씨모스 이미지 센서 및 그 제조 방법은 층간 절연막으로 BPSG막 대신에 O3-TEOS막을 사용하고, 종래와 달리 SiN막을 포토다이오드 상에 형성하지 않으므로 이미지 센서의 감도를 향상시킬 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 CMOS 이미지 센서의 제조 방법을 나타내는 공정 단면도이다.
먼저 도 3a를 참조하면, 활성 영역 및 소자 분리 영역이 정의되는 반도체 기판(310, 예컨대 실리콘 기판)을 준비한다. 예컨대, 반도체 기판(310)은 P형 실리콘 기판일 수 있으며, 상기 P형 실리콘 기판 상에 형성된 저농도의 P형 에피층을 포함할 수 있다.
상기 소자 분리 영역의 반도체 기판(310)에 소자 분리막(315)을 형성한다. 상기 소자 분리막(315)에 의하여 상기 반도체 기판(310)의 활성 영역이 정의될 수 있다. 상기 소자 분리막은 일반적인 R-LOCOS(Recessed-Local Oxidation of Silicon) 기술 또는 STI(Shallow Trench Isolation) 기술을 사용하여 형성될 수 있다.
다음으로 도 3b에 도시된 바와 같이, 상기 활성 영역에 게이트 산화막(322) 및 게이트 전극(324)을 포함하는 트랜스퍼 트랜지스터의 게이트(320)를 형성한다.
예컨대, 상기 반도체 기판(310)에 게이트 산화막(미도시) 및 폴리 게이트(미도시)를 순차적으로 형성한 후, 포토리쏘그라피 공정을 이용한 현상 및 식각 공정을 수행하여 상기 게이트 산화막(미도시) 및 폴리 게이트(미도시)를 선택적으로 식각하여 상기 트랜스퍼 트랜지스터의 게이트(320)를 형성할 수 있다.
그리고 상기 트랜스퍼 트랜지스터의 게이트(320)의 일 측에 포토다이오드 영역(330)을 형성한다. 상기 포토 다이오드 영역(330)은 상기 소자 분리막(315) 및 상기 트랜스퍼 트랜지스터의 게이트(320) 사이의 반도체 기판(310) 표면에 불순물 이온을 주입하여 형성될 수 있다. 또한 도 3b에는 도시되지 않았지만, 상기 포토 다이오드 영역(330)은 상기 소자 분리막(315) 및 상기 트랜스퍼 트랜지스터의 게이트(320)의 일 측에 정렬된 제1 도전형 불순물 이온 주입 영역(미도시) 및 제2 도전형 불순물 이온 주입 영역(미도시)이 적층된 형태로 형성될 수 있다. 예컨대, 상기 포토다이오드 영역(330)은 n형 이온 주입 영역 및 P형 이온 주입 영역이 순차적으로 적층된 구조일 수 있다.
이어서 상기 트랜스퍼 트랜지스터의 게이트(320)의 타 측에 플로팅 확산 영 역(335)을 형성한다. 상술한 바와 달리 상기 플로팅 확산 영역(335)이 먼저 형성된 후 상기 포토 다이오드 영역(330)이 형성될 수 있다. 패터닝된 이온 주입 마스크(미도시)를 상기 반도체 기판(310) 상에 형성하고 상기 이온 주입 마스크를 이용하여 선택적으로 불순물을 상기 반도체 기판(310) 내에 주입하여 상기 포토 다이오드 영역(330) 및 상기 플로팅 확산 영역(335)을 형성할 수 있다.
다음으로 도 3c에 도시된 바와 같이 상기 트랜스퍼 트랜지스터의 게이트(320)의 측벽에 스페이서(345)를 형성한다. 상기 게이트가 형성된 반도체 기판 상에 스페이서용 절연막을 도포하고, 도포된 절연막을 에치백하여 상기 스페이서(345)를 형성할 수 있다.
도 3b 및 도 3c에 도시된 바와 달리, 상기 트랜스퍼 트랜지스터의 게이트(320)의 측벽에 스페이서(345)를 먼저 형성한 후 포토다이오드 영역 및 플로팅 확산 영역을 형성할 수 있다.
다음으로 도 3d에 도시된 바와 같이, 트랜스퍼 트랜지스터의 게이트(320), 상기 포토 다이오드 영역(330), 상기 플로팅 확산 영역(335), 및 상기 스페이서가 형성된 반도체 기판(310) 전면에 층간 절연 물질(예컨대, PMD(Pre-metal Dielectric))로 TEOS 막(350)을 증착한다.
예컨대, TEOS(Tetraethly orthosilicate, Si(C2H5O4))와 오존(ozone, O3)을 반응시켜 O3-TEOS막(350)을 형성할 수 있다. 오존은 3개의 산소 원자가 결합된 형태이고 산소보다 더 반응적이기 때문에 플라즈마 없이 낮은 온도(예컨대 400℃ ~500 ℃)에서 TEOS와 반응하여 상기 O3-TEOS막(350)을 형성할 수 있다. 상기 O3-TEOS막(350) 형성 후 CMP 공정을 이용하여 형성된 O3-TEOS막(350)을 평탄화할 수 있다.
그리고 상기 O3-TEOS막(350) 내부에 상기 트랜스퍼 트랜지스터의 게이트(320)의 게이트 전극(324)을 노출시키는 콘택홀을 형성한 후 상기 콘택홀에 도전물질(예컨대, 텅스텐)을 매립하여 콘택(355)을 형성한다.
다음으로 3e에 도시된 바와 같이 상기 콘택(355) 상부에 금속 배선(360)을 형성한다. 이어서 상기 금속 배선(360)이 형성된 상기 O3-TEOS막(350) 상에 PE-CVD(Plasma Enhanced Chemical Vapor Deposition) 방식을 이용하여 USG(Undoped Silicate Glass, 365)막을 증착한다.
상술한 바와 같이 BPSG막에 주입되는 보론(boron) 및 인(Phosphorus)이 이미지 센서의 포토다이오드 및 플로팅 확산 영역으로 확산되는 것을 막기 위하여 상기 포토다이오드와 플로팅 확산 영역을 덮는 SiN막을 형성한 후, 상기 SiN막 상에 BPSG막을 형성해야 한다. 그러나 상기 SiN막은 광 투과율이 좋지 않기 때문에 상기 포토다이오드 상부에 형성된 SiN막으로 인하여 이미지 센서의 감도가 나빠지게 된다.
본 발명의 실시 예에 따른 이미지 센서는 도 2e에 도시된 바와 같이 반도체 기판(310), 소자 분리막(315), 트랜스퍼 트랜지스터의 게이트(320), 포토다이오드(330), 플로팅 확산 영역(335), O3-TEOS막(350), 콘택(355), 금속 배선(360), 및 USG막(365)을 포함한다.
상기 반도체 기판(310)은 P형 실리콘 기판일 수 있고 에피층을 포함할 수 있으며, 소자 분리 영역 및 활성 영역으로 정의된다. 상기 소자 분리막(315)은 상기 반도체 기판(310)의 소자 분리 영역에 형성된다. 상기 트랜스퍼 트랜지스터의 게이트(320)는 상기 반도체 기판(310)의 활성 영역에 형성되며, 게이트 산화막(322), 게이트 전극(324), 및 상기 게이트 산화막(322) 및 상기 게이트 전극(324)의 측벽에 형성된 스페이서(345)를 포함할 수 있다.
상기 트랜스퍼 트랜지스터의 게이트(320) 일측의 반도체 기판의 활성 영역에는 상기 포토다이오드(330)가 형성되며, 타측에는 플로팅 확산 영역(335)이 형성된다.
O3-TEOS막(350)은 상기 트랜스퍼 트랜지스터의 게이트(320), 상기 포토다이오드(330), 및 상기 플로팅 확산 영역이 형성된 반도체 기판 상에 형성된다. 상기 O3-TEOS막(350) 내부에 상기 게이트 전극과 연결된 콘택(355)이 형성되며, 상기 콘택(355) 상부에는 금속 배선(360)이 형성된다. 상기 USG막(365)은 상기 금속 배선(360)을 절연하기 위하여 상기 금속 배선(360)이 형성된 O3-TEOS막(350) 상에 증착된다.
이와 같이 본 발명의 실시 예에 따른 이미지 센서는 층간 절연막으로 BPSG막 대신에 O3-TEOS막(350)을 포토다이오드(330) 및 플로팅 확산 영역(335) 상부에 형성한다. 따라서 광 투과율이 좋지 않은 SiN막을 사용하지 않으므로 이미지 센서의 감도를 향상시킬 수 있다.
또한 PE-CVD 방식을 사용하여 형성되는 BPSG막 또는 USG막과 달리, 상기 O3-TEOS막(350)은 플라즈마를 이용하지 않는 증착 방식이므로 포토다이오드(330) 및 플로팅 확산 영역(335)등을 포함한 반도체 기판에 플라즈마 데미지가 없다.
특히 포토다이오드는 다크 전류(dark current)가 문제되므로 표면(Surface)을 안정적으로 유지하는 것이 매우 중요하기 때문에, 플라즈마를 사용하여 BPSG막 또는 USG막을 포토다이오드 상부에 증착하는 방식보다는 SiN막 없이 O3-TEOS막을 상기 포토다이오드 상부에 형성함으로써 이미지 센서의 감도를 개선하고 다크 전류도 감소시킬 수 있다.
또한 본 발명의 이미지 센서의 제조 방법은 SiN막의 형성 공정이 없기 때문에 상기 금속 배선(360)과 연결을 위한 콘택홀 형성시 상기 O3-TEOS막(350)만을 식각하면 되므로 식각 공정이 간소화될 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 4-TR 구조를 갖는 이미지 센서의 단위 화소의 레이 아웃(100)을 나타낸다.
도 2는 도 1에 도시된 단위 화소의 레이 아웃에 대한 Y1-Y2 방향의 단면도 및 상기 단위 화소의 레이 아웃 상부에 형성된 층간 절연막에 대한 Y1-Y2 방향의 단면도를 나타낸다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 CMOS 이미지 센서의 제조 방법을 나타내는 공정 단면도이다.
<도면 주요 부분에 대한 부호의 설명>
310: 반도체 기판, 315: 소자 분리막,
320: 트랜스퍼 트랜지스터의 게이트, 330: 포토다이오드,
335: 플로팅 확산 영역, 345: 스페이서,
350: O3-TEOS막, 355: 콘택,
360:금속 배선, 365: USG막.

Claims (5)

  1. 활성 영역 및 소자 분리 영역을 포함하는 반도체 기판;
    상기 활성 영역의 반도체 기판 상에 형성된 게이트;
    상기 게이트 일측의 반도체 기판의 활성 영역에 형성된 포토 다이오드;
    상기 게이트 타측의 반도체 기판의 활성 영역에 형성된 플로팅 확산 영역; 및
    상기 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상부에 형성된 O3-TEOS막을 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  2. 소자 분리 영역 및 활성 영역으로 정의되며, 상기 활성 영역 상에 트랜스퍼 트랜지스터의 게이트, 포토 다이오드, 및 플로팅 확산 영역이 형성된 반도체 기판을 준비하는 단계; 및
    상기 트랜스퍼 트랜지스터의 게이트, 상기 포토 다이오드, 및 상기 플로팅 확산 영역 상에 TEOS막을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제2항에 있어서, 상기 반도체 기판을 준비하는 단계는,
    상기 활성 영역에 게이트 산화막 및 폴리 게이트를 순차적으로 형성한 후, 포토리쏘그라피 공정을 이용한 현상 및 식각 공정을 수행하여 상기 게이트 산화막 및 상기 폴리 게이트를 선택적으로 식각하여 상기 게이트를 형성하는 단계;
    상기 소자 분리 영역 및 상기 게이트의 일측 사이의 활성 영역에 불순물 이온을 주입하여 상기 포토다이오드를 형성하는 단계; 및
    상기 게이트의 타측의 활성 영역에 플로팅 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  4. 제2항에 있어서, 상기 TEOS막을 형성하는 단계는,
    TEOS(Tetraethly orthosilicate, Si(C2H5O4))와 오존(ozone, O3)을 반응시켜 O3-TEOS막을 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  5. 제1항에 있어서, 상기 씨모스 이미지 센서의 제조 방법은,
    상기 TEOS막을 선택적으로 식각하여 상기 게이트를 노출시키는 콘택 홀을 형성하는 단계; 및
    상기 콘택 홀 내부에 텅스텐을 매립하여 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이지 센서의 제조 방법.
KR1020080089710A 2008-09-11 2008-09-11 씨모스 이미지 센서 및 그 제조 방법 KR20100030811A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080089710A KR20100030811A (ko) 2008-09-11 2008-09-11 씨모스 이미지 센서 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089710A KR20100030811A (ko) 2008-09-11 2008-09-11 씨모스 이미지 센서 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100030811A true KR20100030811A (ko) 2010-03-19

Family

ID=42180639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089710A KR20100030811A (ko) 2008-09-11 2008-09-11 씨모스 이미지 센서 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100030811A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199990A (zh) * 2018-11-16 2020-05-26 三星电子株式会社 图像传感器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199990A (zh) * 2018-11-16 2020-05-26 三星电子株式会社 图像传感器

Similar Documents

Publication Publication Date Title
US7592655B2 (en) MOS image sensor
US10026775B2 (en) Method of manufacturing semiconductor device utilizing different mask thicknesses to form gate electrodes over different semiconductor regions
KR20170043141A (ko) 이미지 센서
US8710563B2 (en) Image sensor and method for fabricating the same
US7592196B2 (en) Method for fabricating a CMOS image sensor
KR20090079107A (ko) 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서
KR100853792B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US7411173B2 (en) Image sensor and method of manufacturing the same
US8072038B2 (en) Image sensor
US10497736B2 (en) Backside illuminated image sensor
US8173480B2 (en) Image sensor and method for manufacturing the same
US11189650B2 (en) Image sensor structure and manufacturing method thereof
KR100708866B1 (ko) 이미지 센서의 제조 방법
KR20150108531A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20100030811A (ko) 씨모스 이미지 센서 및 그 제조 방법
TW201322431A (zh) 固態攝像裝置及其製造方法
JP2009176950A (ja) 固体撮像素子及びその製造方法
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
US20070155127A1 (en) Image sensor and method of fabricating the same
KR20100050331A (ko) 이미지 센서 및 그 제조 방법
KR20090022329A (ko) 이미지 센서의 금속배선 형성방법
US8258595B2 (en) Image sensor and method for manufacturing the same
KR100562669B1 (ko) 살리사이드 공정을 이용한 이미지센서 제조 방법
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법
US8946796B2 (en) Image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application