KR20100030251A

KR20100030251A - 3족 질화물 반도체 발광소자

Info

Publication number: KR20100030251A
Application number: KR1020080089120A
Authority: KR
Inventors: 박은현; 전수근; 임재구
Original assignee: 주식회사 에피밸리; 박은현
Priority date: 2008-09-10
Filing date: 2008-09-10
Publication date: 2010-03-18
Also published as: WO2010030106A3; WO2010030106A2; KR100997908B1; CN102217100A; US20100127239A1; JP2012502497A

Abstract

본 개시는 n형 질화물 반도체층; p형 도펀트로 도핑된 p형 질화물 반도체층; n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하도록 양자 우물층을 구비하는 활성층; 그리고, 양자 우물층과 p형 질화물 반도체층 사이에서 양자에 접촉하도록 위치하며, p형 질화물 반도체층과의 계면이 매끄럽게 되도록 그 표면을 형성하여, p형 도펀트의 양자 우물층으로의 확산을 방지하는 확산 방지막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

질화물, 반도체, 발광소자, 활성층, 양자, 우물층, 장벽층, 마그네슘

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 마지막 양자 우물층으로의 Mg의 확산을 방지하는 확산 방지막을 구비하는 3족 질화물 반도체 발광소자에 관한 것이다. 여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides backgound informaton related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), 그리고 p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(800)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 질화물 반도체층(300)을 성장하기에 앞서, 버퍼층(200) 위에 도핑되지 않은 GaN층 을 형성한다.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자 우물층(single quantum well)이나 복수개의 양자 우물층(multi quantum wells)으로 구성된다.

p형 질화물 반도체층(500)은 Mg(마그네슘)과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있 으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

한편, n형 질화물 반도체층(300)이나 p형 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2는 국제공개공보 WO/00/059046호에 언급된 p형 질화물 반도체층의 Mg 도핑 프로파일의 일 예를 나타내는 도면으로서, p형 질화물 반도체층(500)은 활성층(400) 측에 위치하는 p형 클래드층(510), 저농도 층(520), p형 접촉층(530)으로 구성된다. 저농도 층(520)은 2000A 두께의 도핑되지 않은 GaN으로 이루어지며, 내정전압(ESD; Electrostatic Discharge) 특성 향상에 기여한다. p형 접촉층(530)은 p측 전극(600)과의 접촉을 위한 것이며, 1200A 두께의 1x10²⁰/㎤의 고농도로 Mg 도핑된 GaN으로 이루어진다. 한편 p형 클래드층(510)은 발광소자의 순방향 전압을 낮추는 한편 광효율 향상을 위해, 300A 두께의 5x10¹⁹/㎤의 고농도로 Mg 도핑된 AlGaN으로 이루어진다. 여기서 저농도 층(520)은 도핑되지 않지만, p형 접촉층(530) 및 p형 클래드층(510)으로부터 Mg이 확산되어 1x10¹⁹ 보다 작지만 상당 정도의 도핑 농도를 가진다.

따라서 p형 클래드층(510)의 도핑은 EDS 특성 개선을 위해 도입된 도핑되지 않은 GaN층에 영향을 준다는 것을 알 수 있으며, 본 발명자들은 p형 질화물 반도체층(500)에 도핑된 p형 불순물 내지는 p형 도펀트(예: Mg)가 활성층(400)에 어떤 영향을 미치는지에 관심을 가지게 되었다.

한편 국제공개공보 WO/07/004768호에는 복수개의 양자 우물층으로 구성된 활성층(400)의 발광을 제어하는 방법이 제시되어 있으며, 이에 의하면 복수개의 양자 우물층에 있어서 발광은 주로 p형 질화물 반도체층(500) 측에 위치한 양자 우물층에서 이루어진다고 기재되어 있다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present invention), n형 질화물 반도체층; p형 도펀트로 도핑된 p형 질화물 반도체층; n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하도록 양자 우물층을 구비하는 활성층; 그리고, 양자 우물층과 p형 질화물 반도체층 사이에서 양자에 접촉하도록 위치하며, p형 질화물 반도체층과의 계면이 매끄럽게 되도록 그 표면을 형성하여, p형 도펀트의 양자 우물층으로의 확산을 방지하는 확산 방지막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다. 여기서 확산 방지막은 활성층의 관점에서 마지막 장벽층을 의미한다.

본 개시에 따른 다른 태양에 의하면(According to another aspect of the present invention), n형 질화물 반도체층; p형 도펀트로 도핑된 p형 질화물 반도체층; n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하며, 전자와 정공 의 재결합을 통해 빛을 생성하도록 양자 우물층을 구비하는 활성층; 양자 우물층과 p형 질화물 반도체층 사이에서 양자에 접촉하도록 위치하며, 3족 원소인 Ga(갈륨)과, Ga의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)로서 In을 통해 형성된 표면을 구비하고, p형 도펀트의 양자 우물층으로의 확산을 방지하는 확산 방지막; 그리고, 활성층 내에서, 양자 우물층을 기준으로 확산 방지막의 반대 측에 위치하며, 확산 방지막 보다 작은 양의 In을 함유된 장벽층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p측 전극(60) 위에 형성되는 p측 본딩 패드(70), 그리고 p형 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(80)을 포함한다. 활성층(40)은 복수개의 양자 우물층과 복수개의 장벽층으로 구성된다.

도 4는 본 개시에서 검토된 활성층의 일 예를 나타내는 도면으로서, 활성층(40)은 n측으로부터 GaN으로 된 복수개의 양자 장벽층(B1,B2,B3,B4,B5)과 InGaN으로 된 복수개의 양자 우물층(W1,W2,W3,W4)이 교대로 적층되어 있으며, p측에 마지막 양자 우물층(W5; last quantum well layer)과 마지막 장벽층(B6; last quantum barrier layer)이 위치하고 있다. 도 9에 도시된 바와 같이, 이 활성층(40; S1으로 표시)에 대하여 p형 질화물 반도체층(50)에 도핑된 Mg(마그네슘)의 확산 프로파일을 조사하였는 바, 2x10¹⁹/㎤의 도핑 농도를 가지는 p형 GaN을 사용하 는 경우에, 마지막 장벽층(B6; Last QB)은 1x10¹⁹/㎤ 정도의 도핑 농도를 지속적으로 나타내었으며, 이에 따라 마지막 양자 우물층(W5; Last QW)의 경우에도 대략 평균적으로 3x10¹⁸/㎤의 정도의 높은 도핑 농도를 나타낸다는 것을 알 수 있었다.

본 발명자들은 Mg이 p형 질화물 반도체층(50)으로부터, 마지막 장벽층(B6)을 거쳐, 마지막 양자 우물층(W5)으로 확산되는 메커니즘을 파악하기 위해, 활성층(40)의 표면 사진을 검토하였다.

도 5는 도 4 구조 활성층의 마지막 장벽층의 AFM(Atomic Force Microscope) 이미지를 나타내는 도면으로서, 다수의 비정형적인 그레인(Grain)이 형성되어 매우 거친 표면을 가지는 것을 알 수 있다. 여기서 샘플은, 기판(10)으로서 사파이어 기판을 준비한 다음, 그 위에 약 30nm 두께의 SiC/InGaN으로 된 버퍼층(20)을 형성하고, 그 위에 도핑되지 않은 2um 두께의 GaN층을 형성한 다음, n형 질화물 반도체층(30)으로서, 실리콘이 5x10¹⁸/㎤ 정도로 도핑된 2um 두께의 n형 GaN층을 성장시킨 다음, 그 위에 100A 두께의 GaN으로 된 장벽층(B1,B2,B3,B4,B5)과 30A 두께의 InGaN으로 된 양자 우물층(W1,W2,W3,W4,W5)을 5주기로 성장하고, GaN으로 된 마지막 장벽층(B6)을 성장시킴으로써 형성되었다. 여기서, 마지막 장벽층(B6)은 350torr 압력, 850℃ 온도에서, 3족 소스로 TEGa 200sccm과, 5족 소스로 암모니아 30L를 사용하여, 0.5 A/sec의 속도로 15nm의 두께로 성장되었다.

도 6은 도 4 구조 활성층의 SEM(Scanning Electron Microscope) 이미지를 나타내는 도면으로서, 활성층(40)의 표면에 복수의 V형 피트(Pit)가 형성되어 있는 것을 알 수 있다.

이를 바탕으로, 본 발명자들은 Mg이 마지막 장벽층(B6)의 거친 표면 및 V형 피트와 p층 질화물 반도체층(50)의 계면을 통해 마지막 양자 우물층(W5)으로 확산된다는 것을 예상하고, 마지막 장벽층(B6)에 있어서 이 확산을 방지할 방법을 검토하였다. V형 피트는 박막의 쓰레딩 디스로케이션(threading dislocation)으로부터 시작되므로 마지막 장벽층(B6)에서 제어하기가 어려우므로, 마지막 장벽층(B6)의 표면 거칠기를 개선하는 방법을 검토하였다. 이는 박막 성장 중 성장 표면에서 3족 원소(예: 갈륨)의 이동거리를 늘려줌으로써 가능한데, 그 원리는 성장 표면에서 3족 원소의 이동 거리가 증가하게 되면, 3족 원소가 표면 에너지가 안정된 자리를 찾아 위치하게 될 확률이 높아지기 때문에 표면의 거칠기가 감소하게 되는 것이다. 이와 같이 3족 원소의 표면 이동 거리를 증가시키는 방법으로, 5족 원소(예: 질소)의 공급을 줄여 3족 원소가 5족 원소인 질소 원소와 결합하는 시간을 지연하는 방법, 박막의 성장 속도를 줄여 다음 층이 쌓일 때까지의 시간을 확보하여 3족의 이동 거리를 증가시키는 방법, 및/또는 3족 원소의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)를 첨가하는 방법 등을 들 수 있다.

한편 마지막 장벽층(B6)의 두께를 증가시키는 방법에 의해, Mg 확산에 대한 장벽을 구성하는 방법을 생각할 수 있으나, 발광소자의 동작 전압을 높이는 부작용을 가져올 수 있으므로, 본 개시와 함께 부가적으로 고려될 수 있는 사항이라 할 것이다.

도 7은 본 개시에서 검토된 활성층의 다른 예를 나타내는 도면으로서, 마지 막 장벽층(B6)이 나머지 장벽층(B1,B2,B3,B4,B5)보다 작은 밴드갭 에너지를 가진다. 이 활성층(40)은 3족 원소의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)로서 In(인듐)을 사용하고, 성장 조건을 조절하여 형성하였다. 여기서, 350torr 압력, 850℃ 온도에서, 3족 소스로 TEGa 200sccm과, 5족 소스로 암모니아 30L와, 표면 활성 역할을 하는 TMIn을 300sccm을 사용하여, 0.5A/sec의 속도로 15nm의 두께로 성장되었다. 이때 성장된 마지막 장벽층(B6)의 인듐 함량은 약 3% 정도임이 X-ray 및 PL 측정에 의해 추정된다.

도 8은 도 7에 도시된 활성층의 마지막 장벽층의 AFM 이미지를 나타내는 도면으로서, 마지막 장벽층(B6)의 거칠기 및 모폴로지(morpholoyg)가 많이 개선되었음을 알 수 있다.

이 활성층(40)에 대해 p형 질화물 반도체층(50)에 도핑된 Mg의 확산 프로파일을 조사하였는 바(도 9의 S2 참조), 도 4 구조의 활성층(40)과 달리, 마지막 장벽층(B6; Last-QB) 내에서부터 1x10¹⁹/㎤ 정도의 도핑 농도로부터 1x10¹⁸/㎤정도의 도핑 농도로 Mg 확산의 현저한 방지가 있음을 알 수 있으며, 마지막 양자 우물층(W5; Last-QW) 내에서 대략 5x10¹⁷/㎤ 정도의 도핑 농도를 가지는 것을 알 수 있다.

이를 바탕으로, 마지막 양자 우물층(W5)에 대한 Mg의 확산 정도가 발광소자의 특성에 어떠한 영향을 미치는지를 알기 위해 다음과 같이 2개의 발광소자를 제작하였다. 2개의 발광소자는 도 3에 도시된 구조를 가지며, 다만 활성층(40)의 구 조에 있어서만 차이를 가진다.

발광소자 1

5개의 InGaN으로 된 양자 우물층(W1,W2,W3,W4,W5)과 6개의 GaN으로 된 장벽층(B1,B2,B3,B4,B5,B6) 구조의 활성층(40)을 가지는 발광소자를 제작하였다. 4개의 양자 우물층(W1,W2,W3,W4)은 445nm의 파장을 가지도록 설계되고, 마지막 양자 우물층(W5)은 구분을 위해 475nm의 파장을 가지도록 설계되었다. 이때 파장은 성장 온도를 조절함으로써 구분되었다.

발광소자 2

발광소자 1과 모든 조건을 동일하게 하되, 다만 마지막 장벽층(B6)에 대해서는 그 표면 거칠기를 달리한 발광소자를 구성하였다.

발광소자 1 및 발광소자 2는 다음과 같은 조건으로 형성되었다.

기판(10)으로서, 420um 두께의 C-plane 사파이어 기판을 MOCVD 장비에 장착 후, 먼저 1100℃ 정도에서 5분 동안 선행 베이킹을 실시한 뒤, 반응기 온도를 550℃ 까지 내려, 30nm 두께의 SiC/InGaN으로 된 버퍼층(30)을 성장하였다. 다음 1050℃의 반응기 온도에서 도핑되지 않은 2um 두께의 GaN층을 성장하고, n형 질화물 반도체층(30)으로서, 실리콘이 5x10¹⁸/㎤ 정도로 도핑된 n형 GaN층을 2um 정도 성장하였다. 다시 반응기 온도를 활성층(40) 온도에 맞게 내린 후, 질소 캐리어 분위기에서 100A 두께의 GaN으로 된 장벽층(B1,B2,B3,B4,B5)과 30A 두께의 InGaN으로 된, 양자 우물층(W1,W2,W3,W4: 445nm 파장, 성장 온도 750℃)과 양자 우물층(W5: 475nm 파장, 성장 온도 730℃)을 차례대로 5주기 성장하였다. 이때 장벽층(B1,B2,B3,B4,B5)과 양자 우물층(W1,W2,W3,W4,W5) 사이의 성장 온도 차이를 100℃ 정도로 유지하였다.

다음으로, 발광소자 1에서는 150A 두께의 GaN으로 된 마지막 장벽층(B6)을 형성하였다. 여기서, 마지막 장벽층(B6)은 350torr 압력, 850℃ 온도에서, 3족 소스로 TEGa 200sccm과, 5족 소스로 암모니아 30L를 사용하여, 0.5A/sec의 속도로 15nm의 두께로 성장이 되었다.

발광소자 2에서는 150A의 두께의 In_0.03Ga_0.97N으로 된 마지막 장벽층(B6)을 형성하였다. 여기서, 350torr 압력, 850℃ 온도에서, 3족 소스로 TEGa 200sccm과, 5족 소스로 암모니아 30L와, 표면 활성 역할을 하는 TMIn을 300sccm을 사용하여, 0.5A/sec의 속도로 15nm의 두께로 성장되었다.

다음으로, p형 질화물 반도체층(50)으로서, 그 위에 2x10¹⁹/㎤의 정도의 Mg 도핑 농도를 가지는 150nm 두께의 p형 GaN층을 약 1000℃에서 성장하였다.

마지막으로 발광소자 1 및 발광소자 2를 600x250um 크기의 칩으로 제작하였다.

도 10은 발광소자 1 및 발광소자 2의 PL(Photoluminescence) 측정 결과를 나타내는 도면으로서, 445nm 파장에서는 발광소자 1(S1으로 표시)과 발광소자 2(S2로 표시)의 발광 세기(PL Intensity)가 거의 같은 반면에, 475nm 파장에서는 발광소자 2가 72% 정도의 개선을 보였다. 앞서 SIMS 결과에서도 관찰하였 듯이, Mg의 영향을 받지 않은 양자 우물층(W1,W2,W3,W4)의 내부양자효율은 두 발광소자가 동일함을 의미하며, 반대로 SIMS 결과 Mg의 확산의 영향을 받은 마지막 양자 우물층(W5)은 확산된 Mg 불순물의 양에 따라 그 내부양자효율이 크게 차이남을 의미한다.

도 11은 발광소자 1 및 발광소자 2의 EL(Electroluminescence) 측정 결과를 나타내는 도면으로서, 홀 캐리어의 상대적으로 큰 무게(effective mass)와 낮은 이동도 때문에 445nm의 양자우물층에서의 발광이 상대적으로 낮게 관찰이 되었으나, PL 결과와 유사하게 475nm 파장에서, Mg 불순물의 영향을 적게 받은 발광소자 2(S2로 표시)의 발광 세기(EL Intensity)가 발광소자 1(S1으로 표시)의 발광 세기(EL Intensity)에 비해 15% 정도 개선을 보였다. 이는 마지막 우물층(W5)으로 침투된 Mg이 발광 세기(EL Intensity)에 민감하게 영향을 미친다는 것을 의미한다.

PL 및 EL 측정 결과로부터, Mg의 확산이 적은 마지막 양자 우물층(W5)을 가지는 발광소자 2가 우수한 발광 특성을 가진다는 것을 알 수 있으며, 이는 마지막 장벽층(B6)의 표면 거칠기 및/또는 모폴로지를 개선함으로써, 활성층(40)과 p형 질화물 반도체층(50) 사이의 계면을 매끈하게(smooth) 형성할 수 있고, 이를 통해 Mg의 확산을 방지함으로써 마지막 양자 우물층(W5)을 포함하는 활성층(40)의 내부양자효율이 개선되었기 때문인 것으로 판단된다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) p형 질화물 반도체층(50)이 ESD 특성 개선을 위해, 도핑되지 않은 층 또는 저농도로 도핑된 층을 구비할 수 있으며, 이때 p형 질화물 반도체층(50)은 활성 층(40)으로의 원활한 전류 공급을 위해 Mg이 고농도(예: 2x10¹⁹/㎤)로 도핑된 층을 더 구비해야 한다. 본 개시는 이러한 p형 도펀트의 도핑 프로파일을 가지는 p형 질화물 반도체층(50)이 사용되는 경우에 특히 유용하게 활성층(40)을 Mg의 확산으로부터 보호할 수 있다.

(2) p형 도펀트(예: Mg)의 도핑 프로파일의 관점에서, 본 개시는 마지막 장벽층(B6)과 맞닿는 p형 질화물 반도체층(50)의 영역이 1x10¹⁹/㎤ 이상의 도핑 농도를 가지는 경우에, 마지막 양자 우물층(W5) 내의 평균 농도가 1x10¹⁸/㎤ 미만 즉, 10¹⁷/㎤ 오더(order)나 그 이하의 도핑 농도를 가지는 것이 바람직하다.

마지막 장벽층(B6)의 관점에서 보면, 도 9에 있어서 1x10¹⁹/㎤으로부터 1x10¹⁸/㎤으로 격급한 감소를 보이지만, p형 질화물 반도체층(50)의 도핑 농도에 관계 없이, 마지막 장벽층(B6)과 p형 질화물 반도체층(50)의 계면과 비교할 때, 마지막 장벽층(B6)과 마지막 양자 우물층(W5)의 계면에서의 도핑 농도가 50% 이상의 감소 효과를 가져온다면 그 효과를 기대할 수 있을 것이다.

(3) p형 도펀트와 관련하여, 본 개시에서 Mg에 대해 검토되었지만, Zn와 같은 다른 p형 도펀트에 대해서도 적용이 가능할 것이다.

(4) 마지막 장벽층(B6)의 표면 거칠기를 해소하는 것과 관련하여, 3족 원소의 표면 이동 거리를 증가시킴에 있어, 3족 원소의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)로서 In(인듐)을 첨가하는 경우에 있어, 지나친 In의 첨가는 마지막 장벽층(B6)의 에너지 장벽이 낮아져서 발광소자의 발광 효율이 감소될 염려가 있다.

도 12는 활성 역할을 하는 요소(Surfactant)로서의 In의 양과 표면 거칠기 및 V형 피트의 밀도의 관계를 나타내는 도면으로서, GaN으로 된 마지막 장벽층(6)의 거칠기를 개선하기 위해 In을 투입했을 때의 표면 거칠기와 V형 피트의 밀도의 변화를 나타내고 있다. In이 투입된 GaN을 In_xGa_1-xN으로 나타낼 때, 대략 In이 1%(x=0.01) 정도 투입될 때부터, 표면 거칠기가 7A에서 6A으로 15% 정도가 개선됨을 보였으며, In의 함량을 증가시킬수록 표면 거칠기가 지속적으로 개선되다가 (3% 정도에서 최저값을 나타낸 다음) 5%에서 다시 약간 증가함이 관찰되었다(10x10um²에 해당 표면에 대해 RMS(Root Mean Square) 거칠기를 계산하였다.). 따라서 활성 역할을 하는 요소(Surfactant)로서의 In의 양(x)은 표면 평탄화 효과를 고려하여 그 하한이 0.01 이상의 값을 가지는 것이 바람직하며, x는 0.02 이상의 값을 가지는 것이 더욱 바람직하다. 한편 x가 0.03에서 표면 거칠기가 가장 크게 개선된 것으로 나타났으며, 이러한 점을 감안하여 본 개시에 따른 x 값의 범위를 x가 0.03 이상의 값을 가지는 것으로 한정할 수도 있을 것이다.

(5) 한편 본 발명자들의 이해에 따르면, In_xGa_1-xN으로 된 장벽층을 사용하는 발광소자에 있어서(일반적으로 모든 장벽층의 x값은 동일하다.), x가 0.01 이상이 되면, 에너지 장벽이 낮아져 양자 우물층에서의 전자 갇음현상이 나빠지고, 또한 활성층 전체의 임듐 함량이 증가하면서 스트레인 등에 의해 활성층 박막의 품질이 나빠지게 되어 발광소자의 효율이 급격하게 떨어지게 된다. 따라서 본 적용예에 있어서는, In_xGa_1-xN으로 된 복수개의 장벽층이 사용되는 경우에 마지막 장벽층(B6)만을 x가 0.01 이상이 되게 하고, 나머지 장벽층은 x가 0.01 미만의 값을 가지도록 형성할 수 있다.

따라서 본 적용예에서, In_xGa_1-xN으로 된 마지막 장벽층(B6)의 x는 나머지 장벽층의 x보다 큰 0.01 이상의 값을 가지도록 형성될 수 있으며, 더욱 바람직하게는 0.02 이상의 값을 가진다. 한편 x가 지나치게 크면 에너지 장벽이 과도하게 낮아져서 Mg의 확산을 방지함으로써 개선되는 마지막 양자 우물층에서의 효율 향상을 상쇄하게 되므로, 이러한 점을 감안할 때 x가 0.15 이상의 값을 가지는 데는 무리가 따른다.

(6) 마지막 장벽층(B6)의 에너지 장벽이 낮아지는 것을 방지하기 위해, 에너지 장벽을 높이는 역할을 하는 Al(알루미늄)을 추가하는 것도 가능하다.

(7) 마지막 장벽층(B6)의 두께는 그 상한에 특별한 제한이 있는 것은 아니지만, 너무 두꺼워지면 Mg 확산 방지에는 도움이 되겠지만, 발광소자 전체의 관점에서 저항으로 역할하여 발광소자의 동작 전압을 상승시킬 수 있고, 또한 전자에 비해 매우 낮은 이동도(전자의 약 1/20배)와 매우 큰 유효질량(전자의 약 5배)을 가지는 홀(Hole)의 손실이 발생할 수 있다는 점을 고려하여야 한다. 이러한 관점에서 1000A 이상으로 하는 것은 매우 어려울 것이다. 그 하한은 Mg 확산 방지를 위해 50A 이상의 두께를 가지는 것이 바람직하다.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, p형 질화물 반도체층에 도핑된 p형 도펀트(예: Mg)로부터 활성층을 보호할 수 있게 된다.

또한 본 개시에 따른 다른 3족 질화물 반도체 발광소자에 의하면, ESD 특성 개선 구조를 가지는 p형 질화물 반도체층으로부터 활성층을 보호할 수 있게 된다.

또한 본 개시에 따른 또다른 3족 질화물 반도체 발광소자에 의하면, 활성층의 마지막 장벽층을 표면 거칠기를 개선함으로써, 활성층의 마지막 양자 우물층을 고농도로 도핑된 p형 질화물 반도체층으로부터 보호할 수 있게 된다.

또한 본 개시에 따른 또다른 3족 질화물 반도체 발광소자에 의하면, 나머지 영역의 활성층의 구조를 변경하지 않고도, 마지막 장벽층의 구조를 개선함으로써 발광소자의 내부양자효율을 높일 수 있게 된다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 국제공개공보 WO/00/059046호에 언급된 p형 질화물 반도체층의 Mg 도핑 프로파일의 일 예를 나타내는 도면,

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 4는 본 개시에서 검토된 활성층의 일 예를 나타내는 도면,

도 5는 도 4 구조 활성층의 마지막 장벽층의 AFM(Atomic Force Microscope) 이미지를 나타내는 도면,

도 6은 도 4 구조 활성층의 SEM(Scanning Electron Microscope) 이미지를 나타내는 도면,

도 7은 본 개시에서 검토된 활성층의 다른 예를 나타내는 도면,

도 8은 도 7에 도시된 활성층의 마지막 장벽층의 AFM 이미지를 나타내는 도면,

도 9는 SIMS(Secondary Ion Mass Spectormetry) 장비로 측정된 Mg의 도핑 프로파일을 나타내는 도면,

도 10은 발광소자 1 및 발광소자 2의 PL(Photoluminescence) 측정 결과를 나타내는 도면,

도 11은 발광소자 1 및 발광소자 2의 EL(Electroluminescence) 측정 결과를 나타내는 도면,

도 12는 활성 역할을 하는 요소(Surfactant)로서의 In의 양과 표면 거칠기 및 V형 피트의 밀도의 관계를 나타내는 도면.

Claims

n형 질화물 반도체층;

p형 도펀트로 도핑된 p형 질화물 반도체층;

n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하도록 양자 우물층을 구비하는 활성층; 그리고,

양자 우물층과 p형 질화물 반도체층 사이에서 양자에 접촉하도록 위치하며, p형 질화물 반도체층과의 계면이 매끄럽게 되도록 그 표면을 형성하여, p형 도펀트의 양자 우물층으로의 확산을 방지하는 확산 방지막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

p형 질화물 반도체층은 확산 방지막과 접하는 영역에서 1x10¹⁹/㎤ 이상의 도핑 농도를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 2에 있어서,

p형 질화물 반도체층은 확산 방지막과 접하는 영역 보다 낮은 도핑 농도를 가지는 영역을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

양자 우물층은 p형 도펀트에 대해 1x10¹⁸/㎤ 미만의 평균 도핑 농도를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 4에 있어서,

p형 질화물 반도체층은 확산 방지막과 접하는 영역에서 1x10¹⁹/㎤ 이상의 도핑 농도를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

확산 방지막은 p형 질화물 반도체층과 양자 우물층 사이에서 50% 이상의 도핑 농도 차이를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1 내지 청구항 6 중의 어느 한 항에 있어서,

p형 도펀트는 Mg인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

확산 방지막은 3족 원소인 Ga(갈륨)과, Ga의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)로서 In을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 8에 있어서,

확산 방지막은 In_xGa_1-xN으로 이루어지며, x는 0.01 이상의 값을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 9에 있어서,

확산 방지막은 In_xGa_1-xN으로 이루어지며, x는 0.02 이상의 값을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 10에 있어서,

확산 방지막은 In_xGa_1-xN으로 이루어지며, x는 0.03 이상의 값을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 8 내지 청구항 11 중의 어느 한 항에 있어서,

활성층은 양자 우물층을 기준으로 확산 방지막의 반대 측에 위치하는 장벽층을 포함하며,

장벽층은 확산 방지막보다 작은 양의 In을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 12에 있어서,

확산 방지막은 에너지 장벽을 높이는 Al을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
n형 질화물 반도체층;

p형 도펀트로 도핑된 p형 질화물 반도체층;

n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하도록 양자 우물층을 구비하는 활성층;

양자 우물층과 p형 질화물 반도체층 사이에서 양자에 접촉하도록 위치하며, 3족 원소인 Ga(갈륨)과, Ga의 표면 이동거리를 증가시킬 수 있는 활성 역할을 하는 요소(Surfactant)로서 In을 통해 형성된 표면을 구비하고, p형 도펀트의 양자 우물층으로의 확산을 방지하는 확산 방지막; 그리고,

활성층 내에서, 양자 우물층을 기준으로 확산 방지막의 반대 측에 위치하며, 확산 방지막보다 작은 양의 In을 함유된 장벽층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.