KR20100026423A - 반도체장치의 고전압게이트절연막 형성 방법 - Google Patents
반도체장치의 고전압게이트절연막 형성 방법 Download PDFInfo
- Publication number
- KR20100026423A KR20100026423A KR1020080085420A KR20080085420A KR20100026423A KR 20100026423 A KR20100026423 A KR 20100026423A KR 1020080085420 A KR1020080085420 A KR 1020080085420A KR 20080085420 A KR20080085420 A KR 20080085420A KR 20100026423 A KR20100026423 A KR 20100026423A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicate
- oxide
- oxide film
- high voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 230000003647 oxidation Effects 0.000 claims abstract description 149
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 149
- 239000003054 catalyst Substances 0.000 claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 97
- 239000007789 gas Substances 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 229910052735 hafnium Inorganic materials 0.000 claims description 23
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 20
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 19
- 150000002910 rare earth metals Chemical class 0.000 claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 14
- 229910052779 Neodymium Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052746 lanthanum Inorganic materials 0.000 claims description 14
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 14
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 14
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 claims description 14
- 229910003447 praseodymium oxide Inorganic materials 0.000 claims description 14
- 229910052706 scandium Inorganic materials 0.000 claims description 14
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 14
- 229910052727 yttrium Inorganic materials 0.000 claims description 14
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 14
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 13
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 9
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 9
- JIHMVMRETUQLFD-UHFFFAOYSA-N cerium(3+);dioxido(oxo)silane Chemical compound [Ce+3].[Ce+3].[O-][Si]([O-])=O.[O-][Si]([O-])=O.[O-][Si]([O-])=O JIHMVMRETUQLFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910001938 gadolinium oxide Inorganic materials 0.000 claims description 9
- 229940075613 gadolinium oxide Drugs 0.000 claims description 9
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 claims description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 9
- 239000001307 helium Substances 0.000 claims description 9
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 9
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 9
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 9
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 claims description 9
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 claims description 9
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 9
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 9
- 229910003440 dysprosium oxide Inorganic materials 0.000 claims description 8
- NLQFUUYNQFMIJW-UHFFFAOYSA-N dysprosium(iii) oxide Chemical compound O=[Dy]O[Dy]=O NLQFUUYNQFMIJW-UHFFFAOYSA-N 0.000 claims description 8
- 150000002431 hydrogen Chemical class 0.000 claims description 7
- 229910052684 Cerium Inorganic materials 0.000 claims description 5
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 8
- 239000010410 layer Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 신뢰성이 우수한 고전압게이트절연막 형성 방법 및 신뢰성이 우수한 고전압게이트절연막을 포함하는 듀얼게이트절연막을 구비하는 반도체장치 제조 방법을 제공하기 위한 것으로, 본 발명의 고전압게이트절연막 형성 방법은 반도체 기판 상에 산화촉매막을 형성하는 단계; 및 라디칼산화(Radical oxidation)를 통해 상기 반도체기판의 표면을 산화시키는 단계를 포함하며, 상술한 본 발명은 산화촉매금속이 혼합된 산화촉매막을 촉매물질로 하여 라디칼산화 방식으로 산화시켜 고전압게이트절연막을 형성하므로써, 기판 손상없이 짧은 시간동안 신뢰성이 우수한 고전압트랜지스터의 게이트절연막을 용이하게 형성할 수 있는 효과가 있다.
고전압게이트절연막, 라디칼산화, 촉매, 고전압트랜지스터
Description
본 발명은 반도체장치 제조 방법에 관한 것으로, 특히 반도체장치의 고전압게이트절연막(High voltage gate oxide) 형성 방법에 관한 것이다.
반도체장치들 중 고전압 트랜지스터(high voltage Transistor)를 요구하는 제품군들이 계속 증가하고 있다. 예로, 플래시메모리장치(Flash memory device) 및 자동차 등에 사용되는 반도체장치들은 20∼40V의 높은 동작전압을 이용하고 있으며, 이런 요구들은 반도체장치들이 SOC(Single on Chip)로 진화되면서 더욱 증가되고 있다. 고전압트랜지스터에서 가장 문제가 되고 있는 것은 고전압게이트절연막 형성 방법과 신뢰성이다.
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 고전압게이트절연막 형성 방법을 도시한 도면이다.
도 1a를 참조하면, 기판(11) 상에 산화막(12)을 형성한 후, 산화막(12) 상에 두꺼운 질화막(13)을 형성한다. 이어서, 질화막(13)을 패터닝하여 고전압트랜지스터영역을 노출시킨다.
도 1b에 도시된 바와 같이, 라디칼산화(Radical oxidation) 공정을 진행하여 고전압트랜지스터영역에 두꺼운 게이트절연막(14)을 성장시킨다.
그러나, 종래기술은 두꺼운 질화막(12)을 이용하고 있기 때문에, 이에 유발되는 기계적응력(mechanical stress)이 기판(11)에 변위(dislocation) 등의 결함을 유발시켜 고전압트랜지스터의 신뢰성을 열화시키고 있다. 또한, 게이트절연막(14)도 후속의 여러 공정 중에 결함이 발생되는 단점이 있다.
또한, 종래기술은 라디칼산화 공정에 의해 두꺼운 게이트절연막(14)을 형성하기 위해 900℃ 이상의 고온과 긴 시간이 필요하므로 기판(11)에 손상을 준다. 또한, 라디칼산화공정의 자기포화(Self saturation) 특성으로 인해 100Å 이상의 두꺼운 게이트절연막을 형성하기 어렵다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 신뢰성이 우수한 고전압게이트절연막 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 신뢰성이 우수한 고전압게이트절연막을 포함하는 듀얼게이트절연막을 구비하는 반도체장치 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 고전압게이트절연막 형성 방법은 반도체 기판 상에 산화촉매막을 형성하는 단계; 및 라디칼산화(Radical oxidation)를 통해 상기 반도체기판의 표면을 산화시키는 단계를 포함하는 것을 특징으로 하고, 상기 산화촉매막은 산화촉매금속이 혼합된 절연막으로 형성하는 것을 특징으로 하며, 상기 산화촉매막은 상기 산화촉매금속이 혼합된 유전막 또는 상기 산화촉매금속이 혼합된 실리케이트를 포함하는 것을 특징으로 하고, 상기 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 한다. 상기 산화촉매막은 알루미늄산화막, 하프늄산화막, 지르코늄산화막, 란탄늄산화막, 디스프로슘산화막, 스칸듐산화막, 이트륨산화막, 가돌리늄산화막, 네오디뮴산화막, 세륨산화막 또는 프라세오디뮴산화막 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하고, 상기 산화촉매막은 알루미늄실리케이트, 하프늄실리케이트, 지르코늄실리케이트, 란탄늄실리케이트 디스프로슘실리케이트, 스 칸듐실리케이트, 이트륨실리케이트, 가돌리늄실리케이트 네오디뮴실리케이트, 세륨실리케이트 또는 프라세오디뮴실리케이트 중에서 선택된 어느 하나를 포함하는 것을 특징으로 한다. 상기 라디칼산화는 열라디칼산화 또는 플라즈마라디칼산화를 이용하여 진행하는 것을 특징으로 한다.
그리고, 본 발명의 반도체장치 제조 방법은 반도체 기판의 고전압트랜지스터 영역 상에 산화촉매막을 형성하는 단계; 라디칼산화를 통해 상기 고전압트랜지스터 영역의 반도체기판을 산화시켜 제1게이트절연막을 형성하는 단계; 및 상기 고전압트랜지스터영역 이외의 반도체기판 상에 상기 제1게이트절연막보다 얇은 제2게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체장치 제조 방법은 반도체 기판의 고전압트랜지스터영역 상에 산화촉매막을 형성하는 단계; 및 라디칼산화를 통해 상기 고전압트랜지스터영역의 반도체기판과 상기 고전압트랜지스터영역 이외 영역의 반도체기판을 동시에 산화시켜 듀얼 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 반도체장치 제조 방법에서, 상기 산화촉매막은 산화촉매금속이 혼합된 절연막으로 형성하는 것을 특징으로 하며, 상기 산화촉매막은 상기 산화촉매금속이 혼합된 유전막 또는 상기 산화촉매금속이 혼합된 실리케이트를 포함하는 것을 특징으로 하고, 상기 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 한다. 상기 산화촉매막은 알루미늄산화막, 하프늄산화막, 지르코늄산화막, 란탄늄산화막, 디스프로슘산화막, 스칸듐산화막, 이트륨산화막, 가돌리늄산화막, 네오디뮴산화막, 세륨산화막 또는 프라세오 디뮴산화막 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하고, 상기 산화촉매막은 알루미늄실리케이트, 하프늄실리케이트, 지르코늄실리케이트, 란탄늄실리케이트 디스프로슘실리케이트, 스칸듐실리케이트, 이트륨실리케이트, 가돌리늄실리케이트 네오디뮴실리케이트, 세륨실리케이트 또는 프라세오디뮴실리케이트 중에서 선택된 어느 하나를 포함하는 것을 특징으로 한다. 상기 라디칼산화는 열라디칼산화 또는 플라즈마라디칼산화를 이용하여 진행하는 것을 특징으로 한다.
상술한 본 발명은 산화촉매금속이 혼합된 산화촉매막을 촉매물질로 하여 라디칼산화 방식으로 산화시켜 고전압게이트절연막을 형성하므로써, 기판 손상없이 짧은 시간동안 신뢰성이 우수한 고전압트랜지스터의 게이트절연막을 용이하게 형성할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명에서는 두꺼운 질화막을 적용하지 않고, 산화촉매금속을 함유하는 산화촉매막과 라디칼산화법(Radical oxidation)을 동시에 적용하므로써 신뢰성이 우수한 고전압트랜지스터의 게이트절연막을 형성한다. 산화촉매막은 라디칼산화 공정 시 촉매로 작용하는데, 바람직하게는 산화촉매막에 혼합되어 있는 산화촉매금속이 촉매 역할을 한다.
산화촉매막은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 1 종류의 금속원소를 함유하는 금속산화막 또는 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나의 금속원소를 함유하는 실리케이트를 이용한다.
Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나의 금속원소는 라디칼산화 공정시 산화를 촉진시키는 촉매 역할을 한다.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 이온주입 등이 진행된 기판(20) 상에 산화촉매막(22)을 형성한다. 기판(20)은 실리콘을 주성분으로 하는 반도체기판이다. 예컨대, 기판(20)은 실리콘기판을 포함할 수 있다. 산화촉매막(22)은 고전압트랜지스터영역에만 잔류하도록 패터닝되어 있고, 산화촉매막(22) 아래의 기판(21) 전면에는 희생산화막(21)이 형성될 수도 있다. 희생산화막(21)은 실리콘산화막을 포함한다.
산화촉매막(22)은 산화촉매금속(도면부호 'M')을 함유하고 있다. 여기서, 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함한다. 희토류금속원소는 란탄늄(La), 디스프로슘(Dy), 스칸듐(Sc), 이트륨(Y), 가돌리늄(Gd), 네오디뮴(Nd), 세륨(Ce) 또는 프라세오디뮴산화막(Pr) 중에서 선택된 어느 하나를 포함한다.
바람직하게, 산화촉매막(22)은 유전막 또는 실리케이트를 포함하는데, 유전 막과 실리케이트는 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하고 있다. 이와 같은 절연막 또는 실리케이트는 실리콘산화막(SiO2)과 실리콘질화막(Si3N4)보다 유전율이 크다.
산화촉매막(22)으로 사용되는 유전막은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 1 종류의 금속원소를 함유하는 금속산화막을 포함한다. 예를 들어, 금속산화막은 알루미늄산화막(AlxOy), 하프늄산화막(HfxOy), 지르코늄산화막(ZrxOy), 란탄늄산화막(LaxOy), 디스프로슘산화막(DyxOy), 스칸듐산화막(ScxOy), 이트륨산화막(YxOy), 가돌리늄산화막(GdxOy), 네오디뮴산화막(NdxOy), 세륨산화막(CexOy) 또는 프라세오디뮴산화막(PrxOy) 중에서 선택된 적어도 어느 하나를 포함한다. 여기서, '적어도 어느 하나'란 단층, 2층, 3층, 2가지 이상의 유전막이 혼합된 혼합막을 포함한다.
산화촉매막(22)으로 사용되는 실리케이트는 알루미늄산화막(AlxOy), 하프늄산화막(HfxOy), 지르코늄산화막(ZrxOy), 란탄늄산화막(LaxOy), 디스프로슘산화막(DyxOy), 스칸듐산화막(ScxOy), 이트륨산화막(YxOy), 가돌리늄산화막(GdxOy), 네오디뮴산화막(NdxOy), 세륨산화막(CexOy) 또는 프라세오디뮴산화막(PrxOy) 중에서 선택된 어느 하나에 실리콘이 혼합된 실리케이트(Silicate)를 포함할 수 있다. 예를 들어, 실리케이트는 알루미늄실리케이트(AlxSiyOz), 하프늄실리케이트(HfxSiyOz), 지르 코늄실리케이트(ZrxSiyOz), 란탄늄실리케이트(LaxSiyOz), 디스프로슘실리케이트(DyxSiyOz), 스칸듐실리케이트(ScxSiyOz), 이트륨실리케이트(YxSiyOz), 가돌리늄실리케이트(GdxSiyOz), 네오디뮴실리케이트(NdxSiyOz), 세륨실리케이트(CexSiyOz) 또는 프라세오디뮴실리케이트(PrxSiyOz) 중에서 선택된 어느 하나를 포함한다.
통상적으로 실리콘산화막(SiO2)은 유전율이 3.9 정도이고, 실리콘질화막(Si3N4)은 유전율이 7 정도이다. 이에 반해, 산화촉매막(22)으로 사용된 물질들은 유전율이 8∼30을 가져 매우 크다.
산화촉매막(22)은 원자층증착법(Atomic Layer Deposition; ALD), 화학기상증착법(Chemical Vapor Deposition; CVD), 또는 촉매화학기상증착법(catalytic CVD) 중에서 선택된 어느 하나의 증착법을 이용하여 형성한다. 산화촉매막(22)은 30∼500Å 두께로 형성한다.
상술한 바와 같은 산화촉매막(22)은 막내에 산화촉매금속을 함유하고 있기 때문에 후속의 라디칼산화공정시 산화를 촉진시켜 빠른 시간 내에 두꺼운 두께의 산화막을 형성할 수 있다.
도 2b에 도시된 바와 같이, 라디칼산화(radical oxidation)을 통하여 기판(20) 표면을 산화시켜 두꺼운 제1산화막(Thick oxide, 23A)을 형성한다. 라디칼산화 공정시 산화촉매막(22), 특히 산화촉매금속이 촉매로 작용하여 짧은 시간동안 두꺼운 제1산화막을 형성할 수 있다. 제1산화막(23A)은 고전압트랜지스터의 고전압 게이트절연막이 된다.
기판(20)이 실리콘을 포함하는 물질이므로, 제1산화막(23A)은 실리콘산화막이 된다. 바람직하게, 제1산화막(23A)은 산화촉매막(22)의 산화촉매금속(M)이 확산되어 일부 혼합된 실리케이트라 볼 수 있다. 예를 들어, 제1산화막(23A)은 알루미늄실리케이트(AlxSiyOz), 하프늄실리케이트(HfxSiyOz), 지르코늄실리케이트(ZrxSiyOz), 란탄늄실리케이트(LaxSiyOz), 디스프로슘실리케이트(DyxSiyOz), 스칸듐실리케이트(ScxSiyOz), 이트륨실리케이트(YxSiyOz), 가돌리늄실리케이트(GdxSiyOz), 네오디뮴실리케이트(NdxSiyOz), 세륨실리케이트(CexSiyOz) 또는 프라세오디뮴실리케이트(PrxSiyOz) 중에서 선택된 어느 하나를 포함한다.
라디칼산화를 통해 희생산화막또한 재성장되기 때문에 고전압트랜지스터영역을 제외한 기판(20)에 제2산화막(23B)이 형성된다. 제1산화막(23A)은 제2산화막(23B)보다 두께가 두껍다.
라디칼산화는 열라디칼산화(thermal radical oxidation) 또는 플라즈마라디칼산화(plasma radical oxidation)로 진행한다.
열라디칼산화 공정은 600℃ 이상의 고온으로 유지되는 열처리로(Furnace) 내에서 열해리된 활성 산소 라디칼(Active oxygen radical)을 이용하여 수행된다. 열라디칼산화 공정은 600∼1200℃의 온도 및 1mTorr∼100Torr의 압력 범위에서 수소함유가스(H2, D2)와 산소가스(O2) 가스를 열처리로 내에 동시에 주입하여 진행한다. 'D2'는 중수소를 의미한다. 이와 같이, 수소함유가스와 산소가스를 동시에 주입하므로써 활성화된 활성산소라디칼을 생성하게 되고, 활성산소라디칼이 기판 표면을 산화시키게 된다.
플라즈마라디칼산화 공정은 플라즈마 내에 포함된 활성 산소라디칼을 이용한 라디칼 산화공정이다. 플라즈마 라디칼산화 공정은 플라즈마 해리된 활성 산소 라디칼을 이용하므로, 열해리된 활성산소 라디칼을 이용하는 열라디칼 산화공정에 비하여 저온에서 수행될 수 있다.
플라즈마라디칼산화 공정은 산소를 단독으로 사용하거나 또는 산소에 수소(H2), 아르곤(Ar), 헬륨(He) 등을 혼합하여 진행할 수도 있다. 예를 들어, 플라즈마 라디칼산화 공정은 아르곤, 수소 및 산소의 혼합가스(Ar/ H2/O2), 아르곤과 산소의 혼합가스(Ar/O2), 헬륨, 수소 및 산소의 혼합가스(He/H2/O2), 헬륨과 산소의 혼합가스(He/O2), 수소와 산소의 혼합가스(H2/O2)를 사용하거나, 이들 혼합가스들을 적어도 2가지 이상 혼합한 혼합가스를 사용할 수도 있다. 산소가스 또는 혼합가스들의 유량은 5∼2000sccm로 한다.
플라즈마소스로는 마이크로파(micro wave) 또는 RF(Radio Frequency)를 이용하며 플라즈마파워(plasma power)는 100∼3000W를 이용한다. 플라즈마처리 시간은 5∼600초로 하고, 기판온도는 0∼600℃로 한다.
전술한 바와 같이, 라디칼산화 방식에 의해 형성되는 제1산화막(23A)은 산화 촉매막(22)내 함유된 산화촉매금속(M)에 의해 산화가 촉진되므로 짧은 시간동안 산화를 진행하더라도 두꺼운 두께로 성장시킬 수 있다. 열라디칼산화방식을 적용하는 경우에는 짧은 시간동안만 진행하여도 두껍게 성장시킬 수 있기 때문에 기판(20)에 대한 손상이 적다. 플라즈마라디칼산화를 적용하면, 짧은 시간동안 저온에서 충분히 두꺼운 두께로 성장시킬 수 있다.
제2산화막(23B)은 고전압트랜지스터영역에 형성되는 제1산화막(23A)보다 두께가 현저히 얇다. 이는 고전압트랜지스터영역을 제외한 나머지 영역에는 산화촉매막(22)이 존재하지 않기 때문이다.
도 2c에 도시된 바와 같이, 습식식각을 통해 산화촉매막(22)을 제거한다. 한편, 산화촉매막(22)은 제거되지 않고 잔류시킬 수도 있다.
산화촉매막(22)을 제거할 때, 제2산화막(23B)도 제거한다. 따라서, 제1산화막(23A)도 일부 손실될 수 있으나, 여전히 고전압에 대응하는 두꺼운 두께를 갖는다.
도 2d에 도시된 바와 같이, 산화공정을 진행하여 기판(20) 상에 제3산화막(24)을 성장시킨다. 이때, 제3산화막(24)은 플래시메모리장치의 터널링산화막으로 사용될 수 있다. 제3산화막(24) 성장시 제1산화막(23A)도 재성장하게 되어 두께가 증가될 수 있다.
이와 같이, 제3산화막(24)을 형성하면, 두께가 서로 다른 이중 게이트절연막 구조가 완성된다. 즉, 제1산화막(23A)은 제3산화막(24)보다 두께가 두껍다.
제1산화막(23A)은 고전압구동을 위한 트랜지스터의 제1게이트절연막이고, 제 3산화막(24)는 중전압 구동 또는 저전압 구동을 위한 트랜지스터의 제2게이트절연막이 될 수 있다. 이와 같이, 제1게이트절연막과 제2게이트절연막은 두께가 서로 다른 듀얼 게이트절연막이 된다. 비휘발성메모리장치인 경우, 제2게이트절연막은 터널링절연막 역할을 한다.
계속해서, 도 2e에 도시된 바와 같이, 제1산화막(23A)과 제3산화막(24) 상에 게이트스택(25)을 형성한다. 게이트스택(25)은 폴리실리콘막을 포함할 수 있고, 폴리실리콘막과 저저항금속막이 적층된 구조를 포함할 수도 있다. 또한, 게이트스택은 최상부층에 게이트하드마스크막이 더 구비될 수도 있다.
도 3a 내지 도 3d는 본 발명의 제2실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 이온주입 등이 진행된 기판(30) 상에 희생산화막(31)과 산화촉매막(32)을 형성한다. 기판(30)은 실리콘을 주성분으로 하는 반도체기판이다. 예컨대, 기판(30)은 실리콘기판을 포함할 수 있다. 희생산화막(31)과 산화촉매막(32)은 고전압트랜지스터영역에만 잔류하도록 패터닝되어 있다. 희생산화막(31)은 실리콘산화막을 포함한다.
산화촉매막(32)은 산화촉매금속(도면부호 'M')을 함유하고 있다. 여기서, 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함한다. 희토류금속원소는 란탄늄(La), 디스프로슘(Dy), 스칸듐(Sc), 이트륨(Y), 가돌리늄(Gd), 네오디뮴(Nd), 세륨(Ce) 또는 프라세오디뮴산화막(Pr) 중에서 선택된 어느 하나를 포함한다.
바람직하게, 산화촉매막(32)은 유전막 또는 실리케이트를 포함하는데, 유전막과 실리케이트는 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하고 있다. 이와 같은 절연막 또는 실리케이트는 실리콘산화막(SiO2)과 실리콘질화막(Si3N4)보다 유전율이 크다.
산화촉매막(32)으로 사용되는 유전막은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 1 종류의 금속원소를 함유하는 금속산화막을 포함한다. 예를 들어, 금속산화막은 알루미늄산화막(AlxOy), 하프늄산화막(HfxOy), 지르코늄산화막(ZrxOy), 란탄늄산화막(LaxOy), 디스프로슘산화막(DyxOy), 스칸듐산화막(ScxOy), 이트륨산화막(YxOy), 가돌리늄산화막(GdxOy), 네오디뮴산화막(NdxOy), 세륨산화막(CexOy) 또는 프라세오디뮴산화막(PrxOy) 중에서 선택된 적어도 어느 하나를 포함한다. 여기서, '적어도 어느 하나'란 단층, 2층, 3층, 2가지 이상의 유전막이 혼합된 혼합막을 포함한다.
산화촉매막(32)으로 사용되는 실리케이트는 알루미늄산화막(AlxOy), 하프늄산화막(HfxOy), 지르코늄산화막(ZrxOy), 란탄늄산화막(LaxOy), 디스프로슘산화막(DyxOy), 스칸듐산화막(ScxOy), 이트륨산화막(YxOy), 가돌리늄산화막(GdxOy), 네오디뮴산화막(NdxOy), 세륨산화막(CexOy) 또는 프라세오디뮴산화막(PrxOy) 중에서 선택된 어느 하나에 실리콘이 혼합된 실리케이트(Silicate)를 포함할 수 있다. 예를 들 어, 실리케이트는 알루미늄실리케이트(AlxSiyOz), 하프늄실리케이트(HfxSiyOz), 지르코늄실리케이트(ZrxSiyOz), 란탄늄실리케이트(LaxSiyOz), 디스프로슘실리케이트(DyxSiyOz), 스칸듐실리케이트(ScxSiyOz), 이트륨실리케이트(YxSiyOz), 가돌리늄실리케이트(GdxSiyOz), 네오디뮴실리케이트(NdxSiyOz), 세륨실리케이트(CexSiyOz) 또는 프라세오디뮴실리케이트(PrxSiyOz) 중에서 선택된 어느 하나를 포함한다.
통상적으로 실리콘산화막(SiO2)은 유전율이 3.9 정도이고, 실리콘질화막(Si3N4)은 유전율이 7 정도이다. 이에 반해, 산화촉매막(32)으로 사용된 물질들은 유전율이 8∼30을 가져 매우 크다.
산화촉매막(32)은 원자층증착법(Atomic Layer Deposition; ALD), 화학기상증착법(Chemical Vapor Deposition; CVD), 또는 촉매화학기상증착법(catalytic CVD) 중에서 선택된 어느 하나의 증착법을 이용하여 형성한다. 산화촉매막(32)은 30∼500Å 두께로 형성한다.
상술한 바와 같은 산화촉매막(32)은 막내에 산화촉매금속을 함유하고 있기 때문에 후속의 라디칼산화공정시 산화를 촉진시켜 빠른 시간 내에 두꺼운 두께의 산화막을 형성할 수 있다.
도 3b에 도시된 바와 같이, 라디칼산화(radical oxidation)을 통하여 기판(30) 표면을 산화시켜 두꺼운 제1산화막(Thick oxide, 33A)을 형성한다. 라디칼산화 공정시 산화촉매막(32), 특히 산화촉매금속이 촉매로 작용하여 짧은 시간동안 두꺼운 제1산화막(33A)을 형성할 수 있다. 제1산화막(33A)은 고전압트랜지스터의 고전압게이트절연막이 된다.
기판(30)이 실리콘을 포함하는 물질이므로, 제1산화막(33A)은 실리콘산화막이 된다. 바람직하게, 제1산화막(33A)은 산화촉매막(32)의 산화촉매금속(M)이 확산되어 소량혼합된 실리케이트라 볼 수 있다. 예를 들어, 제산화막(33A)은 알루미늄실리케이트(AlxSiyOz), 하프늄실리케이트(HfxSiyOz), 지르코늄실리케이트(ZrxSiyOz), 란탄늄실리케이트(LaxSiyOz), 디스프로슘실리케이트(DyxSiyOz), 스칸듐실리케이트(ScxSiyOz), 이트륨실리케이트(YxSiyOz), 가돌리늄실리케이트(GdxSiyOz), 네오디뮴실리케이트(NdxSiyOz), 세륨실리케이트(CexSiyOz) 또는 프라세오디뮴실리케이트(PrxSiyOz) 중에서 선택된 어느 하나를 포함한다.
라디칼산화를 통해 희생산화막또한 재성장되기 때문에 고전압트랜지스터영역을 제외한 기판(30)에 제2산화막(33B)이 형성된다. 제1산화막(33A)은 제2산화막(33B)보다 두께가 두껍다.
라디칼산화는 열라디칼산화(thermal radical oxidation) 또는 플라즈마라디칼산화(plasma radical oxidation)로 진행한다.
열라디칼산화 공정은 600℃ 이상의 고온으로 유지되는 열처리로(Furnace) 내에서 열해리된 활성 산소 라디칼(Active oxygen radical)을 이용하여 수행된다. 열라디칼산화 공정은 600∼1200℃의 온도 및 1mTorr∼100Torr의 압력 범위에서 수소 함유가스(H2, D2)와 산소가스(O2) 가스를 열처리로 내에 동시에 주입하여 진행한다. 'D2'는 중수소를 의미한다. 이와 같이, 수소함유가스와 산소가스를 동시에 주입하므로써 활성화된 활성산소라디칼을 생성하게 되고, 활성산소라디칼이 기판 표면을 산화시키게 된다.
플라즈마라디칼산화 공정은 플라즈마 내에 포함된 활성 산소라디칼을 이용한 라디칼 산화공정이다. 플라즈마 라디칼산화 공정은 플라즈마 해리된 활성 산소 라디칼을 이용하므로, 열해리된 활성산소 라디칼을 이용하는 열라디칼 산화공정에 비하여 저온에서 수행될 수 있다.
플라즈마라디칼산화 공정은 산소를 단독으로 사용하거나 또는 산소에 수소(H2), 아르곤(Ar), 헬륨(He) 등을 혼합하여 진행할 수도 있다. 예를 들어, 플라즈마 라디칼산화 공정은 아르곤, 수소 및 산소의 혼합가스(Ar/ H2/O2), 아르곤과 산소의 혼합가스(Ar/O2), 헬륨, 수소 및 산소의 혼합가스(He/H2/O2), 헬륨과 산소의 혼합가스(He/O2), 수소와 산소의 혼합가스(H2/O2)를 사용하거나, 이들 혼합가스들을 적어도 2가지 이상 혼합한 혼합가스를 사용할 수도 있다. 산소가스 또는 혼합가스들의 유량은 5∼2000sccm로 한다.
플라즈마소스로는 마이크로파(micro wave) 또는 RF(Radio Frequency)를 이용하며 플라즈마파워(plasma power)는 100∼3000W를 이용한다. 플라즈마처리 시간은 5∼600초로 하고, 기판온도는 0∼600℃로 한다.
전술한 바와 같이, 라디칼산화 방식에 의해 형성되는 제1산화막(33A)은 산화촉매막(32)내 함유된 산화촉매금속(M)에 의해 산화가 촉진되므로 짧은 시간동안 산화를 진행하더라도 두꺼운 두께로 성장시킬 수 있다. 열라디칼산화방식을 적용하는 경우에는 짧은 시간동안만 진행하여도 두껍게 성장시킬 수 있기 때문에 기판(30)에 대한 손상이 적다. 플라즈마라디칼산화를 적용하면, 짧은 시간동안 저온에서 충분히 두꺼운 두께로 성장시킬 수 있다.
제2산화막(33B)은 고전압트랜지스터영역에 형성되는 제1산화막(23A)보다 두께가 현저히 얇다. 이는 고전압트랜지스터영역을 제외한 나머지 영역에는 산화촉매막(22)이 존재하지 않기 때문이다.
도 3c에 도시된 바와 같이, 습식식각을 통해 산화촉매막(32)을 제거한다. 한편, 산화촉매막(32)은 제거되지 않고 잔류시킬 수도 있다.
산화촉매막(32)을 제거할 때 제1산화막(33A)과 제2산화막(33B)도 일부 손실될 수 있으나, 제1산화막(33A)은 여전히 고전압에 대응하는 두꺼운 두께를 갖는다.
이와 같이, 산화촉매막(32)을 제거한 후의 결과를 살펴보면, 두께가 서로 다른 이중 게이트절연막 구조가 완성된다. 즉, 제1산화막(33A)은 제2산화막(33B)보다 두께가 두껍다.
제1산화막(33A)은 고전압구동을 위한 트랜지스터의 제1게이트절연막이고, 제2산화막(33B)는 중전압 구동 또는 저전압 구동을 위한 트랜지스터의 제2게이트절연막이 될 수 있다. 이와 같이, 제1게이트절연막과 제2게이트절연막은 두께가 서로 다른 듀얼 게이트절연막이 된다. 비휘발성메모리장치인 경우, 제2게이트절연막은 터널링절연막 역할을 한다.
도 3d에 도시된 바와 같이, 제1산화막(33A)과 제3산화막(33B) 상에 게이트스택(34)을 형성한다. 게이트스택(34)은 폴리실리콘막을 포함할 수 있고, 폴리실리콘막과 저저항금속막이 적층된 구조를 포함할 수도 있다. 또한, 게이트스택(34)은 최상부층에 게이트하드마스크막이 더 구비될 수도 있다.
상술한 제1 및 제2실시예에 따르면, 산화촉매금속이 혼합된 산화촉매막을 촉매물질로 하여 라디칼산화 방식으로 산화시켜 고전압게이트절연막을 형성하므로써, 짧은 시간동안 신뢰성이 우수한 고전압트랜지스터의 게이트절연막을 용이하게 형성할 수 있다.
도 4는 산화촉매막을 일정 두께로 증착시킨 사진으로서, 산화촉매막은 고유전율막(High-k)을 적용한 경우이다.
도 5는 라디칼산화 진행후 산화촉매막(High-k) 아래에 산화막이 형성됨을 보여주는 사진이다. 도 5를 참조하면, 산화촉매막 아래에서 두꺼운 두께(180Å 정도)의 산화막이 성장된 것을 확인할 수 있다. 산화막은 산화촉매금속이 소량 존재하기 때문에 실리케이트(Silicate)라 볼 수 있다.
한편, 산화촉매막이 없이 라디칼산화를 진행한 경우에는 30Å 정도로 얇게 형성된다. 이로 미루어볼 때, 산화촉매막을 도입하므로써 산화 속도가 6배 정도 증가됨을 알 수 있다.
도 6은 도 5의 시편을 깊이 방향으로 조성을 분석한 결과이다. 도 6을 참조 하면, 산화촉매막(High-k)과 실리콘기판 사이에 두꺼운 산화막이 형성된 것을 알 수 있다. 아울러, 산화막 내에서 산화촉매금속도 소량 관찰되고 있음을 알 수 있다. 즉, 본 발명에서 형성된 두꺼운 산화막은 소량의 산화촉매금속이 존재하는 실리케이트(Silicate)라고 할 수 있다.
도 5 및 도 6의 결과로부터 알 수 있듯이, 본 발명은 고전압 게이트절연막으로 사용되는 두꺼운 산화막은 막내에 산화촉매금속이 소량 혼합되어 실리케이트 구조가 되므로, 유전율이 크다. 이처럼 유전율이 큰 실리케이트를 게이트절연막으로 사용하면 얇은 등가산화막 두께를 유지하면서 게이트 전극과 채널 영역간의 누설 전류를 감소시킬 수 있는 효과를 부가적으로 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 고전압게이트절연막 형성 방법을 도시한 도면.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 제2실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도.
도 4는 산화촉매막을 일정 두께로 증착시킨 사진.
도 5는 라디칼산화 진행후 산화촉매막(High-k) 아래에 산화막이 형성됨을 보여주는 사진.
도 6은 도 5의 시편을 깊이 방향으로 조성을 분석한 결과.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 희생산화막
22 : 산화촉매막 23A : 제1산화막
24 : 제2산화막
Claims (36)
- 반도체 기판 상에 산화촉매막을 형성하는 단계; 및라디칼산화(Radical oxidation)를 통해 상기 반도체기판의 표면을 산화시키는 단계를 포함하는 고전압 게이트절연막 형성 방법.
- 제1항에 있어서,상기 산화촉매막은 산화촉매금속이 혼합된 절연막으로 형성하는 고전압 게이트절연막 형성 방법.
- 제2항에 있어서,상기 산화촉매막은 상기 산화촉매금속이 혼합된 유전막 또는 상기 산화촉매금속이 혼합된 실리케이트를 포함하는 고전압 게이트절연막 형성 방법.
- 제3항에 있어서,상기 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하는 고전압 게이트절연막 형성 방법.
- 제4항에 있어서,상기 희토류금속원소는 란탄늄(La), 디스프로슘(Dy), 스칸듐(Sc), 이트륨(Y), 가돌리늄(Gd), 네오디뮴(Nd), 세륨(Ce) 또는 프라세오디뮴산화막(Pr) 중에서 선택된 어느 하나를 포함하는 고전압 게이트절연막 형성 방법.
- 제1항에 있어서,상기 산화촉매막은,알루미늄산화막, 하프늄산화막, 지르코늄산화막, 란탄늄산화막, 디스프로슘산화막, 스칸듐산화막, 이트륨산화막, 가돌리늄산화막, 네오디뮴산화막, 세륨산화막 또는 프라세오디뮴산화막 중에서 선택된 적어도 어느 하나를 포함하는 고전압 게이트절연막 형성 방법.
- 제1항에 있어서,상기 산화촉매막은,알루미늄실리케이트, 하프늄실리케이트, 지르코늄실리케이트, 란탄늄실리케 이트, 디스프로슘실리케이트, 스칸듐실리케이트, 이트륨실리케이트, 가돌리늄실리케이트, 네오디뮴실리케이트, 세륨실리케이트 또는 프라세오디뮴실리케이트 중에서 선택된 어느 하나를 포함하는 고전압 게이트절연막 형성 방법.
- 제1항에 있어서,상기 산화촉매막은 원자층증착법(ALD), 화학기상증착법(CVD) 또는 촉매화학기상증착법(catalytic CVD)을 이용하여 형성하는 고전압 게이트절연막 형성 방법.
- 제1항 내지 제8항 중 어느 한 항에 있어서,상기 라디칼산화는 열라디칼산화 또는 플라즈마라디칼산화를 이용하여 진행하는 고전압게이트절연막 형성 방법.
- 제9항에 있어서,상기 열라디칼산화는,600∼1200℃의 온도 및 1mTorr∼100Torr의 압력 범위에서 수소함유가스와 산소가스를 열처리로(Furnace) 내에 동시에 주입하여 진행하는 고전압게이트절연막 형성 방법.
- 제9항에 있어서,상기 플라즈마라디칼산화는,산소가스를 단독으로 사용하여 진행하거나 또는 산소(O2) 가스를 기본으로 사용하되 상기 산소 가스에 아르곤(Ar), 수소(H2) 또는 헬륨(He) 중에서 선택된 적어도 어느 하나를 혼합한 혼합가스로 진행하는 고전압 게이트절연막 형성 방법.
- 제9항에 있어서,상기 플라즈마라디칼산화는 플라즈마소스로 마이크로파(micro wave) 또는 RF(Radio Frequency)를 이용하며 플라즈마파워(plasma power)는 100∼3000W를 이용하고, 0∼600℃의 기판온도에서 5∼600초동안 진행하는 고전압 게이트절연막 형성 방법.
- 반도체 기판의 고전압트랜지스터 영역 상에 산화촉매막을 형성하는 단계;라디칼산화를 통해 상기 고전압트랜지스터 영역의 반도체기판을 산화시켜 제1게이트절연막을 형성하는 단계; 및상기 고전압트랜지스터영역 이외의 반도체기판 상에 상기 제1게이트절연막보 다 얇은 제2게이트절연막을 형성하는 단계를 포함하는 반도체장치 제조 방법.
- 제13항에 있어서,상기 산화촉매막은 산화촉매금속이 혼합된 절연막으로 형성하는 반도체장치 제조 방법.
- 제14항에 있어서,상기 산화촉매막은 상기 산화촉매금속이 혼합된 유전막 또는 상기 산화촉매금속이 혼합된 실리케이트를 포함하는 반도체장치 제조 방법.
- 제15항에 있어서,상기 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하는 반도체장치 제조 방법.
- 제16항에 있어서,상기 희토류금속원소는 란탄늄(La), 디스프로슘(Dy), 스칸듐(Sc), 이트륨(Y), 가돌리늄(Gd), 네오디뮴(Nd), 세륨(Ce) 또는 프라세오디뮴산화막(Pr) 중에서 선택된 어느 하나를 포함하는 반도체장치 제조 방법.
- 제13항에 있어서,상기 산화촉매막은 알루미늄산화막, 하프늄산화막, 지르코늄산화막, 란탄늄산화막, 디스프로슘산화막, 스칸듐산화막, 이트륨산화막, 가돌리늄산화막, 네오디뮴산화막, 세륨산화막 또는 프라세오디뮴산화막 중에서 선택된 적어도 어느 하나를 포함하는 반도체장치 제조 방법.
- 제13항에 있어서,상기 산화촉매막은 알루미늄실리케이트, 하프늄실리케이트, 지르코늄실리케이트, 란탄늄실리케이트, 디스프로슘실리케이트, 스칸듐실리케이트, 이트륨실리케이트, 가돌리늄실리케이트, 네오디뮴실리케이트, 세륨실리케이트 또는 프라세오디뮴실리케이트 중에서 선택된 어느 하나를 포함하는 반도체장치 제조 방법.
- 제13항에 있어서,상기 산화촉매막은 원자층증착법(ALD), 화학기상증착법(CVD) 또는 촉매화학기상증착법(catalytic CVD)을 이용하여 형성하는 반도체장치 제조 방법.
- 제13항 내지 제20항 중 어느 한 항에 있어서,상기 라디칼산화는 열라디칼산화 또는 플라즈마라디칼산화를 이용하여 진행하는 반도체장치 제조 방법.
- 제21항에 있어서,상기 열라디칼산화는,600∼1200℃의 온도 및 1mTorr∼100Torr의 압력 범위에서 수소함유가스와 산소가스를 열처리로(Furnace) 내에 동시에 주입하여 진행하는 반도체장치 제조 방법.
- 제21항에 있어서,상기 플라즈마라디칼산화는,산소가스를 단독으로 사용하여 진행하거나 또는 산소(O2) 가스를 기본으로 사용하되 상기 산소 가스에 아르곤(Ar), 수소(H2) 또는 헬륨(He) 중에서 선택된 적어도 어느 하나를 혼합한 혼합가스로 진행하는 반도체장치 제조 방법.
- 제21항에 있어서,상기 플라즈마라디칼산화는 플라즈마소스로 마이크로파(micro wave) 또는 RF(Radio Frequency)를 이용하며 플라즈마파워(plasma power)는 100∼3000W를 이용하고, 0∼600℃의 기판온도에서 5∼600초동안 진행하는 반도체장치 제조 방법.
- 반도체 기판의 고전압트랜지스터영역 상에 산화촉매막을 형성하는 단계; 및라디칼산화를 통해 상기 고전압트랜지스터영역의 반도체기판과 상기 고전압트랜지스터영역 이외 영역의 반도체기판을 동시에 산화시켜 듀얼 게이트절연막을 형성하는 단계를 포함하는 반도체장치 제조 방법.
- 제25항에 있어서,상기 산화촉매막은 산화촉매금속이 혼합된 절연막으로 형성하는 반도체장치 제조 방법.
- 제26항에 있어서,상기 산화촉매막은 상기 산화촉매금속이 혼합된 유전막 또는 상기 산화촉매금속이 혼합된 실리케이트를 포함하는 반도체장치 제조 방법.
- 제27항에 있어서,상기 산화촉매금속은 Al, Hf, Zr 또는 희토류금속원소 중에서 선택된 적어도 어느 하나를 포함하는 반도체장치 제조 방법.
- 제28항에 있어서,상기 희토류금속원소는 란탄늄(La), 디스프로슘(Dy), 스칸듐(Sc), 이트륨(Y), 가돌리늄(Gd), 네오디뮴(Nd), 세륨(Ce) 또는 프라세오디뮴산화막(Pr) 중에서 선택된 어느 하나를 포함하는 반도체장치 제조 방법.
- 제25항에 있어서,상기 산화촉매막은 알루미늄산화막, 하프늄산화막, 지르코늄산화막, 란탄늄산화막, 디스프로슘산화막, 스칸듐산화막, 이트륨산화막, 가돌리늄산화막, 네오디뮴산화막, 세륨산화막 또는 프라세오디뮴산화막 중에서 선택된 적어도 어느 하나를 포함하는 반도체장치 제조 방법.
- 제25항에 있어서,상기 산화촉매막은 알루미늄실리케이트, 하프늄실리케이트, 지르코늄실리케이트, 란탄늄실리케이트, 디스프로슘실리케이트, 스칸듐실리케이트, 이트륨실리케이트, 가돌리늄실리케이트, 네오디뮴실리케이트, 세륨실리케이트 또는 프라세오디뮴실리케이트 중에서 선택된 어느 하나를 포함하는 반도체장치 제조 방법.
- 제25항에 있어서,상기 산화촉매막은 원자층증착법(ALD), 화학기상증착법(CVD) 또는 촉매화학기상증착법(catalytic CVD)을 이용하여 형성하는 반도체장치 제조 방법.
- 제25항 내지 제32항 중 어느 한 항에 있어서,상기 라디칼산화는 열라디칼산화 또는 플라즈마라디칼산화를 이용하여 진행 하는 반도체장치 제조 방법.
- 제33항에 있어서,상기 열라디칼산화는,600∼1200℃의 온도 및 1mTorr∼100Torr의 압력 범위에서 수소함유가스와 산소가스를 열처리로(Furnace) 내에 동시에 주입하여 진행하는 반도체장치 제조 방법.
- 제33항에 있어서,상기 플라즈마라디칼산화는,산소가스를 단독으로 사용하여 진행하거나 또는 산소(O2) 가스를 기본으로 사용하되 상기 산소 가스에 아르곤(Ar), 수소(H2) 또는 헬륨(He) 중에서 선택된 적어도 어느 하나를 혼합한 혼합가스로 진행하는 반도체장치 제조 방법.
- 제33항에 있어서,상기 플라즈마라디칼산화는 플라즈마소스로 마이크로파(micro wave) 또는 RF(Radio Frequency)를 이용하며 플라즈마파워(plasma power)는 100∼3000W를 이용하고, 0∼600℃의 기판온도에서 5∼600초동안 진행하는 반도체장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080085420A KR101050457B1 (ko) | 2008-08-29 | 2008-08-29 | 반도체장치의 고전압게이트절연막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080085420A KR101050457B1 (ko) | 2008-08-29 | 2008-08-29 | 반도체장치의 고전압게이트절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100026423A true KR20100026423A (ko) | 2010-03-10 |
| KR101050457B1 KR101050457B1 (ko) | 2011-07-19 |
Family
ID=42177759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080085420A KR101050457B1 (ko) | 2008-08-29 | 2008-08-29 | 반도체장치의 고전압게이트절연막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101050457B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017003411A1 (en) * | 2015-06-27 | 2017-01-05 | Intel Corporation | Multi-height finfet device by selective oxidation |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170162693A1 (en) * | 2014-08-05 | 2017-06-08 | Intel Corporation | Apparatus and methods to create microelectronic device isolation by catalytic oxide formation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110803A (ja) * | 1999-10-06 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 酸化膜の形成方法および薄膜トランジスタの製造方法 |
| CN100561684C (zh) * | 2002-03-29 | 2009-11-18 | 东京毅力科创株式会社 | 基底绝缘膜的形成方法 |
| JP2004063807A (ja) * | 2002-07-29 | 2004-02-26 | Elpida Memory Inc | 半導体装置の製造方法 |
-
2008
- 2008-08-29 KR KR1020080085420A patent/KR101050457B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017003411A1 (en) * | 2015-06-27 | 2017-01-05 | Intel Corporation | Multi-height finfet device by selective oxidation |
| US11456372B2 (en) | 2015-06-27 | 2022-09-27 | Intel Corporation | Multi-height finfet device by selective oxidation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101050457B1 (ko) | 2011-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI553734B (zh) | 用於半導體元件之低溫氧化的方法 | |
| US6881657B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5135250B2 (ja) | 半導体装置の製造方法 | |
| US7151299B2 (en) | Semiconductor device and its manufacturing method | |
| JP2004031760A (ja) | 半導体装置およびその製造方法 | |
| JP2007287859A (ja) | 半導体装置の製造方法 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI528557B (zh) | 於半導體結構中形成材料層之方法 | |
| US20070096226A1 (en) | MOSFET dielectric including a diffusion barrier | |
| US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
| KR100539213B1 (ko) | 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법 | |
| JP4367599B2 (ja) | 高誘電率薄膜の成膜方法 | |
| JP4229762B2 (ja) | 半導体装置の製造方法 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| KR101050457B1 (ko) | 반도체장치의 고전압게이트절연막 형성 방법 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| KR20100112415A (ko) | 리세스게이트를 구비하는 반도체 장치 및 그 제조방법 | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| JP5581464B2 (ja) | ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法 | |
| KR20120140112A (ko) | 반도체 장치의 제조 방법 | |
| KR20090019131A (ko) | 반도체 메모리 소자의 유전체막 형성 방법 | |
| US7071038B2 (en) | Method of forming a semiconductor device having a dielectric layer with high dielectric constant | |
| JP5039396B2 (ja) | 半導体装置の製造方法 | |
| KR20090019139A (ko) | 반도체 메모리 소자의 유전체막 형성 방법 | |
| JP2007300135A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |