KR20100023418A - 타이밍 제어장치 및 이를 갖는 표시장치 - Google Patents

타이밍 제어장치 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20100023418A
KR20100023418A KR1020080082160A KR20080082160A KR20100023418A KR 20100023418 A KR20100023418 A KR 20100023418A KR 1020080082160 A KR1020080082160 A KR 1020080082160A KR 20080082160 A KR20080082160 A KR 20080082160A KR 20100023418 A KR20100023418 A KR 20100023418A
Authority
KR
South Korea
Prior art keywords
timing
data
signal
timing controller
response
Prior art date
Application number
KR1020080082160A
Other languages
English (en)
Other versions
KR101481701B1 (ko
Inventor
이형래
정재호
이상원
강덕환
정태광
유리나
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080082160A priority Critical patent/KR101481701B1/ko
Priority to US12/420,551 priority patent/US8847871B2/en
Priority to CN2009101372636A priority patent/CN101656057B/zh
Priority to JP2009133406A priority patent/JP5536367B2/ja
Publication of KR20100023418A publication Critical patent/KR20100023418A/ko
Application granted granted Critical
Publication of KR101481701B1 publication Critical patent/KR101481701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

타이밍 제어장치는 메모리 소자, 멀티 타이밍 제어부 및 전원 공급부를 포함한다. 메모리 소자는 데이터를 저장한다. 멀티 타이밍 제어부는 리셋 신호에 응답하여 순차적으로 메모리 소자에서 데이터를 읽어 들이는 복수의 타이밍 콘트롤러를 포함하고, 아날로그 전원의 출력의 타이밍을 제어하는 전원제어신호를 출력한다. 전원 공급부는 전원제어신호에 응답하여 아날로그 전원을 출력한다.

Description

타이밍 제어장치 및 이를 갖는 표시장치{TIMING CONTROL APPARATUS AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 타이밍 제어장치 및 이를 갖는 표시장치에 관한 것으로, 보다 상세하게는 제조 원가를 낮추고 인쇄회로 기판의 면적을 줄이기 위한 타이밍 제어장치 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 표시장치는 정보 처리 장치에서 처리된 데이터를 사용자가 인식할 수 있는 영상으로 표시하는 장치이다. 표시장치 중 소형화와 경량화가 가능하고 고해상도 구현이 용이한 평판 패널형 표시장치가 널리 사용된다.
평판 패널형 표시장치로는 예를 들어, 액정 표시장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등이 있다.
일반적으로 액정 표시장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있으므로, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율의 변화를 이용하여 영상을 표시하는 액정 표시패널 및 상기 액정 표시패널과 전기적으로 연결되어 상기 액정 표시패널을 제어하는 구동부를 포함한다.
상기 구동부는 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 타이밍 제어부는 외부로부터 입력된 외부제어신호에 응답하여, 데이터 제어신호 및 게이트 제어신호를 출력한다. 상기 데이터 구동부는 상기 데이터 제어신호에 응답하여 데이터 신호를 상기 액정 표시패널로 출력하고, 상기 게이트 구동부는 상기 게이트 제어신호에 응답하여 게이트 신호를 상기 액정 표시패널로 출력한다.
상기 구동부는 초기 구동 신호를 제공하는 메모리 부를 포함한다. 상기 메모리 부는 일례로, 이이피롬(electrically erasable programmable read only memory; EEPROM)이 사용되며, 이디아이디(extended display identification data; EDID) 신호 등의 구동 신호가 미리 저장된다.
표시장치의 고해상도 구현을 위하여, 상용 주파수보다 높은 주파수의 구동이 요구된다. 예를 들어, 60Hz의 주파수를 갖는 신호를 프레임 디바이더(Frame Divider)를 이용하여, 120Hz 또는 240Hz의 신호로 체배하여 사용한다.
표시장치의 60Hz 구동 시에, 일반적으로 타이밍 콘트롤러 및 이이피롬이 각각 한 개씩 요구된다. 표시장치의 120Hz 구동 시에, 일반적으로 타이밍 콘트롤러 및 이이피롬이 각각 두 개씩 요구된다. 또한, 표시장치의 240Hz 구동 시에, 일반적으로 타이밍 콘트롤러 및 이이피롬이 각각 네 개씩 요구된다.
이에 따라, 고주파수를 이용한 표시장치 구동은 부품 수의 증가로 인해 표시장치의 제조 원가가 상승하게 되고, 표시장치의 회로 설계가 복잡하게 된다. 또한, 표시장치 내부의 인쇄회로 기판(Printed Circuit Board; PCB)의 면적이 넓어지게 된다. 더불어 복수의 타이밍 콘트롤러들을 사용하므로, 각각의 타이밍 콘트롤러의 입출력 신호 사이의 타이밍 편차에 의한 오작동의 문제가 있다.
이에 본 발명의 기술적 과제는 이러한 점을 해결하기 위한 것으로, 본 발명의 목적은 부품 수를 줄여 제조원가 및 인쇄회로 기판의 면적을 줄이고, 오작동 발생을 방지하기 위한 타이밍 제어장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 타이밍 제어장치를 갖는 표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 타이밍 제어장치는 메모리 소자, 멀티 타이밍 제어부 및 전원공급부를 포함한다. 상기 메모리 소자는 데이터를 저장한다. 상기 멀티 타이밍 제어부는 리셋 신호에 응답하여 순차적으로 상기 데이터를 읽는 복수의 타이밍 콘트롤러를 포함하고, 아날로그 전원의 출력의 타이밍을 제어하는 전원제어신호를 출력한다. 상기 전원제어신호에 응답하여 상기 아날로그 전원을 출력한다.
본 발명의 실시예에서, 상기 타이밍 콘트롤러들은 캐스캐이드 연결될 수 있다. 상기 리셋 신호는 첫번째 타이밍 콘트롤러에 공급되고, 상기 전원제어신호는 마지막 타이밍 콘트롤러에서 출력될 수 있다.
본 발명의 실시예에서, 상기 타이밍 콘트롤러들의 수는 상용 주파수의 체배수에 비례할 수 있다. 상기 복수의 타이밍 콘트롤러는 상기 리셋 신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제1 개시신호를 출력하는 제1 타이밍 콘트롤러, 상기 제1 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제2 개시신호를 출력하는 제2 타이밍 콘트롤러, 상기 제2 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제3 개시신호를 출력하는 제3 타이밍 콘트롤러 및 상기 제3 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 상기 전원제어신호로서 제4 개시신호를 출력하는 제4 타이밍 콘트롤러를 포함할 수 있다.
본 발명의 실시예에서, 상기 복수의 타이밍 콘트롤러들 각각은 상기 메모리 소자와 양방향 직렬 버스 통신(I2C)을 할 수 있다. 상기 메모리 소자는 이이피롬(EEPROM; Electrically Erasable and Programmable Read Only Memory)일 수 있다.
본 발명의 실시예에서, 상기 전원 공급부는 디씨디씨(DC-DC) 컨버터일 수 있다. 상기 아날로그 전원은 아날로그 구동전압(AVDD), 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 및 공통전압(VCOM)을 포함할 수 있다.
본 발명의 실시예에서, 상기 메모리 소자와 상기 멀티 타이밍 제어부는 일체로 형성될 수 있다. 또한, 상기 메모리 소자, 상기 멀티 타이밍 제어부 및 상기 전원 공급부는 일체로 형성될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시장치는 타이밍 제어장치, 게이트 구동부, 데이터 구동부 및 표시패널을 포함한다. 상기 타이밍 제어장치는 영상표시 제어를 위한 데이터를 저장하는 메모리 소자와, 리셋 신 호에 응답하여 순차적으로 상기 데이터를 읽는 복수의 타이밍 콘트롤러를 갖고 아날로그 전원의 출력의 타이밍을 제어하는 전원제어신호를 출력하는 멀티 타이밍 제어부와, 상기 전원제어신호에 응답하여 아날로그 전원을 출력하는 전원 공급부를 포함한다. 상기 게이트 구동부는 상기 아날로그 전원을 제공받고, 상기 게이트 제어신호에 응답하여 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 아날로그 전원을 제공받고, 상기 데이터 제어신호에 응답하여 데이터 신호를 출력한다. 상기 표시패널은 상기 게이트 신호 및 상기 데이터 신호를 기초로 영상을 표시한다.
본 발명의 실시예에서, 상기 타이밍 콘트롤러들은 캐스캐이드 연결될 수 있다. 본 발명의 실시예에서, 상기 타이밍 콘트롤러들의 수는 상기 표시장치의 구동주파수의 체배수에 비례할 수 있다. 복수의 타이밍 콘트롤러는 상기 리셋 신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제1 개시신호를 출력하는 제1 타이밍 콘트롤러, 상기 제1 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제2 개시신호를 출력하는 제2 타이밍 콘트롤러, 상기 제2 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제3 개시신호를 출력하는 제3 타이밍 콘트롤러 및 상기 제3 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 상기 전원제어신호로서 제4 개시신호를 상기 전원 공급부에 출력하는 제4 타이밍 콘트롤러를 포함할 수 있다. 이때, 상기 표시장치는 240Hz의 주파수에 의해 구동될 수 있다.
상기 데이터 구동부는 16개의 구동유닛을 갖고, 상기 제1 내지 제4 타이밍 콘트롤러들은 각각 4개의 데이터 구동유닛에 상기 데이터 제어신호를 제공할 수 있 다. 상기 게이트 구동부는 8개의 구동유닛을 갖고, 상기 제1 내지 제4 타이밍 콘트롤러들 중 하나의 타이밍 콘트롤러가 8개의 게이트 구동유닛에 상기 게이트 제어신호를 제공할 수 있다.
본 발명의 실시예에서, 상기 표시장치는 상기 아날로그 전원 중 아날로그 구동전압(AVDD)을 기준전압으로 하여, 계조전압을 발생하여 상기 데이터 구동부에 출력하는 계조전압 발생부를 더 포함할 수 있다.
이러한 타이밍 제어장치 및 이를 갖는 표시장치에 의하면, 하나의 메모리 소자를 복수의 타이밍 콘트롤러가 공유하므로 부품 수를 줄일 수 있고, 간단한 회로를 통해 인쇄회로 기판의 면적을 줄일 수 있다. 또한, 복수의 타이밍 콘트롤러의 입출력 신호 사이의 타이밍 편차에 의한 오작동을 방지할 수 있다.
이하, 도면들을 참조하여 본 발명의 표시장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래에 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 타이밍 제어장치(10)를 설명하는 블록도이다.
도 1을 참조하면, 타이밍 제어장치(10)는 메모리 소자(11), 멀티 타이밍 제어부(13) 및 전원 공급부(15)를 포함한다. 상기 메모리 소자(11) 및 상기 멀티 타이밍 제어부(13)는 하나의 기판에 일체로 탑재될 수 있다. 또한, 상기 메모리 소 자(11), 상기 멀티 타이밍 제어부(13) 및 상기 전원 공급부(15)는 하나의 기판에 일체로 탑재될 수도 있다.
상기 메모리 소자(11)는 데이터를 저장한다. 예를 들어, 상기 데이터는 영상표시 제어를 위한 데이터일 수 있다. 일례로, 상기 영상표시 제어를 위한 데이터는 클럭신호(CLK), 수평개시신호(STH), 수직개시신호(STV) 및 감마 기준전압 등을 포함할 수 있다.
상기 메모리 소자(11)는 전기적 기록과 지움이 가능한 프로그램형 이이피롬(EEPROM; Electrically Erasable and Programmable Read Only Memory)일 수 있다.
상기 메모리 소자(11)는 저장한 데이터를 상기 멀티 타이밍 제어부(13)에 제공한다. 상기 메모리 소자(11)는 표시장치의 완제품 완성 전에 외부의 메모리 라이터와 연결되어 쓰기(write) 기능을 수행한 후, 표시장치의 완제품 완성 이후에는 읽기(read) 기능만을 수행한다.
상기 멀티 타이밍 제어부(13)는 복수의 타이밍 콘트롤러들(110, 120, 130, 140)을 갖는다. 상기 타이밍 콘트롤러들(110, 120, 130, 140) 각각은 하나의 메모리 소자(11)에서 데이터를 읽어 들인다.
상기 멀티 타이밍 제어부(13)는 상용 주파수의 체배수에 비례하여 타이밍 콘트롤러들을 갖는다. 예를 들어, 상기 멀티 타이밍 제어부(13)를 표시장치에 사용하는 경우, 상기 표시장치가 60Hz의 상용주파수를 120Hz로 체배하여 사용하는 경우, 상기 멀티 타이밍 제어부(13)는 2개의 타이밍 콘트롤러들을 갖는다. 한편, 상기 표 시장치가 60Hz의 상용주파수를 240Hz로 체배하여 사용하는 경우, 상기 멀티 타이밍 제어부(13)는 4개의 타이밍 콘트롤러들을 갖는다.
본 실시예에서는, 상기 표시장치의 240Hz 구동을 위해, 4개의 타이밍 콘트롤러, 즉, 제1 타이밍 콘트롤러(110), 제2 타이밍 콘트롤러(120), 제3 타이밍 콘트롤러(130) 및 제4 타이밍 콘트롤러(140)를 갖는다.
상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 구동전압(VDD) 및 리셋 신호(RST)를 제공받고, 타이밍 제어신호들 및 전원제어신호(24)를 출력한다.
외부의 리셋 신호(EX_RST)는 제1 타이밍 콘트롤러(110)에만 인가되며, 다른 타이밍 콘트롤러들, 즉 제2 내지 제4 타이밍 콘트롤러들(120, 130, 140)은 이전 타이밍 콘트롤러의 개시신호들을 리셋 신호로서 사용한다. 마지막 타이밍 콘트롤러, 즉, 제4 타이밍 콘트롤러(140)가 출력하는 개시신호는 전원 공급부(15)에 인가되어, 아날로그 전원들의 출력을 제어하는 전원제어신호(24)가 된다.
도 2는 도 1에 도시된 타이밍 콘트롤러와 메모리 소자 사이의 통신을 설명하는 블록도이다. 도 1 및 도 2를 참조하면, 각 타이밍 콘트롤러(110, 120, 130, 140)와 메모리 소자는 두 가닥의 신호선을 이용하는 양방향 직렬 버스 통신(I2C)을 한다. 상기 신호선은 시리얼 데이터(Serial DAta; SDA) 라인 및 시리얼 클록(Serial CLock; SCL) 라인이다.
구체적으로, 외부의 리셋 신호(EX_RST)가 상기 제1 타이밍 콘트롤러(110)에 인가되면, 상기 제1 타이밍 콘트롤러(110)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제1 타이밍 콘트롤러(110)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 메모리 소자(11)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제1 타이밍 콘트롤러(110)는 제1 개시신호(21)를 제2 타이밍 콘트롤러(120)로 출력한다.
상기 제1 개시신호(21)는 상기 제2 타이밍 콘트롤러(120)의 리셋 신호로 사용된다. 제1 개시신호(21)가 상기 제2 타이밍 콘트롤러(120)에 인가되면, 상기 제2 타이밍 콘트롤러(120)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제2 타이밍 콘트롤러(120)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 상기 메모리 소자(11)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제2 타이밍 콘트롤러(120)는 제2 개시신호(22)를 상기 제3 타이밍 콘트롤러(130)로 출력한다.
상기 제2 개시신호(22)는 상기 제3 타이밍 콘트롤러(130)의 리셋 신호로 사용된다. 제2 개시신호(22)가 상기 제3 타이밍 콘트롤러(130)에 인가되면, 상기 제3 타이밍 콘트롤러(130)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제3 타이밍 콘트롤러(130)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 메모리 소자(11)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제3 타이밍 콘트롤러(130)는 제3 개시신호(23)를 제4 타이밍 콘트롤러(140)로 출력한다.
상기 제3 개시신호(23)는 상기 제4 타이밍 콘트롤러(140)의 리셋 신호로 사용된다. 제3 개시신호(23)가 상기 제4 타이밍 콘트롤러(140)에 인가되면, 상기 제4 타이밍 콘트롤러(140)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제4 타이밍 콘트롤러(140)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 상기 메모리 소자(11)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제4 타이밍 콘트롤러(140)는 제4 개시신호(24), 즉, 아날로그 전원들의 출력을 제어하는 전원제어신호(24)를 상기 전원 공급부(15)로 출력한다.
상기 전원 공급부(15)는 디씨디씨(DC-DC) 컨버터일 수 있다. 상기 전원 공급부(15)는 전원제어신호(24)에 응답하여, 아날로그 전원들(25)을 출력한다. 예를 들어, 상기 멀티 타이밍 제어부(13)를 표시장치에 사용하는 경우, 아날로그 전원들(25)은 아날로그 구동전압(AVDD), 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 및 공통전압(VCOM) 등 일수 있다.
상기 전원 공급부(15)가 아날로그 전원들(25)을 출력한 후, 상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 각각 세팅된 데이터를 출력한다. 상기 멀티 타이밍 제어부(13)를 표시장치에 사용하는 경우, 상기 출력되는 데이터는 데이터 제어신호(DCON), 게이트 제어신호(GCON) 등 일수 있다.
도 3은 도 1에 도시된 메모리 소자의 일례를 설명하는 블록도이다.
도 1 및 도 3을 참조하면, 상기 메모리 소자(11)는 이이피롬(EEPROM)일 수 있다. 상기 메모리 소자(11)는 총 8개의 단자를 포함한다. 제1 내지 제3 단자들(A0, A1, A2)는 부가적인 데이터의 입출력을 수행하거나 별도의 기능을 수행할 때 사용될 수 있는 임시 단자들이다. 제1 내지 제3 단자들(A0, A1, A2)는 다른 단 자의 대체로 사용되기 전에는 접지된다. 제4 단자(GND)는 메모리 소자(11)의 접지 단자이다.
제5 및 제6 단자들은 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL)의 라인을 통해 상기 타이밍 콘트롤러들(110, 120, 130, 140)과 연결되어, 데이터를 송수신한다. 여기서, 상기 시리얼 클록(SCL) 라인은 데이터를 전달하기 위한 동기용 클럭을 전달하는 단방향 신호선이고, 상기 시리얼 데이터(SDA) 라인은 전달하고자 하는 데이터의 비트 정보를 표현하기 위한 양방향 신호선이다.
제7 단자(NC)는 데이터 입출력 단자로서 상기 메모리 소자(11)에서 저장되는 데이터가 입력되는 단자이다. 제8 단자(VCC)는 내부 전압 단자로서 외부 전원전압이 입출력되는 단자이다.
도 4는 본 발명의 일 실시예에 따른 표시장치(1)를 설명하는 블록도이다.
도 4를 참조하면, 표시장치(1)는 타이밍 제어장치(40), 게이트 구동부(30), 데이터 구동부(50) 및 표시패널(70)을 포함한다. 상기 표시장치(1)는 계조전압을 발생하여 데이터 구동부(50)에 출력하는 계조전압 발생부(90)를 더 포함할 수 있다.
상기 타이밍 제어장치(40)는 외부로부터 리셋 신호(RST), 구동전압(VDD) 및 영상을 표시하기 위한 제1 데이터 신호(DATA1)를 제공받고, 상기 제1 데이터 신호(DATA1)를 타이밍 제어한 제2 데이터 신호(DATA2), 데이터 제어신호(DCON), 게이트 제어신호(GCON) 및 아날로그 전원들을 출력한다.
상기 타이밍 제어장치(40)는 외부로부터 수직동기신호(Vsync), 수평동기신 호(Hsync), 데이터 인에이블 신호(DE)와 같은 동기신호들을 더 제공받을 수 있다. 상기 수직동기신호(Vsync)는 1 프레임이 표시되는데 소요되는 시간을 나타낸다. 상기 수평동기신호(Hsync)는 1 라인이 표시되는데 소요되는 시간을 나타낸다. 따라서, 상기 수평동기신호(Hsync)는 1 라인에 포함된 픽셀들의 수에 대응하는 펄스들을 포함한다. 상기 데이터 인에이블 신호(DE)는 픽셀에 데이터가 공급되는데 소요되는 시간을 나타낸다.
상기 데이터 제어신호(DCON)는 클럭신호, 수평개시신호(STH) 등을 포함할 수 있다. 상기 게이트 제어신호(GCON)는 수직개시신호(STV)를 포함할 수 있다.
상기 게이트 구동부(30)는 상기 타이밍 제어장치(40)가 제공하는 상기 아날로그 전원들 및 게이트 제어신호(GCON)에 따라 게이트 신호를 출력한다. 상기 게이트 구동부(30)는 하나 이상의 게이트 구동유닛을 포함할 수 있다. 예를 들어, 상기 표시장치(1)의 240Hz 구동을 위해 상기 게이트 구동부(30)의 게이트 구동유닛은 상기 표시패널(70)의 양 측면에 각각 4개씩 8개일 수 있다.
상기 데이터 구동부(50)는 상기 타이밍 제어장치(40)가 제공하는 상기 아날로그 전원들 및 데이터 제어신호(DCON)에 따라 데이터 신호를 출력한다. 상기 데이터 구동부(50)는 하나 이상의 데이터 구동유닛을 포함할 수 있다. 예를 들어, 상기 표시장치(1)의 240Hz 구동을 위해 데이터 구동부(50)의 데이터 구동유닛은 16개일 수 있다.
상기 계조전압 발생부(90)는 상기 타이밍 제어장치(40)가 출력하는 상기 아날로그 전원들 중 아날로그 구동전압(AVDD)을 기준전압으로 하여 계조전압을 발생 하여 상기 데이터 구동부(50)에 제공한다.
상기 표시패널(70)은 상기 게이트 구동부(30)가 출력하는 상기 게이트 신호 및 상기 데이터 구동부(50)가 출력하는 상기 데이터 신호를 기초로 영상을 표시한다.
상기 표시패널(70)은 2개의 기판과, 상기 기판들간에 게재된 액정층을 포함하여 영상을 표시하는 액정표시패널일 수 있다. 상기 액정표시패널은 영상을 표시하는 복수의 화소들을 포함한다. 각 화소는 게이트 라인 및 데이터 라인에 연결된 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터 및 스토리지 캐패시터를 포함한다.
도시되지는 않았지만, 상기 표시패널이 액정표시패널일 때, 상기 액정표시패널의 배면에 배치되어 상기 액정표시패널에 광을 제공하는 백라이트 어셈블리를 더 포함할 수 있다.
상기 타이밍 제어장치(40)는 메모리 소자(41), 멀티 타이밍 제어부(43) 및 전원 공급부(45)를 포함한다. 상기 타이밍 제어장치(40)는 실질적으로 도 1에서 설명한 타이밍 제어장치(10)와 실질적으로 동일하므로, 표시장치와 관련된 것을 제외하고 중복되는 설명은 생략한다.
상기 메모리 소자(41)은 도 2 및 도3에서 설명한 메모리 소자(11)와 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 1 및 도 4를 참조하면, 상기 멀티 타이밍 제어부(43)는 복수의 타이밍 콘트롤러들(110, 120, 130, 140)을 가지며, 상기 타이밍 콘트롤러들(110, 120, 130, 140) 각각은 하나의 메모리 소자(41)을 공유한다.
상기 멀티 타이밍 제어부(43)는 상용 주파수의 체배수에 비례하여 타이밍 콘트롤러들을 갖는다. 예를 들어, 상기 표시장치(1)가 60Hz의 상용주파수를 120Hz로 체배하여 사용하는 경우, 상기 멀티 타이밍 제어부(13)는 2개의 타이밍 콘트롤러들을 갖는다. 한편, 상기 표시장치(1)가 60Hz의 상용주파수를 240Hz로 체배하여 사용하는 경우, 상기 멀티 타이밍 제어부(13)는 4개의 타이밍 콘트롤러들을 갖는다.
본 실시예에서는, 상기 표시장치(1)의 240Hz 구동을 위해, 4개의 타이밍 콘트롤러, 즉, 제1 타이밍 콘트롤러(110), 제2 타이밍 콘트롤러(120), 제3 타이밍 콘트롤러(130) 및 제4 타이밍 콘트롤러(140)를 갖는다.
상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 상기 메모리 소자(41)를 공유한다. 상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 외부로부터 구동전압(VDD) 및 영상을 표시하기 위한 제1 데이터 신호(DATA1)를 제공받고, 타이밍 제어하여 제2 데이터 신호(DATA2) 및 데이터 제어신호(DCON)를 상기 데이터 구동부(50)에 제공하고, 게이트 제어신호(GCON)를 상기 게이트 구동부(30)에 출력한다.
외부의 리셋 신호(EX_RST)는 제1 타이밍 콘트롤러(110)에만 인가되며, 다른 타이밍 콘트롤러들, 즉 제2 내지 제4 타이밍 콘트롤러들(120, 130, 140)은 이전 타이밍 콘트롤러의 개시신호들을 리셋 신호로서 사용한다. 마지막 타이밍 콘트롤러, 즉, 제4 타이밍 콘트롤러(140)가 출력하는 개시신호는 전원 공급부(45)에 인가되어, 아날로그 전원들의 출력을 제어하는 전원제어신호(24)가 된다.
구체적으로, 외부의 리셋 신호(EX_RST)가 상기 제1 타이밍 콘트롤러(110)에 인가되면, 상기 제1 타이밍 콘트롤러(110)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제1 타이밍 콘트롤러(110)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 메모리 소자(11)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제1 타이밍 콘트롤러(110)는 제1 개시(ready)신호(21)를 제2 타이밍 콘트롤러(120)로 출력한다.
상기 제1 개시신호(21)는 상기 제2 타이밍 콘트롤러(120)의 리셋 신호로 사용된다. 제1 개시신호(21)가 상기 제2 타이밍 콘트롤러(120)에 인가되면, 상기 제2 타이밍 콘트롤러(120)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제2 타이밍 콘트롤러(120)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 상기 메모리 소자(41)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제2 타이밍 콘트롤러(120)는 제2 개시신호(22)를 상기 제3 타이밍 콘트롤러(130)로 출력한다.
상기 제2 개시신호(22)는 상기 제3 타이밍 콘트롤러(130)의 리셋 신호로 사용된다. 제2 개시신호(22)가 상기 제3 타이밍 콘트롤러(130)에 인가되면, 상기 제3 타이밍 콘트롤러(130)는 가지고 있던 데이터를 리셋시킨다. 이어서, 상기 제3 타이밍 콘트롤러(130)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 메모리 소자(41)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제3 타이밍 콘트롤러(130)는 제3 개시신호(23)를 제4 타이밍 콘트롤러(140)로 출력한다.
상기 제3 개시신호(23)는 상기 제4 타이밍 콘트롤러(140)의 리셋 신호로 사용된다. 제3 개시신호(23)가 상기 제4 타이밍 콘트롤러(140)에 인가되면, 상기 제4 타이밍 콘트롤러(140)는 가지고 있던 데이터를 리셋 시킨다. 이어서, 상기 제4 타이밍 콘트롤러(140)는 시리얼 데이터(SDA) 라인 및 시리얼 클록(SCL) 라인을 통하여 상기 메모리 소자(41)의 영상표시 제어를 위한 데이터를 읽어들여(read) 새로운 데이터로 세팅한다. 상기 데이터의 세팅이 끝나면, 상기 제4 타이밍 콘트롤러(140)는 제4 개시신호(24), 즉, 아날로그 전원들의 출력을 제어하는 전원제어신호(24)를 상기 전원 공급부(45)로 출력한다.
상기 전원 공급부(45)는 디씨디씨(DC-DC) 컨버터일 수 있다. 상기 전원 공급부(45)는 제4 개시신호(24)에 응답하여, 아날로그 전원들(25)을 출력한다. 아날로그 전원들(25)은 아날로그 구동전압(AVDD), 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 및 공통전압(VCOM) 등 일 수 있다.
상기 전원 공급부(45)가 아날로그 전원들(25)을 출력한 후, 상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 각각 세팅된 데이터를 출력한다. 상기 출력되는 데이터는 데이터 제어신호(DCON), 게이트 제어신호(GCON) 및 제2 데이터 신호(DATA2)일 수 있다.
예를 들어, 상기 표시장치(1)의 240Hz 구동 시, 상기 데이터 구동부(50)는 16개의 구동유닛을 갖고, 상기 게이트 구동부(30)는 8개의 구동유닛을 가질 수 있다. 이때, 상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)은 각각 4개 씩의 데이터 구동유닛를 제어할 수 있고, 상기 제1 내지 제4 타이밍 콘트롤러들(110, 120, 130, 140)들 중 하나의 타이밍 콘트롤러가 8개의 게이트 구동유닛을 모두 제어할 수 있다.
상기 설명한 바와 같이, 복수의 타이밍 콘트롤러들이 하나의 메모리 소자를 공유하므로, 제조원가가 감소하고, 인쇄회로 기판(Printed Circuit Board; PCB)의 면적이 감소한다. 또한, 모든 타이밍 콘트롤러들이 메모리 소자의 데이터를 읽은 후에 디씨디씨(DC-DC) 컨버터가 동작하므로, 타이밍 콘트롤러들 간 동작의 시간 편차에 의한 오작동을 해결한다.
이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면, 복수의 타이밍 콘트롤러들이 하나의 메모리 소자를 공유하므로, 부품 수가 줄어들어 회로 설계가 간단해지고 인쇄회로 기판의 면적을 줄일 수 있다. 특히, 메모리 소자의 수가 줄어들어 제조원가를 줄이고, 쓰기(write)시간을 줄이므로 생산성을 높일 수 있다.
또한, 복수의 타이밍 콘트롤러들이 캐스캐이드(cascade) 연결되어 다음 타이밍 콘트롤러에 리셋 신호를 제공하므로, 타이밍 콘트롤러들 간에 동작의 시간 편차에 따른 오작동을 방지할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 타이밍 제어장치를 설명하는 블록도이다.
도 2는 도 1에 도시된 타이밍 콘트롤러와 메모리 소자 사이의 통신을 설명하는 블록도이다.
도 3은 도 1에 도시된 메모리 소자를 설명하는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 설명하는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 표시장치 10, 40: 타이밍 제어장치
30: 게이트 구동부 50: 데이터 구동부
70: 표시패널 90: 계조전압 발생부
11, 41: 메모리 소자 13, 43: 멀티 타이밍 제어부
15, 45: 전원 공급부 110, 120, 130, 140: 타이밍 콘트롤러

Claims (19)

  1. 데이터를 저장하는 메모리 소자;
    리셋 신호에 응답하여 순차적으로 상기 메모리 소자로부터 상기 데이터를 읽는 복수의 타이밍 콘트롤러를 포함하고, 아날로그 전원의 출력 타이밍을 제어하는 전원제어신호를 출력하는 멀티 타이밍 제어부; 및
    상기 전원제어신호에 응답하여 상기 아날로그 전원을 출력하는 전원 공급부를 포함하는 타이밍 제어장치.
  2. 제1항에 있어서, 상기 타이밍 콘트롤러들은 캐스캐이드 연결되는 것을 특징으로 하는 타이밍 제어장치.
  3. 제1항에 있어서, 상기 리셋 신호는 첫번째 타이밍 콘트롤러에 공급되고, 상기 전원제어신호는 마지막 타이밍 콘트롤러에서 출력되는 것을 특징으로 하는 타이밍 제어장치.
  4. 제1항에 있어서, 상기 타이밍 콘트롤러들의 수는 상용 주파수의 체배수에 비례하는 것을 특징으로 하는 타이밍 제어장치.
  5. 제4항에 있어서, 상기 복수의 타이밍 콘트롤러는
    상기 리셋 신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제1 개시신호를 출력하는 제1 타이밍 콘트롤러;
    상기 제1 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제2 개시신호를 출력하는 제2 타이밍 콘트롤러;
    상기 제2 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제3 개시신호를 출력하는 제3 타이밍 콘트롤러; 및
    상기 제3 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 상기 전원제어신호로서 제4 개시신호를 출력하는 제4 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 타이밍 제어장치.
  6. 제1항에 있어서, 상기 복수의 타이밍 콘트롤러들 각각은 상기 메모리 소자와 양방향 직렬 버스 통신(I2C)을 하는 것을 특징으로 하는 타이밍 제어장치.
  7. 제1항에 있어서, 상기 메모리 소자는 이이피롬(EEPROM; Electrically Erasable and Programmable Read Only Memory)인 것을 특징으로 하는 타이밍 제어장치.
  8. 제1항에 있어서, 상기 전원 공급부는 디씨디씨(DC-DC) 컨버터인 것을 특징으로 하는 타이밍 제어장치.
  9. 제1항에 있어서, 상기 아날로그 전원은 아날로그 구동전압(AVDD), 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 및 공통전압(VCOM)을 포함하는 것을 특징으로 하는 타이밍 제어장치.
  10. 제1항에 있어서, 상기 메모리 소자와 상기 멀티 타이밍 제어부는 일체로 형성되는 것을 특징으로 하는 타이밍 제어장치.
  11. 제1항에 있어서, 상기 메모리 소자, 상기 멀티 타이밍 제어부 및 상기 전원 공급부는 일체로 형성되는 것을 특징으로 하는 타이밍 제어장치.
  12. 영상표시 제어를 위한 데이터를 저장하는 메모리 소자와, 리셋 신호에 응답하여 순차적으로 상기 데이터를 읽는 복수의 타이밍 콘트롤러를 포함하고, 아날로그 전원의 출력의 타이밍을 제어하는 전원제어신호를 출력하는 멀티 타이밍 제어부와, 상기 전원제어신호에 응답하여 상기 아날로그 전원을 출력하는 전원 공급부를 포함하는 타이밍 제어장치;
    상기 아날로그 전원을 제공받고, 상기 타이밍 제어장치에서 제공되는 게이트 제어신호에 응답하여 게이트 신호를 출력하는 게이트 구동부;
    상기 아날로그 전원을 제공받고, 상기 타이밍 제어장치에서 제공되는 데이터 제어신호에 응답하여 데이터 신호를 출력하는 데이터 구동부; 및
    상기 게이트 신호 및 상기 데이터 신호를 기초로 영상을 표시하는 표시패널 을 포함하는 표시장치.
  13. 제12항에 있어서, 상기 타이밍 콘트롤러들은 캐스캐이드 연결되는 것을 특징으로 하는 표시장치.
  14. 제12항에 있어서, 상기 타이밍 콘트롤러들의 수는 상기 표시장치의 구동주파수의 체배수에 비례하는 것을 특징으로 하는 표시장치.
  15. 제14항에 있어서, 복수의 타이밍 콘트롤러는
    상기 리셋 신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제1 개시신호를 출력하는 제1 타이밍 콘트롤러;
    상기 제1 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제2 개시신호를 출력하는 제2 타이밍 콘트롤러;
    상기 제2 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 제3 개시신호를 출력하는 제3 타이밍 콘트롤러; 및
    상기 제3 개시신호에 응답하여 상기 메모리 소자에서 상기 데이터를 읽고, 상기 전원제어신호로서 제4 개시신호를 상기 전원 공급부에 출력하는 제4 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 표시장치.
  16. 제15항에 있어서, 상기 표시장치는 240Hz의 주파수에 의해 구동되는 것을 특 징으로 하는 표시장치.
  17. 제16항에 있어서, 상기 데이터 구동부는 16개의 구동유닛을 갖고, 상기 제1 내지 제4 타이밍 콘트롤러들은 각각 4개의 데이터 구동유닛에 상기 데이터 제어신호를 제공하는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 게이트 구동부는 8개의 구동유닛을 갖고, 상기 제1 내지 제4 타이밍 콘트롤러들 중 하나의 타이밍 콘트롤러가 8개의 게이트 구동유닛에 상기 게이트 제어신호를 제공하는 것을 특징으로 하는 표시장치.
  19. 제12항에 있어서, 상기 아날로그 전원 중 아날로그 구동전압(AVDD)을 기준전압으로 하여, 계조전압을 발생하여 상기 데이터 구동부에 출력하는 계조전압 발생부를 더 포함하는 것을 특징으로 하는 표시장치.
KR20080082160A 2008-08-22 2008-08-22 타이밍 제어장치 및 이를 갖는 표시장치 KR101481701B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20080082160A KR101481701B1 (ko) 2008-08-22 2008-08-22 타이밍 제어장치 및 이를 갖는 표시장치
US12/420,551 US8847871B2 (en) 2008-08-22 2009-04-08 Timing control apparatus and display device having the same
CN2009101372636A CN101656057B (zh) 2008-08-22 2009-04-29 时序控制装置和具有该时序控制装置的显示设备
JP2009133406A JP5536367B2 (ja) 2008-08-22 2009-06-02 タイミング制御装置及びこれを有する表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080082160A KR101481701B1 (ko) 2008-08-22 2008-08-22 타이밍 제어장치 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20100023418A true KR20100023418A (ko) 2010-03-04
KR101481701B1 KR101481701B1 (ko) 2015-01-12

Family

ID=41695888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080082160A KR101481701B1 (ko) 2008-08-22 2008-08-22 타이밍 제어장치 및 이를 갖는 표시장치

Country Status (4)

Country Link
US (1) US8847871B2 (ko)
JP (1) JP5536367B2 (ko)
KR (1) KR101481701B1 (ko)
CN (1) CN101656057B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110114130A (ko) * 2010-04-13 2011-10-19 삼성전자주식회사 액정 표시 장치
KR20130031102A (ko) * 2011-09-20 2013-03-28 엘지디스플레이 주식회사 전원공급장치 및 전원공급방법.
KR20150081891A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641532B1 (ko) * 2009-02-10 2016-08-01 삼성디스플레이 주식회사 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
CN103857106B (zh) * 2012-11-29 2016-05-18 利亚德光电股份有限公司 Led驱动电路及控制系统
KR102098717B1 (ko) * 2013-08-22 2020-04-09 삼성디스플레이 주식회사 표시 장치
KR20170039335A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템
CN105161070A (zh) 2015-10-30 2015-12-16 京东方科技集团股份有限公司 用于显示面板的驱动电路和显示装置
CN106297692B (zh) * 2016-08-26 2019-06-07 深圳市华星光电技术有限公司 一种时钟控制器自适应的方法及装置
KR102360847B1 (ko) 2017-05-08 2022-02-10 삼성디스플레이 주식회사 표시 장치
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
CN110223643B (zh) * 2018-03-01 2022-02-11 京东方科技集团股份有限公司 数据传输方法、组件及系统、显示装置
CN109599049B (zh) * 2019-01-28 2022-02-08 惠科股份有限公司 一种显示面板的测试系统和测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299712B1 (ko) 1997-11-25 2001-11-22 이계안 차량용 수냉식 엔진의 냉각장치
KR100333969B1 (ko) * 2000-06-28 2002-04-22 구본준, 론 위라하디락사 멀티 타이밍 컨트롤러를 가지는 액정표시장치
KR100381862B1 (ko) * 2000-11-22 2003-05-01 삼성전자주식회사 액정 표시 장치
JP2004184457A (ja) 2002-11-29 2004-07-02 Ricoh Co Ltd 画像処理装置及び画像表示装置
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100970956B1 (ko) * 2003-10-17 2010-07-20 삼성전자주식회사 전원 공급 장치 및 이를 갖는 액정 표시 장치
TWI377871B (en) * 2003-10-17 2012-11-21 Samsung Display Co Ltd Power supply system and liquid crystal display device having the same
JP5055744B2 (ja) 2004-11-05 2012-10-24 日本電気株式会社 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法
JP4572128B2 (ja) * 2005-03-04 2010-10-27 Ｎｅｃ液晶テクノロジー株式会社 表示パネルの駆動方法及びその装置
JP4164697B2 (ja) 2006-04-12 2008-10-15 船井電機株式会社 液晶テレビジョン、およびバックライト用電源供給回路
KR20070121318A (ko) 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101309371B1 (ko) 2006-06-30 2013-09-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101326075B1 (ko) * 2007-01-12 2013-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110114130A (ko) * 2010-04-13 2011-10-19 삼성전자주식회사 액정 표시 장치
KR20130031102A (ko) * 2011-09-20 2013-03-28 엘지디스플레이 주식회사 전원공급장치 및 전원공급방법.
KR20150081891A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치

Also Published As

Publication number Publication date
CN101656057A (zh) 2010-02-24
JP5536367B2 (ja) 2014-07-02
US20100045588A1 (en) 2010-02-25
US8847871B2 (en) 2014-09-30
KR101481701B1 (ko) 2015-01-12
JP2010049235A (ja) 2010-03-04
CN101656057B (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
KR101481701B1 (ko) 타이밍 제어장치 및 이를 갖는 표시장치
CN109696984B (zh) 触摸显示装置
CN106933405B (zh) 触摸驱动信号发生及触摸驱动装置、显示装置及驱动方法
EP2887186B1 (en) Display device with integrated touch screen
KR102170556B1 (ko) 표시장치 및 그 구동방법
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
CN108597470B (zh) 显示装置驱动系统及方法和显示装置
EP3032526B1 (en) Gate driving circuit and display device including the same
US20080094342A1 (en) Timing controller, liquid crystal display including the same, and method of displaying an image on a liquid crystal display
CN112732110A (zh) 触摸电路、触摸显示装置及其触摸驱动方法
US8471796B2 (en) Apparatus for providing grayscale voltages and display device using the same
TW200629207A (en) Liquid crystal display and driving method thereof
KR101645508B1 (ko) 전원공급부를 포함하는 액정표시장치
KR102113986B1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
US20200074942A1 (en) Display device and display driving method
CN107300795B (zh) 液晶显示器控制电路板
US10360867B2 (en) Electronic paper display device
US20120026137A1 (en) Driving apparatus and driving method of display device
KR20070079486A (ko) 구동 장치 및 이를 포함하는 표시 장치
KR102235715B1 (ko) 액정표시장치
KR101757931B1 (ko) 표시장치
KR20080051486A (ko) 메모리-타이밍 제어 장치 및 이를 갖는 표시 장치
US9196186B2 (en) Display device and method for driving display device
CN116069179A (zh) 触摸驱动器电路及驱动方法和触摸显示装置的驱动器设备
KR20130031091A (ko) 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee