KR20100023226A - 멀티 칩 모듈 패키지 - Google Patents

멀티 칩 모듈 패키지 Download PDF

Info

Publication number
KR20100023226A
KR20100023226A KR1020080081882A KR20080081882A KR20100023226A KR 20100023226 A KR20100023226 A KR 20100023226A KR 1020080081882 A KR1020080081882 A KR 1020080081882A KR 20080081882 A KR20080081882 A KR 20080081882A KR 20100023226 A KR20100023226 A KR 20100023226A
Authority
KR
South Korea
Prior art keywords
substrate
metal plate
resin layer
module package
adhesive resin
Prior art date
Application number
KR1020080081882A
Other languages
English (en)
Other versions
KR101004897B1 (ko
Inventor
이태수
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080081882A priority Critical patent/KR101004897B1/ko
Publication of KR20100023226A publication Critical patent/KR20100023226A/ko
Application granted granted Critical
Publication of KR101004897B1 publication Critical patent/KR101004897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

본 발명은 멀티 칩 모듈 패키지에 관한 것으로, 기판의 하면에 와이어 본딩을 통해 미리 금속선을 형성한 후 상기 기판을 금속판에 접착할 때, 동시에 기판과 금속판의 접지를 형성함으로써, 멀티 칩 모듈 패키지의 사이즈를 감소시킬 수 있다.
접지, 금속선, 와이어 본딩

Description

멀티 칩 모듈 패키지{Multi-chip module package}
본 발명은 멀티 칩 모듈 패키지에 관한 것으로, 특히, 기판의 하면에 금속선을 이용하여 금속판과의 접지를 형성함으로써 멀티 칩 모듈 패키지의 사이즈를 감소시킬 수 있는 멀티 칩 모듈 패키지에 관한 것이다.
최근 개인 휴대 통신의 발전에 따라 휴대 전화나 PDA(Personal Digital Assistants) 등의 전자장치의 소형 경량화 및 박형화가 진행되고 있다. 이를 위해, 소자 혹은 집접 회로(IC) 등의 전자부품들이 고집적 다기능 형태로 구현되고 있으며, 시스템 전체적으로 모듈화 경향을 보이고 있다.
이러한 멀티 칩 모듈 패키지는 반도체 칩과 패키지의 기본 프레임으로 사용되는 기판을 연결하는 방법으로, 와이어 본딩을 통한 연결이 가장 일반적으로 사용되고 있으며, 이러한 와이어 본딩을 통해 접지를 형성하고 있다.
도 1은 일반적인 멀티 칩 모듈 패키지의 접지 형태를 나타낸 측면도이다. 도 1에 도시된 바와 같이, 일반적인 멀티 칩 모듈 패키지는, 세라믹 기판(100)의 상면에 수동소자(120) 혹은 전자부품(110)이 복수개 실장되며, 수동소자(120) 및 전자부품(110)이 실장된 상면과 반대의 하면에 접착제(150)를 사이에 두고 금속판(140)과 접착되어 있다. 그리고, 세라믹 기판(100)의 접지 패드(130) 및 금속판(140)은 금속선(160)에 의해 전기적으로 연결되도록 와이어 본딩 되어 있다.
즉, 접지 패드(130)와 금속판(140)의 접지 형성을 위한 금속선(160)을 와이어 본딩하기 위해서는 금속선(160)이 접합되어야 할 부분만큼 공간이 소비되어 금속판(140)의 크기를 증가시키며, 또한, 금속판(140)의 상태에 따라 금속선(160)의 접착 자체가 되지 않는 경우가 발생하므로 접지의 효율성이 떨어지게 된다.
또한, 세라믹 기판(100)의 상면에 와이어 본딩을 위한 접지 패드(130)를 형성해야 하므로 세라믹 기판(100)의 크기를 증가시키게 된다.
따라서, 현재 널리 사용되고 있는 세라믹 기판과 외부 금속판을 접지(Ground)하기 위한 와이어 본딩(Wire bonding) 공정을 사용할 경우, 외부 금속판에 와이어가 접착되기 위한 공간이 필요하게 되어 금속판의 크기가 증가하게 된다. 또한 금속판의 상태가 와이어 본딩이 되기에 적합하지 않을 경우, 접착 자체가 되지 않는 경우도 발생한다.
본 발명은 상술한 종래의 문제점을 개선하기 위해, 세라믹 기판의 하면에 금속선을 미리 형성한 세라믹 기판과 금속판을 접착할 때, 동시에 접지가 형성되는 멀티 칩 모듈 패키지를 제공하고자 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일실시 형태에 따른 멀티 칩 모듈 패키지는 인쇄회로패턴을 포함하는 기판; 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상면에 본딩된 적어도 하나의 반도체 칩; 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 하면에 본딩된 적어도 하나의 접지 패드; 상기 접지 패드에 형성된 금속선; 상기 기판의 하면에 접착된 접착수지층; 및 상기 접착수지층의 바닥면과 접착하며, 상기 접착수지층을 사이에 두고 상기 기판이 장착된 금속판을 포함한다.
바람직하게는, 상기 금속선은 상기 접착수지층의 바닥면에 노출되어 상기 금속판에 직접 접촉되며, 상기 금속선은 상기 금속판과 접지된다.
바람직하게는, 상기 접착수지층은 절연성을 갖는 에폭시 수지로 이루어지며, 상기 금속판은 Cu, Al 및 Sn 중 어느 하나로 이루어지질 수 있다.
바람직하게는, 상기 기판은 세라믹 기판이며, 상기 기판의 하면에는 수동소자가 더 구비될 수 있다.
본 발명에 의하면, 금속선을 기판 하면에 형성함으로써 금속판의 크기를 감소시킬 수 있고, 이로 인해 금속판의 무게 및 가격의 감소가 가능한 효과가 있다.
또한, 금속선을 기판 하면에 미리 형성하여 금속판에 기판을 접착할 때 동시에 접지가 형성됨으로써 공정이 간단해져 비용 절감이 가능한 효과가 있다.
또한, 본 발명에 의하면, 접착수지층을 이용하여 금속선을 접합함으로써 금속판의 상태에 따른 접합 강도의 저하를 개선하는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 발명의 일실시 형태에 따른 멀티 칩 모듈 패키지는 인쇄회로패턴을 포함 하는 기판, 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상면에 본딩된 적어도 하나의 반도체 칩, 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 하면에 본딩된 적어도 하나의 접지 패드, 상기 접지 패드에 형성된 금속선, 상기 기판의 하면에 접착된 접착수지층 및 상기 접착수지층의 바닥면과 접착하며, 상기 접착수지층을 사이에 두고 상기 기판이 장착된 금속판을 포함하여 구성되는 것을 특징으로 한다.
도 2는 본 발명의 일실시 형태에 따른 멀티 칩 모듈 패키지의 측면도를 나타낸 것이다. 본 발명의 멀티 칩 모듈 패키지는 도 2에 도시한 바와 같이, 기판 하면에 와이어 본딩된 금속선(250)을 이용하여 금속판(260)과 연결되는 접지 경로를 형성하는 구조를 갖는 것으로, 이는 기판(200), 기판(200)의 상면에 실장된 반도체 칩(210), 기판(200)의 하면에 형성된 접지 패드(230), 접지 패드(230)에 와이어 본딩된 금속선(250), 기판(200) 하면에 부착된 금속판(260) 및 기판(200)과 금속판(260)을 부착시키는 접착수지층(270)을 포함하여 구성된다.
기판(200)은 상면에 다양한 회로가 패턴인쇄되며, 회로에 맞추어 적어도 하나의 반도체 칩(210)이 상면에 실장된다. 이러한 기판(200)의 하면에는 기판(200)과 금속판(260)과의 전기적인 연결을 위해서 본딩되는 적어도 하나의 접지 패드(230)가 구비된다. 접지 패드(230)는 기판(200)에 패턴 인쇄된 회로를 통해 반도체 칩(210)이 실장된 기판(200)과 전기적으로 연결된다.
또한, 기판(200)은 저온동시소성세라믹(LTCC) 기판일 수 있으며, 기판(200)의 상면에는 반도체 칩(210) 뿐만 아니라 추가적인 수동소자(220)의 실장이 가능하며, 기판(200)의 하면에도 추가적인 수동소자(240)가 실장될 수 있다.
금속선(250)은 접지 패드(230)에 와이어 본딩(wire bonding)을 통해 형성되고, 접착수지층(270)을 관통하여 금속판(260)과 직접 접촉된다. 즉, 금속판(260) 윗면에 디스펜싱된 접착수지층(270)에 기판(200)을 올려놓고 가압하면, 와이어는 특성상 작은 힘으로도 휘어지므로 자연스럽게 휘어져 접착수지층(270)을 관통하면서 금속판(260)과 직접 접촉하게 된다. 이에 따라, 금속선(250)은 반도체 칩(210)이 기판(200) 및 접지 패드(230)를 통하여 금속판(260)과 연결되는 접지 경로를 형성하게 된다.
접착수지층(270)은 기판(200)의 하면에 실장된 접지 패드(230)와 더불어 그 주변의 수동소자(240)를 외부환경으로부터 보호함과 동시에, 기판(200)의 하면과 금속판(260)의 윗면을 접착시킨다. 이러한 접착수지층(270)은 절연성의 에폭시 수지 등으로 이루어지며, 기판(200)의 하면에 실장된 수동소자(240)가 금속판(260)과 직접 접촉되는 것을 방지한다.
금속판(260)은 Cu, Al 및 Sn 중 어느 하나로 이루어지며, Cu, Al로 이루어진 금속판의 경우 와이어 본딩이 잘 되나, Sn으로 이루어진 금속판의 경우 와이어 본 딩이 잘 되지 않는다.
따라서, 접합수지층(270)을 이용하여 기판(200)의 하면에 형성된 금속선(250)과 금속판(260)을 접합할 경우, 금속판(260)이 산화막과 같은 절연막이 얇게 존재하거나, 와이어 본딩이 어려운 주석과 같은 금속으로 이루어진 경우라도 접착수지층(270)이 금속판(260)과 접착하게 되므로 접지를 형성하기 위한 금속선(250)과 금속판(260)의 접합을 가능하게 한다.
본 발명에 따른 멀티 칩 모듈 패키지는 기판(200)의 하면에 와이어 본딩을 통해 형성된 금속선(250)을 이용하여 기판(200)과 금속판(260)의 접지를 형성함으로써, 금속판(260)의 크기 및 무게를 감소시킬 수 있다. 이로써, 패키지의 부피를 줄여 제품의 소형화를 도모할 수 있게 된다.
또한, 본 발명에 따른 멀티 칩 모듈 패키지는 접착수지층(270)과 접지 패드(230)의 결합력을 높여 접지성능을 향상시킴으로써 금속판(260)의 상태에 따른 접합 강도의 저하로 인한 와이어 본딩의 어려움을 극복할 수 있다.
도 3은 도 2에 도시된 멀티 칩 모듈 패키지의 상면을 나타낸 평면도이다. 본 발명의 멀티 칩 모듈 패키지의 상면에는 도 3에 도시된 바와 같이, 금속판(260) 상면에 접착수지층으로 접착된 기판(200), 기판(200) 상면에 실장된 반도체 칩(210) 및 수동소자(220)를 포함하여 구성되며, 기판(200)과 금속판(260)을 접지하기 위한 금속선은 기판(200)의 하면에 형성되기 때문에, 금속판(260)에 와이어가 접착되기 위한 공간이 불필요하게 되어 금속판(260)의 크기가 감소될 수 있다.
도 4는 도 2에 도시된 멀티 칩 모듈 패키지의 기판 하면을 나타낸 평면도이다. 본 발명의 멀티 칩 모듈 패키지의 기판 하면에는 도 4에 도시된 바와 같이, 기판(200)의 하면에 본딩된 접지 패드(230), 기판(200) 하면에 추가 실장된 수동소자(240) 및 기판(200)과 금속판의 접지를 형성하기 위해 접지 패드(230)에 와이어 본딩된 금속선(250)을 포함하여 구성된다.
기판(200)의 하면에 형성된 접지 패드(230) 상에 와이어 본딩된 금속선(250)이, 이후, 기판(200)의 하면과 금속판의 윗면을 접착시키는 접착수지층을 관통하여 금속판과 직접 접촉함으로써 기판(200)과 금속판의 접지를 형성한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 일반적인 멀티 칩 모듈 패키지의 접지 형태를 나타낸 측면도이고,
도 2는 본 발명의 일실시 형태에 따른 멀티 칩 모듈 패키지의 측면도이고,
도 3은 도 2에 도시된 멀티 칩 모듈 패키지의 상부 평면도이고,
도 4는 도 2에 도시된 멀티 칩 모듈 패키지의 기판 하부 평면도이다.
<도면의 주요 부호에 대한 설명>
200. 기판 210. 반도체 칩
230. 접지 패드 220, 240. 수동소자
250. 금속선 260. 금속판
270. 접착수지층

Claims (7)

  1. 인쇄회로패턴을 포함하는 기판;
    상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상면에 본딩된 적어도 하나의 반도체 칩;
    상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 하면에 본딩된 적어도 하나의 접지 패드;
    상기 접지 패드에 형성된 금속선;
    상기 기판의 하면에 접착된 접착수지층; 및
    상기 접착수지층의 바닥면과 접착하며, 상기 접착수지층을 사이에 두고 상기 기판이 장착된 금속판을 포함하는 멀티 칩 모듈 패키지.
  2. 제1항에 있어서,
    상기 금속선은 상기 접착수지층의 바닥면에 노출되어 상기 금속판에 직접 접촉되는 것을 특징으로 하는 멀티 칩 모듈 패키지.
  3. 제1항에 있어서,
    상기 금속선은 상기 금속판과 접지되는 것을 특징으로 하는 멀티 칩 모듈 패 키지.
  4. 제1항에 있어서,
    상기 접착수지층은 절연성을 갖는 에폭시 수지로 이루어지는 것을 특징으로 하는 멀티 칩 모듈 패키지.
  5. 제1항에 있어서,
    상기 기판은 세라믹 기판인 것을 특징으로 하는 멀티 칩 모듈 패키지.
  6. 제1항에 있어서,
    상기 기판의 하면에는 수동소자가 더 구비되는 것을 특징으로 하는 멀티 칩 모듈 패키지.
  7. 제1항에 있어서,
    상기 금속판은 Cu, Al 및 Sn 중 어느 하나로 이루어지는 것을 특징으로 하는 멀티 칩 모듈 패키지.
KR1020080081882A 2008-08-21 2008-08-21 멀티 칩 모듈 패키지 KR101004897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080081882A KR101004897B1 (ko) 2008-08-21 2008-08-21 멀티 칩 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080081882A KR101004897B1 (ko) 2008-08-21 2008-08-21 멀티 칩 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20100023226A true KR20100023226A (ko) 2010-03-04
KR101004897B1 KR101004897B1 (ko) 2010-12-28

Family

ID=42175493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080081882A KR101004897B1 (ko) 2008-08-21 2008-08-21 멀티 칩 모듈 패키지

Country Status (1)

Country Link
KR (1) KR101004897B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189338A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法

Also Published As

Publication number Publication date
KR101004897B1 (ko) 2010-12-28

Similar Documents

Publication Publication Date Title
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6977439B2 (en) Semiconductor chip stack structure
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US8451621B2 (en) Semiconductor component and method of manufacture
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
US20170012142A1 (en) Printed circuit board assembly forming enhanced fingerprint module
US20090310322A1 (en) Semiconductor Package
JP2009038391A (ja) 超薄型高速フリップチップパッケージ
TW548810B (en) Multi-chip package
KR20100120006A (ko) 전력 모듈 패키지
KR20050021905A (ko) 반도체 장치용 패키지
US6682954B1 (en) Method for employing piggyback multiple die #3
US20230307428A1 (en) Packaging module and electronic device
KR20090018949A (ko) 오프셋 적층형 다이를 구비한 집적회로 패키지 시스템
TW201446089A (zh) 半導體封裝件及其製法
US8344500B2 (en) Integrated circuit package module and method of the same
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
KR101004897B1 (ko) 멀티 칩 모듈 패키지
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
US7118938B2 (en) Method for packaging a multi-chip module of a semiconductor device
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
CN112447690B (zh) 天线置顶的半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee