KR20100021032A - 기판 처리 시스템 및 방법 - Google Patents

기판 처리 시스템 및 방법 Download PDF

Info

Publication number
KR20100021032A
KR20100021032A KR1020080079728A KR20080079728A KR20100021032A KR 20100021032 A KR20100021032 A KR 20100021032A KR 1020080079728 A KR1020080079728 A KR 1020080079728A KR 20080079728 A KR20080079728 A KR 20080079728A KR 20100021032 A KR20100021032 A KR 20100021032A
Authority
KR
South Korea
Prior art keywords
substrate
processing
pattern
thin film
substrates
Prior art date
Application number
KR1020080079728A
Other languages
English (en)
Other versions
KR101488823B1 (ko
Inventor
김헌도
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR20080079728A priority Critical patent/KR101488823B1/ko
Publication of KR20100021032A publication Critical patent/KR20100021032A/ko
Application granted granted Critical
Publication of KR101488823B1 publication Critical patent/KR101488823B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 기판 처리 시스템 및 기판 처리 방법에 관한 것으로, 적어도 하나의 기판 상에 제 1 처리 공정을 통해 제 1 박막 패턴을 형성하는 제 1 처리 장치와, 상기 기판 상의 상기 제 1 박막 패턴을 검사하는 검사 장치와, 상기 제 1 박막 패턴이 형성된 적어도 하나의 기판상에 제 2 처리 공정을 통해 제 2 박막을 형성하는 제 2 처리 장치 및 상기 검사 장치의 검사 결과를 분석하고, 분석 결과에 따라 상기 제 2 처리 공정의 처리 공정 조건을 가변시키는 제어 신호를 상기 제 2 처리 장치에 제공하는 제어부를 포함하는 기판 처리 시스템 및 방법을 제공한다. 이와 같이 이전 처리 장치에 의한 기판 처리 결과를 검사 분석하고, 그 검사 분석 결과를 이용하여 후단 처리 장치의 기판 처리를 수행하기 위한 처리 공정 조건을 제어함으로써, 처리 시스템에 의해 처리되는 복수의 기판 또는 기판 묶음별도 그 처리 결과를 일정하게 유지할 수 있다.
기판, 처리, 증착, 패턴, 검사, 공정 조건, 조절, 제어

Description

기판 처리 시스템 및 방법{SYSTEM AND METHOD FOR TREATING SUBSTRATE}
본 발명은 기판 처리 시스템 및 방법에 관한 것으로, 앞선 공정의 증착 두께에 따라 후속 공정의 증착 두께를 달리하여 각 기판 또는 복수의 기판별로 최종 형성되는 패턴의 두께를 균일하게 유지할 수 있는 기판 처리 시스템 및 방법에 관한 것이다 .
일반적으로 기판 처리 시스템은 복수의 기판 처리 장비를 이용하여 기판 상에 박막을 형성하거나, 박막을 패터닝한다. 특히, 반도체 기판의 표면에 박막을 형성하고, 이 박막을 패터닝하여 목표로 하는 반도체 소자를 제조한다.
종래의 기판 처리 시스템은 기판 처리 장치는 미리 설정된 값에 대항하는 처리 동작을 수행한다. 즉, 예를 들어, 산화막 증착 장비의 경우, 타겟을 20㎛로 설정한 경우, 상기 산화막 증착 장비는 그 내부로 로딩된 모든 기판에 20㎛ 두께의 산화막을 증착시킨다.
이는 산화막 증착 장비 이전의 장비에서 수행되었던 공정에 상관없이 산화막 증착 장비는 지속적으로 동일한 두께의 박막만을 증착하였다. 이는 종래의 소자 디자인 룰이 100㎚ 이상이었기 때문이다. 즉, 종래에는 디자인 룰이 크기 때문에 서로 인접한 장비들에 의해 증착되는 기판상의 박막 두께 편차에 의한 영향이 크지 않았다.
하지만, 소자의 디자인 룰이 50㎚이하로 줄어듦으로 인해 박막 패턴 장비와 박막 증착 장비가 순차적으로 수행되는 경우, 박막 패턴 차에 의한 박막 두께 편차가 크게 발생하는 문제가 있다. 즉, 각 기판 별로 그 상에 형성된 박막 패턴의 폭이 다를 경우, 후속 공정에서 각 기판에 동일한 박막을 증착하는 경우, 패턴과 패턴 사이의 공간 차이 크게 발생하는 문제가 나타난다. 이를 통해, 동일 시스템을 통해 반도체 소자를 제조하더라도, 각 기판간의 소자 특성에 큰 차이가 발생하는 문제가 있다.
상술한 바와 같은 문제를 해결하기 위해 전단계에서 형성된 박막 패턴의 폭을 측정하고, 이를 이용하여 후단계에서 기판에 형성될 박막의 두께를 조절하여 각 기판 별로 동일 특성의 소자를 제조할 수 있는 기판 처리 시스템 및 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 적어도 하나의 기판 상에 제 1 처리 공정을 통해 제 1 박막 패턴을 형성하는 제 1 처리 장치와, 상기 기판 상의 상기 제 1 박막 패턴을 검사하는 검사 장치와, 상기 제 1 박막 패턴이 형성된 적어도 하나의 기판상에 제 2 처리 공정을 통해 제 2 박막을 형성하는 제 2 처리 장치 및 상기 검사 장치의 검사 결과를 분석하고, 분석 결과에 따라 상기 제 2 처리 공정의 처리 공정 조건을 가변시키는 제어 신호를 상기 제 2 처리 장치에 제공하는 제어부를 포함하는 기판 처리 시스템을 제공한다.
상기 검사 장치는 상기 기판의 제 1 박막 패턴의 패턴폭을 검사하는 검사부와, 상기 제 1 처리 장치의 상기 기판을 상기 검사부로 이동시키는 이송 수단을 포함하고, 상기 검사 장치의 기판을 상기 제 2 처리 장치로 이송하는 이송 장치를 포함하는 것이 가능하다.
복수의 기판을 저장하는 로드락 장치 및 상기 제 1 처리 장치, 상기 검사 장 치, 상기 제 2 처리 장치 및 상기 로드락 장치에 접속되어 상기 기판을 이송하는 이송 장치를 더 포함하는 것이 효과적이다.
상기 제어부는 분석 결과값을 복수의 기판에 대응하도록 데이터화하고, 상기 데이터를 순차적으로 재정렬하여 재정렬된 데이터를 상기 로드락 장치에 제공하여 상기 로드락 장치에 저장된 기판을 데이터 값에 따라 상기 제 2 처리 장치에 이송시키는 것이 바람직하다.
상기 제어부는 상기 제 2 처리 장치에서 한번에 처리될 수 있는 기판의 개수에 해당하는 데이터를 각기 그룹화하고, 상기 각 그룹의 상기 분석 결과의 평균에 따라 상기 제어 신호를 생성하는 것이 효과적이다.
상기 제 1 및 제 2 처리 장치는 박막 증착 장치를 포함하고, 식각 장치, 세정 장치 및 리소그리피 장치 중 적어도 하나를 더 포함하는 것이 가능하다.
또한, 본 발명에 따른 적어도 하나의 기판 상에 제 1 처리 공정 조건으로 제 1 처리 공정을 수행하는 단계와, 상기 기판 상에 수행된 제 1 처리 공정의 결과를 검사하는 단계 및 상기 제 1 처리 공정이 수행된 적어도 하나의 기판에 제 2 처리 공정 조건으로 제 2 처리 공정을 수행하되, 상기 검사 결과에 따라 상기 제 2 처리 공정 조건을 가변시키는 단계를 포함하는 기판 처리 방법을 제공한다.
상기 제 1 및 제 2 처리 공정은 적어도 한번의 막 증착 공정을 포함하고, 포토 리소그라피 공정, 식각 공정 및 세정 공정을 더 포함하는 것이 바람직하다.
상기 제 1 처리 공정을 수행하는 단계는, 상기 기판상에 박막 패턴을 형성하는 단계를 포함하고, 상기 검사 단계는, 상기 기판 상의 상기 제 1 박막 패턴의 패 턴폭을 검사하는 단계와, 상기 검사된 제 1 박막 패턴의 패턴폭 값과, 기준 값을 비교하는 단계를 포함하고, 상기 제 2 처리 공정을 수행하는 단계는, 상기 패턴폭 값과 상기 기준 값이 동일한 경우에는 초기 설정된 제 2 처리 공정 조건으로 상기 기판 전면에 제 1 두께의 박막을 형성하거나, 상기 패턴폭 값이 상기 기준 값보다 작은 경우에는 가변된 제 2 처리 공정 조건으로 상기 기판 전면에 상기 제 1 두께보다 얇은 제 2 두께의 박막을 형성하거나, 상기 패턴폭 값이 상기 기준 값보다 큰 경우에는 가변된 제 2 처리 공정 조건으로 상기 기판 전면에 상기 제 1 두께보다 두꺼운 제 3 두께의 박막을 형성하는 것이 효과적이다.
상기 제 1 처리 공정을 수행하는 단계 전에, 복수의 기판을 마련하는 단계를 더 포함하고, 상기 제 2 처리 공정을 수행하는 단계 전에, 상기 제 1 처리 공정 단계와 검사 단계를 적어도 한번 수행하여 모든 기판 각각에 대응하는 제 1 처리 공정의 결과값을 저장하는 단계와, 상기 결과 값을 데이터화 하고 이를 내림 차순 또는 올림 차순으로 순차적으로 재배열하는 단계 및 상기 제 2 처리 공정에서 한번에 수행될 수 있는 기판의 개수만큼씩 재배열된 데이터 값을 순차적으로 그룹핑하는 단계를 포함하는 것이 효과적이다.
상기 그룹핑된 데이터 값에 해당하는 기판들에 대하여 상기 제 2 처리 공정을 수행하는 것이 바람직하다.
상기 그룹핑하는 단계 이후, 상기 그룹핑된 상기 결과 값들의 평균을 계산하는 단계 및 상기 평균 값과 기준 값을 비교하는 단계를 더 포함하는 것이 바람직하다.
상기 그룹핑된 상기 결과 값에 해당하는 적어도 하나의 기판에 상기 제 2 처리 공정을 수행하되, 상기 평균 값과 상기 기준 값의 비교 결과에 따라 상기 제 2 처리 공정 조건을 가변시키는 것이 효과적이다.
상술한 바와 같이 본 발명은 이전 처리 장치에 의한 기판 처리 결과를 검사 분석하고, 그 검사 분석 결과를 이용하여 후단 처리 장치의 기판 처리를 수행하기 위한 처리 공정 조건을 제어함으로써, 처리 시스템에 의해 처리되는 복수의 기판 또는 기판 묶음별도 그 처리 결과를 일정하게 유지할 수 있다.
또한, 본 발명은 복수 기판 별로 복수의 처리 결과 후의 기판 처리 결과를 일정하게 유지하여 기판 상에 형성되는 반도체 소자의 특성을 균일하게 유지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 기판 처리 시스템의 블록 개념도이다. 도 2 내지 도 5는 제 1 실시예에 따른 기판 처리 시스템에 따른 기판 처리 방법을 설명하기 위한 서로 다른 두개 기판의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 기판 처리 시스템은 적어도 하나의 기판(10-1, 10-2; 10)상에 제 1 박막 패턴을 형성하는 제 1 처리 장치(100)와, 제 1 처리 장치(100)에 의해 처리가 완료된 상기 적어도 하나의 기판(10)상의 제 1 박막 패턴을 검사하는 검사 장치(200)와, 제 1 박막 패턴이 형성된 적어도 하나의 기판(10)상에 제 2 박막 또는 제 2 박막 패턴을 형성하는 제 2 처리 장치(300)와, 시스템 전체의 동작을 제어하고 검사 장치(200)의 결과를 분석하고, 분석 결과에 따라 상기 제 2 처리 장치(300)에 의해 형성되는 제 2 박막 또는 제 2 박막 패턴의 두께, 폭 및 패턴의 간격 중 적어도 하나를 조절하는 제어부(400)를 포함한다.
그리고, 도 1에 도시된 바와 같이 기판(10)을 검사 장치(200)에서 제 2 처리 장치(300)로 이송시키는 이송 장치(500)를 더 구비할 수 있다. 물론 본 실시예에서는 제 1 처리 장치, 검사 장치, 이송 장치 및 제 2 처리 장치가 인라인 타입으로 배치되어 있지만, 이에 한정되지 않고 클러스터 타입으로 배치될 수 있다. 그리고, 도시되지 않았지만, 제 1 처리 장치(100)와 검사 장치(200) 사이에는 별도의 이동 장치가 더 구비될 수 있다.
먼저, 상기 제 1 및 제 2 처리 장치(100, 300)는 각기 적어도 하나의 증착 챔버를 포함한다. 그리고, 식각 챔버, 세정 챔버 및 리소그라피 장치 중 적어도 하나를 더 구비할 수 있다. 증착 챔버는 화학 증착 장치, 물리 증착 장치 또는 원자 층 증착 장치를 사용할 수 있다.
상술한 제 1 및 제 2 처리 장치(100, 300)는 한장의 반도체 기판을 처리하는 싱글 타입의 챔버와 장치로 구성된다. 물론 이에 한정되지 않고, 많은 수의 기판을 한꺼번에 처리하는 배치 타입의 챔버와 장치로 구성될 수도 있고, 2 내지 10장 이내의 기판을 한꺼번에 처리하는 세미 배치 타입의 챔버와 장치로 구성될 수도 있다.
상술한 검사 장치(200)는 제 1 처리 장치(100)에 의해 처리된 기판(10)을 검사한다. 이때, 검사 장치(200)는 제 1 처리 장치(100)에 의해 기판(10) 상에 형성된 박막 패턴의 폭과 박막 패턴들 간의 간격 등을 검사한다.
검사 장치(200)는 도시되지 않았지만, 기판(10)을 검사하는 검사부와, 기판(10)을 이송하는 이송부를 구비한다. 이송부를 통해 제 1 처리 장치(100)로 부터 언로딩된 기판(10)을 이송받는다. 그리고, 검사부를 통해 기판(10)을 검사한다. 상기 검사부로는 광학식 검사 장치와, 전기식 검사 장치 또는 이외의 다양한 비파괴 검사 장치를 사용하여 기판(10) 표면의 박막 패턴의 두께 또는 폭을 검사한다.
검사 장치(200)에 의한 검사가 완료된 기판(10)은 이송 장치(500)를 통해 제 2 처리 장치(300)에 로딩된다.
이송 장치(500)로 트랜스퍼 모듈을 사용할 수 있다. 물론 이에 한정되지 않고, 로봇암을 포함하는 이송 챔버를 사용할 수도 있다. 또한, 반도체 기판을 이송시킬 수 있는 다양한 형태의 기계적 구성이 사용될 수 있다. 예를 들어 LM 가이드가 사용될 수 있다.
그리고, 검사 장치(200)에 의한 검사 결과는 제어부(400)에 전송된다. 여기서, 제어부(400)는 반도체 설비 내에 마련된 메인 컴퓨터일 수 있다.
제어부(400)는 검사 장치(200)의 검사 결과 값을 인가받고, 상기 검사 결과 값과 설정된 기준 값 간을 비교한다. 제어부(400)는 비교 결과에 따른 제어 신호를 제 2 처리 장치(300)에 제공하여 제 2 처리 장치(300)에서의 막 증착 조건을 제어한다.
이를 통해 더블 패터닝으로 제작된 제 2 박막 패턴의 패턴 폭과 패턴 간의 간격의 오차를 최소화할 수 있으며, 이를 통해 모든 기판(제 1 및 제 2 처리 장치(100, 300)에 의해 처리된 복수의 기판)별로 패턴 폭과 간격을 오차 범위 내에서 동일하게 유지할 수 있다.
하기에서는 도 2 내지 도 5를 참조하여 본 실시예의 기판 처리 시스템에 따른 기판 처리 방법을 설명한다. 하기에서는 더블 패터닝을 이용하여 하부 피처리막(30-1, 30-2 : 30)을 미세 선폭을 갖는 패턴으로 패터닝함에 관해 설명한다.
먼저, 도 2의 (a)에 도시된 바와 같이 제 1 처리 장치(100)를 통해 첫번째 피처리막(30-1)이 형성된 첫번째 기판(10-1) 상에 첫번째 제 1 마스크 패턴(40-1)을 형성한다. 이때, 제 1 처리 장치(100)는 제 1 마스크 패턴용 박막을 형성한 다음 이를 마스크를 이용한 식각 공정을 통해 식각하여 복수의 첫번째 제 1 마스크 패턴(41-1)을 형성한다.
여기서, 선폭이 50㎚ 이하(바람직하게는 35㎚) 이하의 경우, 기존의 패터닝 장비(예를 들어, 노광 장비)의 한계로 인해 도 4의 (a)에 도시된 바와 같은 미세 패턴을 단일 패터닝 공정으로 형성하지 못하는 문제가 있다. 그러나, 종래의 패터닝 장비로 도 2의 (a)에 도시된 바와 같이 첫번째 제 1 마스크 패턴(40-1)들 사이를 넓게 할 경우에는 패터닝이 가능하다.
따라서, 본 실시예에서는 1차 패터닝 공정을 수행하여 제 1 패턴폭(H1)을 갖는 제 1 마스크 패턴(40-1)을 형성한다. 이때, 제 1 마스크 패턴(40-1)들 간의 간격은 도면에서와 같이 제 1 패턴 간격(K1)을 갖는다.
이때, 제 1 패턴 간격(K1)은 제 1 패턴폭(H1)의 2배 보다 큰 것이 효과적이다. 그리고, 제 1 패턴 간격(K1)의 최대 크기는 제 1 패턴 간격(K1) 내에 형성되는 패턴의 개수에 따라 다양해 질 수 있다. 예를 들어 도 5의 (a)에 도시된 바와 같이 제 1 패턴 간격(K1) 내에 2개의 패턴이 형성되는 경우에는 상기 제 1 패턴 간격(K1)의 최대 크기는 제 1 패턴폭(H1)의 4배인 것이 효과적이다.
이어서, 검사 장치(200)에서 상기 제 1 처리 장치(100)에 의해 형성된 첫번째 제 1 마스크 패턴(40-1)을 검사한다. 이때, 검사 장치(200)를 통해 첫번째 제 1 마스크 패턴(40-1) 간의 패턴폭을 검사한다. 도 2의 (a)에 도시된 바와 같이 검사 결과 첫번째 제 1 마스크 패턴(40-1)은 제 1 패턴폭(H1)을 갖고, 첫번째 제 1 마스크 패턴(40-1)들 사이 간격이 제 1 간격(K1)임을 측정한다.
이어서, 상기 첫번째 제 1 마스크 패턴(40-1)이 형성된 첫번째 기판(10-1)을 제 2 처리 장치(200)로 이동시킨다. 그리고, 상기 검사 장치(200)의 검사 결과를 제어부(400)에 전송한다. 제어부(400)는 상기 검사 장치(200)의 검사 결과 값을 이용하여 제 1 처리 장치(100)에서 형성된 첫번째 제 1 마스크 패턴(40-1)이 올바르 게 형성되었는지 판단한다. 제어부(400)는 판단 결과에 따라 제 2 처리 장치(300)의 공정 조건을 제어하는 제어 신호를 출력한다.
여기서, 제어부(400)의 판단 결과 첫번째 제 1 마스크 패턴(40-1)의 제 1 패턴폭(H1)이 기준 설정값과 오차 범위(±5%) 내에서 일치하는 경우 첫번째 제 1 마스크 패턴(40-1)이 올바르게 형성된 것으로 판단한다. 이에 제어부(400)는 기준 공정 조건에 따라 공정을 수행하는 제어 신호를 제 2 처리 장치(300)에 제공한다.
상기 제어 신호를 인가 받은 제 2 처리 장치(300)는 도 3의 (a)에 도시된 바와 같이 제 1 막두께(D1)의 첫번째 제 1 마스크막(50-1)을 형성한다. 이때, 첫번째 제 1 마스크막(50-1)은 첫번째 제 1 마스크 패턴(40-1)의 단차를 따라 형성된다. 이때, 서로 다른 두 개의 첫번째 제 1 마스크 패턴(40-1) 사이에 위치한 제 1 마스크막(50-1) 간의 간격은 첫번째 제 1 마스크 패턴(40-1)의 폭인 제 1 패턴폭(H1)인 것이 효과적이다. 즉, 제 1 마스크막(50-1)의 리세스 된 영역의 리세스폭이 제 1 패턴폭(H1)인 것이 바람직하다.
여기서, 제 1 마스크 패턴(40-1)의 측벽 영역에 형성되는 첫번째 제 1 마스크막(50-1)의 제 1 막두께(D1)는 상기 첫번째 제 1 마스크 패턴(40-1)의 제 1 패턴폭(H1)과 유사한 것(오차 범위 내에서 동일)이 효과적이다. 이때, 첫번째 제 1 마스크막(50-1)은 원자층 증착법을 통해 형성되는 것이 효과적이다.
이어서, 도 4의 (a)에 도시된 바와 같이 전면 식각 공정을 통해 제 1 마스크 패턴(40-1)의 양 측면을 제외한 영역의 첫번째 제 1 마스크막(50-1)을 제거하여 첫번째 제 2 마스크 패턴(51-1)을 형성한다. 전면 식각을 통해 첫번째 제 1 마스크 패턴(40-1) 상측의 첫번째 제 1 마스크막(50-1)을 제거하고, 첫번째 제 1 마스크 패턴(40-1) 사이에 리세스된 영역의 첫번째 제 1 마스크막(50-1)을 제거한다.
그리고, 노출된 첫번째 제 1 마스크 패턴(40-1)을 제거한다.
이를 통해, 도 4의 (a)에서와 같이 그 최대 두께가 제 1 막두께(D1)와 동일한 첫번째 제 2 마스크 패턴(51-1)을 형성한다. 이때, 첫번째 제 2 마스크 패턴(51-1)들 간의 사이 간격은 첫번째 제 1 마스크 패턴(40-1)의 제 1 패턴폭(H1)과 동일한 폭을 갖는다.
이어서, 도 5의 (a)에서와 같이 상기 첫번째 제 2 마스크 패턴(51-1)을 식각마스크로 하는 식각 공정을 통해 첫번째 피처리막(30-1)을 식각하여 제 1 막 두께(D1)를 패턴폭으로 하는 첫번째 패턴막(31-1)을 제작한다. 이때, 첫번째 패턴막(31-1)들 간의 간격은 제 1 패턴폭(H1)을 갖는다.
이와 같이 본 실시예에서는 첫번째 제 1 마스크막(50-1)의 제 1 막두께(D1)를 패턴폭으로 하고, 첫번째 제 1 마스크 패턴(40-1)의 제 1 패턴폭(H1)에 해당하는 이격 간격을 갖는 첫번째 패턴막(31-1)을 제작할 수 있다. 이는 앞선 종래 기술에서와 같이 디자인 룰(50㎚이하)이 줄어듦으로 인해 현재의 리소그라피 공정을 이용하여 얇은 폭 간격을 갖는 패턴의 제작이 매우 어려운 실정이다. 하지만, 본 실시예에서는 앞선 도 2 내지 도 5에서 설명한 바와 같이 더블 패터닝을 통해 그 폭 간격이 작은 패턴막을 제작할 수 있게 된다.
여기서, 제 1 마스크 패턴(40-1) 간의 사이 간격인 제 1 패턴 간격(K1)은 넓기 때문에 노광과 같은 패터닝 공정을 통해 각 기판(10) 또는 각 기판(10) 그룹별 로 일정하게 유지하는 것은 가능하다. 하지만, 앞선 문제와 같이 노광과 같은 패터닝 공정을 통해 형성되는 첫번째 제 1 마스크 패턴(40-1)의 폭을 각 기판(10) 또는 각 기판(10) 그룹별로 일정하게 하는 것이 매우 어려운 실정이다.
따라서, 상기 첫번째 제 1 마스크 패턴(40-1)의 폭(제 1 패턴폭(H1))이 각 기판 마다 크게 차이가 나는 경우, 첫번째 피처리막(30-1)을 식각하여 형성되는 첫번째 패턴막(31-1)의 패턴 간격과 패턴 폭에 큰 차이가 발생할 수 있다. 하지만, 본 실시예에서는 첫번째 제 1 마스크 패턴(40-1)의 폭을 측정하여 후속하여 증착하는 제 1 마스크막(50-1)의 두께를 다르게 하여 첫번째 피처리막(30-1)을 식각하여 형성되는 첫번째 패턴막(31-1)의 패턴 간격과 패턴 폭의 격차를 줄일 수 있다.
즉, 본 실시예에서는 검사 장치(200) 그리고 제 2 처리 장치(300)의 동작을 제어하는 제어부(400)를 통해 적어도 하나의 기판별로 앞선 제 1 처리 장치(100)의 결함(또는 오류)을 제 2 처리 장치(300)에서 보상할 수 있다. 또한, 다수의 기판을 그룹핑하여 제 1 처리 장치(100)의 결함(또는 오류)을 제 2 처리 장치(300)에서 보상할 수 있다.
이를 도면을 참조하여 설명하면 다음과 같다.
도 2의 (b)에 도시된 바와 같이 제 1 처리 장치(100)를 통해 두번째 피처리막(30-2)이 형성된 두번째 기판(10-2) 상에 두번째 제 1 마스크 패턴(40-2)을 형성한다. 이때, 제 1 처리 장치(100)의 결함으로 인해 두번째 제 1 마스크 패턴(40-2)의 폭이 도 2의 (a)에서 설정된 제 1 패턴폭(H1)보다 작은 제 2 패턴폭(H2)으로 제작된다.
이어서, 검사 장치(200)는 제 1 처리 장치(100)에 의해 형성된 두번째 제 1 마스크 패턴(40-2)을 검사한다. 검사 장치에 의해 두번째 제 1 마스크 패턴(40-2)이 제 2 패턴폭(H2)을 가짐을 검출한다.
이어서, 측정된 결과는 제어부(400)에 전송된다. 제어부(400)는 전송받은 측정 결과(즉, 검사 결과)를 이용하여 두번째 제 1 마스크 패턴(40-2)의 폭이 제 1 패턴폭(H1)보다 작은 제 2 패턴폭(H2)을 가짐을 인지한다.
이는 기준 패턴폭(제 1 패턴폭(H1)) 값과 검사된 패턴폭(제 2 패턴폭(H2)) 간을 비교하여 결정한다. 이와 같은 결정에 따라 제어부(400)는 제 2 처리 장치(300)의 공정 조건을 제어하는 제어 신호를 출력한다. 상기 제어 신호에 따라 두번째 제 1 마스크 패턴(40-2) 측벽에 형성되는 두번째 제 1 마스크막(50-2)의 두께를 두껍게 증착한다. 이를 통해 후속 공정을 통해 형성되는 두번째 패턴막(31-2) 간의 간격의 편차를 줄일 수 있다.
여기서, 제어부(400)의 제어 신호를 제공받은 제 2 처리 장치는 도 3의 (b)에 도시된 바와 같이 제 2 막두께(D2)의 두번째 제 1 마스크막(50-2)을 형성한다. 이때, 제 2 막두께(D2)는 이전 첫번째 기판(10-1) 상에 형성되었던 첫번째 제 1 마스크막(50-1) 보다 더 두꺼운 것이 효과적이다.
이를 통해 서로 다른 두 개의 두번째 제 1 마스크 패턴(40-2) 사이에 위치한 두번째 제 1 마스크막(50-2) 간의 간격은 두번째 제 1 마스크 패턴(40-2)의 제 2 패턴폭(H2)보다 크고, 첫번째 제 1 마스크 패턴(40-1)의 제 1 패턴폭(H1)보다 작은 제 3 패턴폭(H3)이 된다. 즉, 두번째 제 1 마스크막(50-2)의 리세스 된 영역의 리 세스폭이 제 3 패턴폭(H3)인 것이 바람직하다.
여기서, 만일 도 3의 (b)의 점선에서와 같이 두번째 제 1 마스크막(50-2)의 두께를 제 1 막두께(D1)으로 할 경우, 두번째 제 1 마스크막(50-2)의 리세스된 영역의 리세스폭이 제 2 패턴폭(H2)는 물론 제 1 패턴폭(H1)보다 큰 제 4 패턴폭(H4)이 된다. 여기서, 상기 패턴폭들은 두번째 패턴막(31-2)의 패턴간격이 된다. 따라서, 상기와 같이 제 2 패턴폭(H2)과 제 4 패턴폭(H4)를 갖는 경우 두번째 패턴막(31-2)의 패턴 간격의 편차가 커지게 된다. 따라서, 두번째 제 1 마스크막(50-2)의 두께를 제 2 막두께(D2)로 증착하여 이러한 패턴 간격의 편차를 줄일 수 있다.
이와 같이 본 실시예에서는 앞선 제 1 처리 장치(100)의 결함(또는 패턴 불량)을 제 2 처리 장치에서 보상할 수 있다.
이어서, 도 4의 (b)에 도시된 바와 같이 전면 식각 공정을 통해 두번째 제 1 마스크 패턴(40-2)의 양 측면을 제외한 영역의 두번째 제 1 마스크막(50-2)을 제거하여 두번째 제 2 마스크 패턴(51-2)을 형성한다. 그리고, 노출된 두번째 제 1 마스크 패턴(40-2)을 제거한다.
이를 통해, 도 4의 (b)에서와 같이 제 2 막두께(D2)를 패턴폭으로 하는 두번째 제 2 마스크 패턴(51-2)을 제작한다. 그리고, 두번째 제 2 마스크 패턴(51-2) 사이의 간격은 그 값 편차가 크지 않는 제 2 패턴폭(H2) 및 제 3 패턴폭(H3)을 갖게 된다.
이어서, 도 5의 (b)에서와 같이 두번째 제 2 마스크 패턴(51-2)을 식각마스 크로 하는 식각 공정을 통해 두번째 피처리막(30-2)을 식각하여 제 2 막두께(D2)에 해당하는 폭을 갖고, 그 패턴 간격이 제 2 패턴폭(H2) 및 제 3 패턴폭(H3)을 갖는 두번째 패턴막(31-2)을 제작한다.
이와 같이 본 실시예에서는 제 1 처리 장치(100)의 처리 동작에 따라 제 2 처리 장치(300)의 처리 동작을 제어하여 서로 다른 첫번째 기판(10-1)과 두번째 기판(10-2)에 그 패턴 간격의 편차가 줄어든 패턴막(31-2)을 제작할 수 있다.
상술한 설명에서는 두번째 제 1 마스크 패턴(40-2)의 폭이 첫번째 제 1 마스크 패턴(40-1)의 폭보다 작은 경우에 관해 설명하였다. 하지만, 이에 한정되지 않고, 상기 두번째 제 1 마스크 패턴(40-2)의 폭이 첫번째 제 1 마스크 패턴(40-1)의 폭보다 큰 경우도 가능하다. 이때는 상기 두번째 제 1 마스크막(50-2)의 두께를 제 1 막두께(D1)보다 얇게 증착한다.
하기에서는 실시예와 비교예를 이용하여 상기 패턴막의 패턴 간격 편차를 줄일 수 있는 효과에 관해 설명한다. 후술되는 설명에서의 단위와 수치는 이에 한정되지 않고, 사용장비와 증착 타겟 및 목표로 하는 패턴 폭과 간격에 따라 다양하게 변화될 수 있다.
제 1 패턴 간격 제 1 패턴 폭 제 2 패턴 간격 제 2 패턴 폭
기준예 300 300 300 300
비교예 1 280 300 320 300
실시예 1 280 310 300 310
비교예 2 320 300 280 300
실시예 2 320 290 300 290
상기 표 1의 기준예에서는 제 1 마스크 패턴의 패턴폭을 300Å으로 하고, 제 1 마스크 패턴들 간의 제 1 패턴 간격을 1200Å으로 하였고, 제 1 마스크막의 두께를 300Å으로 증착하였다. 따라서, 기준예는 상기 조건을 통해 제 1 패턴 간격 내에 형성된 패턴막의 패턴 간격과 패턴 폭을 나타낸 결과이다.
기준예에서는 패턴들 간의 간격과 폭이 모두 300Å으로 일정하게 제작됨을 알 수 있다.
비교예 1과 실시예 1에서는 상기 제 1 마스크 패턴의 패턴폭을 280Å으로 하고, 제 1 마스크 패턴들 간의 제 1 패턴 간격은 1200Å으로 하였다. 그리고, 비교예 1에서는 제 1 마스크막의 두께를 기준예와 같은 300Å으로 증착하였고, 실시예 1에서는 기준예보다 두꺼운 310Å으로 증착하였다.
따라서, 비교예 1의 경우 제 1 패턴 간격 내에 형성된 패턴막의 패턴폭은 300Å으로 일정한 반면 패턴막들 간의 간격이 각기 280Å과 320Å으로 그 간격 편차가 40Å이 됨을 알 수 있다. 하지만, 실시예 1의 경우 패턴막의 패턴폭은 310Å으로 일정하고, 패턴막들 간의 간격은 각기 280Å과 300Å으로 그 간격 편차가 20Å으로 줄어듦을 알 수 있다.
또한, 비교예 2와 실시예 2에서는 상기 제 1 마스크 패턴의 패턴폭을 320Å으로 하고, 제 1 마스크 패턴들 간의 제 1 패턴 간격은 1200Å으로 하였다. 그리고, 비교예 2에서는 제 1 마스크막의 두께를 기준예와 같은 300Å으로 증착하였고, 실시예 2에서는 기준예보다 얇은 290Å으로 증착하였다.
따라서, 비교예 2의 경우 제 1 패턴 간격 내에 형성된 패턴막의 패턴폭은 300Å으로 일정한 반면 패턴막들 간의 간격이 각기 320Å과 280Å으로 그 간격 편차가 40Å이 됨을 알 수 있다. 하지만, 실시예 2의 경우 패턴막의 패턴폭은 290Å으로 일정하고, 패턴막들 간의 간격은 각기 320Å과 300Å으로 그 간격 편차가 20Å으로 줄어듦을 알 수 있다.
이와 같이 제 1 마스크 패턴의 패턴폭을 고려하여 제 1 마스크막의 두께를 조절하게 되면 최종 형성되는 패턴막의 간격 편차를 크게 줄일 수 있음을 알 수 있다.
물론 상술한 설명에서는 하나의 기판 마다 선행 공정에서 발생한 공정 차를 줄이기 위해 후 공정 조건을 가변시킴을 설명하였다. 하지만, 이에 한정되지 않고, 복수의 기판이 포함된 기판 그룹마다 선행 공정의 공정차를 줄이기 위해 후 공정의 조건을 가변시킬 수도 있다. 하기에서는 이와 같은 본 발명의 제 2 실시예에 따른 기판 처리 시스템에 관해 설명한다. 후술되는 설명중 앞선 제 1 실시예와 중복되는 설명은 생략한다. 후술되는 설명의 기술은 앞선 제 1 실시예에 적용될 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 기판 처리 시스템의 블록 개념도이다. 도 7은 제 2 실시예에 따른 기판 처리 시스템을 이용한 기판 처리 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 본 실시예에 따른 기판 처리 시스템은 다수의 기판(10) 각각에 제 1 박막 또는 제 1 박막 패턴을 동시에 형성하는 제 1 처리 장치(100)와, 상기 다수의 기판(10) 각각의 제 1 박막 또는 제 1 박막 패턴을 검사하는 검사 장치(200)와, 제 1 박막 또는 제 1 박막 패턴이 형성된 다수의 기판(10) 각각에 제 2 박막 또는 제 2 박막 패턴을 동시에 형성하는 제 2 처리 장치(300)와, 복수의 기판(10)을 저장하는 로드락 장치(600)와, 제 1 처리 장치(100), 검사 장치(200), 제 2 처리 장치(300) 및 로드락 장치(600)와 접속되어 적어도 하나의 기판(10)을 이송하는 이송 장치(500)와, 검사 장치(200)의 결과를 분석하고, 분석 결과에 따라 로드락 장치(600) 내에 저장된 기판(10)의 이송 순서를 조절하고, 상기 제 2 처리 장치(300)에 의해 형성되는 제 2 박막 또는 제 2 박막 패턴의 두께, 폭 및 패턴의 간격 중 적어도 하나를 조절하는 제어부(400)를 포함한다. 또한, 상기 이송 장치(500)의 일측에는 더미 기판(11)이 마련된 더미 기판 저장부(700)를 더 구비할 수 있다.
여기서, 상기 이송 장치(500)는 제 1 처리 장치(100), 검사 장치(200), 제 2 처리 장치(300) 및 로드락 장치(600) 그리고, 더미 기판 저장부와 게이트 밸브(501, 502, 503, 504, 505)와 같은 밀폐 수단을 통해 접속되는 것이 바람직하다. 이를 통해 이송 장치(500)는 로드락 장치(600)의 기판(10)을 제 1 처리 장치(100)와 제 2 처리 장치(300)에 제공할 수 있다. 또한, 이송 장치(500)는 검사 장치(200)와 제 2 처리 장치(300)의 기판(10)을 로드락 장치(600)에 제공할 수도 있다. 또한, 이송 장치(500)는 제 1 처리 장치(100)의 기판(10)을 검사 장치(200)에 제공할 수도 있다.
로드락 장치(600)는 복수의 기판(10)을 수납하는 복수의 수납부(610, 620)를 구비한다. 즉, 아무런 처리 공정을 수행하지 않은 초기 기판이 수납된 로딩 수납부(610)와, 제 1 처리 장치(100)와 제 2 처리 장치(300)에 의한 처리가 완료된 기판이 수납되는 완료 수납부(620)를 구비한다. 그리고, 로드락 장치(600)는 복수의 수납부(610, 6200) 내의 기판을 이송하는 이송 수단(630)을 더 구비할 수 있다.
본 실시예에서는 제 1 처리 장치(100)를 통해 복수의 기판(10) 각각에 제 1 박막 패턴을 형성한다. 이때, 제 1 처리 장치(100)는 다수의 기판(예를 들어 2 내지 10개의 기판)을 동시에 처리한다. 본 실시예에서는 5장의 기판을 동시에 처리한다. 따라서, 제 1 처리 장치(100)에 의한 한번의 처리 공정을 통해 다수의 기판 상에 제 1 박막 패턴이 동시에 형성된다. 이때, 제 1 처리 장치(100) 내의 국부적인 공정 조건의 변화로 인해 다수의 기판 각각에 형성되는 제 1 박막 패턴이 균일하지 않을 수 있다.
따라서, 본 실시예에서는 제 1 처리 장치(100)에 의해 처리된 기판(10)을 이송 장치(500)를 통해 검사 장치(200)로 제공한다. 이를 통해 다수의 기판(10) 각각에 형성된 제 1 박막 패턴을 검사한다. 즉, 제 1 박막 패턴의 패턴 폭을 검사한다.
각 기판에 해당하는 검사 결과를 제어부(400)에 전송된다. 제어부(400)는 전송받은 검사 결과를 저장한다. 그리고, 제어부(400)는 저장된 검사 결과를 종합하여 기판의 이송 순번을 조정한다. 즉, 이를 통해 유사한 결과 값을 기판들이 동시에 제 2 처리 장치(200)에 제공되도록 할 수 있다.
하기에서는 표 2를 참조하여 제어부(400)의 동작을 설명한다.
제 1 처리 순서 검사 결과 값
# 1 300
# 2 310
# 3 310
# 4 300
# 5 280
# 6 310
# 7 280
# 8 300
# 9 300
# 10 310
# 11 300
# 12 310
표 2에서는 제 1 처리 장치에 의해 처리된 기판(10)의 순서와 이에 따른 검사 결과 값을 나타낸 것이다. 이때, 제 1 처리 공정이 완료된 기판은 로드락(600)의 완료 수납부(620)에 상기 표 2에서와 같으 순서로 정렬되어 있다.
따라서, 일반적인 경우에는 제 2 처리 장치(300)에서 한번에 처리될 수 있는 기판(10)의 개수가 5개 일 경우에는 순차적으로 #1 부터 #5까지의 기판(10)이 로드락(600)에서 제 2 처리 장치(300)로 이송된다.
하지만, 본 실시예에서는 제어부(400)에 의해 상기 순서와 상관 없이 상기 처리 결과 값이 유사한 기판(10)들이 로드락(600)에서 제 2 처리 장치(300)로 이송된다. 즉, 검사 결과 값이 300인 5개의 기판 즉, #1, #4, #8, #9 및 #11 번째의 기판이 제어부(400)의 제어 신호에 의해 제 2 처리 장치(300)로 제공된다. 이후, 검사 결과 값이 310인 5개의 기판 즉, #2, #3, #6, #10 및 #12 번째의 기판이 제 2 처리 장치(300)로 제공된다. 이를 통해 제 1 처리 장치(200)에 의해 각 기판(10)에 형성된 제 1 박막 패턴이 유사한 기판들 끼리(즉, 기판 그룹별) 제 2 처리 장치(300)에 제공될 수 있다. 이를 통해 세미 배치 타입 장치에서의 기판들 간의 박막 패턴의 균일도를 향상시킬 수 있다. 그리고, 검사 결과 값이 280인 2개의 기판 즉, #5 및 #7 번째의 기판은 제 2 처리 장치(300)로 제공된다. 이때, 제 2 처리 장치(300)는 동싱에 5장의 기판을 처리한다. 따라서, 본 실시에에서는 더미 기판 저장부(700)에 배치된 3장의 더미 기판이 제 2 처리 장치(300)에 제공되어 공정이 수행되는 것이 바람직하다. 이를 통해 제 2 처리 장치(300)의 박막 처리 효율을 증대시킬 수 있다.
상술한 바와 같은 제어부(400)의 동작을 프로그래밍법을 통해 수행될 수 있다. 이때, 유사 값의 범위는 먼저, 동일 값이 최우선 값이 되고, ±1 내지 5% 이내의 값이 차우선 값이 되고, 이후에는 ±1 내지 5%씩 증가시켜 유사 값을 결정한다.
예를 들어 검사 값이 300, 300, 320, 315, 305, 330, 304, 310, 335, 330이고, 차우선 값을 ±2% 범위 내에서 선택하고, 이후, ±2% 범위씩 증가시켜 유사 값을 결정하는 경우를 생각하면 다음과 같다. 먼저, 기준 값이 300인 경우, 300과 동일한 두개의 값 즉, 300, 300이 먼저 선택되고, 이어서, 300에 대하여 ±2% 이내에 위치한 값 즉, 304, 305가 선택되고, 이어서, 300에 대하여 ±4% 이내에 위치한 값 즉, 310을 선택하고, 이어서, 300에 대하여 ±6% 이내에 위치한 값 즉, 315를 선택하고, 300에 대하여 ±8% 이내에 위치한 값 즉, 320을 선택하고, 300에 대하여 ±10% 이내에 위치한 값 즉, 330, 330을 선택하고, 이어서, 300에 대하여 ±12% 이내에 위치한 값 즉, 335가 선택된다. 따라서, 이들이 정렬되어 300, 300, 304, 305, 310 값을 갖는 기판 그룹이 먼저 제 2 처리 장치(300)에 제공되어 공정이 수행되고, 315, 320, 330, 330, 335 값을 갖는 기판 그룹이 이후 제 2 처리 장치(300)에 제공되어 공정이 수행된다.
물론 이에 한정되지 않고, 제어부(400)에서 상기 검사 결과 값을 이용하여 기판(10)의 이송 순번을 제어하는 방식은 매우 다양할 수 있다. 예를 들어 처리 결과 값을 오름 차순 또는 내림 차순으로 정렬 시킨 다음, 처리 결과 값에 따라 정렬된 기판들을 제 2 처리 장치(300)가 한번에 처리할 수 있는 기판 수만큼 분리하여, 제 2 처리 장치(300)에 상기 순서에 따라 제공할 수도 있다.
이때, 제어부(400)는 정렬된 기판(10)들의 처리 결과 값의 평균을 계산하고, 그 계산된 결과 값과 기준 값을 비교하여 제어 신호를 제 2 처리 장치(300)에 제공한다. 이는 앞선 표 1에서 설명한 바와 같이 기준 값이 300Å이고, 결과 값이 280Å인 경우, 후속 공정을 통해 증착되는 막의 두께는 기준 값때 보다 더 두껍게 증착하고, 결과 값이 310Å인 경우, 후속 공정을 통해 증착되는 막의 두께는 기준 값 때 보다 더 얇게 증착한다.
따라서, 제 2 처리 장치(300)는 제어부(400)의 제어 신호에 따라 그 처리 공정을 조절하여 제 1 박막 패턴이 형성된 기판(10) 상에 제 2 박막 및/또는 제 2 박막 패턴을 형성한다. 이때, 상기 처리 공정은 앞선 제 1 실시예에서와 같이 제 2 처리 장치(300)에 의해 증착되는 박막의 두께를 제 1 처리 장치(100)의 결과에 따라 가변시킴을 지칭한다.
이를 통해 복수의 기판(10) 각각에 형성되는 제 1 및 제 2 박막으로 구성된 막 또는 제 1 및 제 2 박막 패턴으로 구성된 막 패턴을 다수 기판 별로 균일하게 가져 갈 수 있다.
하기에서는 도 6 및 도 7을 참조하여 본 실시예에 따른 기판 처리 방법을 설명한다.
로드락 장치(600)의 로딩 수납부(610)에 다수의 기판(10)을 로딩시킨다. 이어서, 이송 장치(500)를 통해 상기 로딩 수납부(610)의 기판 중 다수의 기판(10)을 제 1 처리 장치(100)로 이동시킨다. 예를 들어 5개의 기판(10)을 제 1 처리 장치(100)로 이동시킨다.
이어서, 제 1 처리 장치(100)를 통해 다수의 기판(10)에 제 1 처리를 수행한다(S110). 이때, 제 1 처리는 박막 증착 공정을 포함한다. 물론 박막 식각 공정, 마스크 형성 공정 및 기판 세정 공정 등을 더 포함할 수 있다. 즉, 제 1 처리를 통해 기판(10) 상에 제 1 박막 패턴이 형성된다.
이어서, 제 1 처리 공정이 완료된 다수의 기판(10) 각각을 검사 장치(200)로 검사하고, 검사 결과를 제어부(400)에 전송하고 저장한다(S120). 이때, 검사 장치(200)는 각 기판(10)에 형성된 박막 패턴의 폭을 검사한다. 그리고, 그 검사 결과를 해당 기판(10)별로 제어부(400)에 전송한다. 제어부(400)는 상기 검사 결과를 각 기판(10) 별로 순차적으로 저장한다.
이어서, 제어부(400)는 로딩 수납부(610)에 수납된 모든 기판(10)에 대하여 제 1 처리 가 수행되었는지 판단한다(S130). 즉, 로드락 장치(600)의 로딩 수납부(610)에 기판(10)이 남아 있는지 유무를 판단한다. 물론 이에 한정되지 않고, 미리 설정된 기판 개수로 이를 판단할 수도 있다.
이때, 기판(10) 남아 있는 경우에는 상기 기판(10) 중 다수의 기판(10)을 제 1 처리 장치(100)를 통해 제 1 처리를 실시하고, 검사 장치(200)를 통해 이를 검사하는 공정을 반복 수행한다. 여기서, 만일 전체 기판의 개수가 20개이고 제 1 처리 장치(100)에 의해 한번에 처리되는 기판의 개수가 5개인 경우에는 총 4번의 공정 반복을 수행한다.
한편, 로딩 수납부(610)에 기판(10)이 남아 있지 않은 경우에는 모든 기판(10)에 대한 제 1 처리가 완료됨을 의미한다.
이어서, 제어부(400)는 검사 결과 값을 이용하여, 로드락 장치(600)의 로딩 수납부(610)에 로딩된 순서가 아닌 유사 검사 결과 값을 갖는 기판들을 제 2 처리 장치(200)에 제공하여 제 2 처리 공정을 실시한다(S140). 이때, 앞서 언급한 바와 같이 제어부(400)는 유사 결과 값의 평균을 계산한다. 그리고, 상기 평균 값을 이용하여 제 2 처리 장치(300)의 처리 공정 조건을 조절하는 제어 신호를 제 2 처리 장치(300)에 제공한다. 제 2 처리 장치는 제어부(400)의 제어 신호에 따라 그 처리 공정을 가변시켜 제 2 처리 공정을 수행한다,
여기서, 제 2 처리 공정은 박막 증착 공정을 포함한다. 물론 박막 식각 공정, 마스크 형성 공정 및 기판 세정 공정 등을 더 포함할 수 있다.
이때, 제 2 처리 공정은 제어부(400)의 제어 신호에 따라 그 처리 공정의 공정 조건들이 가변된다. 이를 통해 기판(10) 상에 형성되는 제 2 박막의 두께가 가변되거나, 제 2 박막 패턴의 폭 또는 패턴의 간격이 가변될 수 있다.
이는 앞선 제 1 실시예에서 설명한 바와 같이 제 1 처리 장치(100)의 제 1 처리 공정시 증착되는 박막의 두께가 기준치 보다 두꺼운 경우에는 제 2 처리 장치(300)의 제 2 처리 공정시 증착되는 박막의 두께를 얇게 증착한다. 또한, 제 1 처리 공정시 증착되는 박막의 두께가 기준치보다 얇을 경우에는 제 2 처리 공정시 증착되는 박막의 두께를 더 두껍게 증착한다.
이때, 제 2 처리 장치(300)에 의한 처리 공정이 완료된 기판(10)들은 로드락 장치(600)의 완료 수납부(620)에 수납된다. 제어부(400)는 모든 기판(10)에 대한 제 2 처리 공정이 완료되었는지를 판단한다(S150). 판단결과 완료가 되지 않았을 경우에는 남은 기판에 대한 제 2 처리 공정을 수행한다. 완료된 경우에는 공정을 종료하고, 완료 수납부(630)의 기판(10)들을 시스템 외부로 배출시킨다.
이와 같이 본 실시예에서는 다수 기판 별로 그 막 또는 막 패턴의 균일성을 일정하게 유지할 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 제 1 실시예에 따른 기판 처리 시스템의 블록 개념도.
도 2 및 도 3은 제 1 실시예에 따른 기판 처리 시스템에 따른 기판 처리 방법을 설명하기 위한 서로 다른 두개 기판의 단면도.
도 4 내지 도 7은 제 1 실시예의 변형예에 따른 기판 처리 방법을 설명하기 위한 서로 다른 두 기판의 단면도.
도 8은 본 발명의 제 2 실시예에 따른 기판 처리 시스템의 블록 개념도.
도 9는 제 2 실시예에 따른 기판 처리 시스템을 이용한 기판 처리 방법을 설명하기 위한 흐름도.
<도면의 주요 부호에 대한 부호의 설명>
100, 300 : 처리 장치 200 : 검사 장치
400 : 제어부 500 : 이송 장치
600 : 로드락 장치

Claims (13)

  1. 적어도 하나의 기판 상에 제 1 처리 공정을 통해 제 1 박막 패턴을 형성하는 제 1 처리 장치;
    상기 기판 상의 상기 제 1 박막 패턴을 검사하는 검사 장치;
    상기 제 1 박막 패턴이 형성된 적어도 하나의 기판상에 제 2 처리 공정을 통해 제 2 박막을 형성하는 제 2 처리 장치; 및
    상기 검사 장치의 검사 결과를 분석하고, 분석 결과에 따라 상기 제 2 처리 공정의 처리 공정 조건을 가변시키는 제어 신호를 상기 제 2 처리 장치에 제공하는 제어부를 포함하는 기판 처리 시스템.
  2. 청구항 1에 있어서,
    상기 검사 장치는 상기 기판의 제 1 박막 패턴의 패턴폭을 검사하는 검사부와, 상기 제 1 처리 장치의 상기 기판을 상기 검사부로 이동시키는 이송 수단을 포함하고,
    상기 검사 장치의 기판을 상기 제 2 처리 장치로 이송하는 이송 장치를 포함하는 기판 처리 시스템.
  3. 청구항 1에 있어서,
    복수의 기판을 저장하는 로드락 장치; 및
    상기 제 1 처리 장치, 상기 검사 장치, 상기 제 2 처리 장치 및 상기 로드락 장치에 접속되어 상기 기판을 이송하는 이송 장치를 더 포함하는 기판 처리 시스템.
  4. 청구항 3에 있어서,
    상기 제어부는 분석 결과값을 복수의 기판에 대응하도록 데이터화하고, 상기 데이터를 순차적으로 재정렬하여 재정렬된 데이터를 상기 로드락 장치에 제공하여 상기 로드락 장치에 저장된 기판을 데이터 값에 따라 상기 제 2 처리 장치에 이송시키는 기판 처리 시스템.
  5. 청구항 4에 있어서,
    상기 제어부는 상기 제 2 처리 장치에서 한번에 처리될 수 있는 기판의 개수에 해당하는 데이터를 각기 그룹화하고, 상기 각 그룹의 상기 분석 결과의 평균에 따라 상기 제어 신호를 생성하는 기판 처리 시스템.
  6. 청구항 1에 있어서,
    상기 제 1 및 제 2 처리 장치는 박막 증착 장치를 포함하고, 식각 장치, 세정 장치 및 리소그리피 장치 중 적어도 하나를 더 포함하는 기판 처리 시스템.
  7. 적어도 하나의 기판 상에 제 1 처리 공정 조건으로 제 1 처리 공정을 수행하는 단계;
    상기 기판 상에 수행된 제 1 처리 공정의 결과를 검사하는 단계; 및
    상기 제 1 처리 공정이 수행된 적어도 하나의 기판에 제 2 처리 공정 조건으로 제 2 처리 공정을 수행하되, 상기 검사 결과에 따라 상기 제 2 처리 공정 조건을 가변시키는 단계를 포함하는 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 제 1 및 제 2 처리 공정은 적어도 한번의 막 증착 공정을 포함하고, 포토 리소그라피 공정, 식각 공정 및 세정 공정을 더 포함하는 기판 처리 방법.
  9. 청구항 8에 있어서,
    상기 제 1 처리 공정을 수행하는 단계는,
    상기 기판상에 박막 패턴을 형성하는 단계를 포함하고,
    상기 검사 단계는,
    상기 기판 상의 상기 제 1 박막 패턴의 패턴폭을 검사하는 단계와,
    상기 검사된 제 1 박막 패턴의 패턴폭 값과, 기준 값을 비교하는 단계를 포함하고,
    상기 제 2 처리 공정을 수행하는 단계는,
    상기 패턴폭 값과 상기 기준 값이 동일한 경우에는 초기 설정된 제 2 처리 공정 조건으로 상기 기판 전면에 제 1 두께의 박막을 형성하거나,
    상기 패턴폭 값이 상기 기준 값보다 작은 경우에는 가변된 제 2 처리 공정 조건으로 상기 기판 전면에 상기 제 1 두께보다 얇은 제 2 두께의 박막을 형성하거나,
    상기 패턴폭 값이 상기 기준 값보다 큰 경우에는 가변된 제 2 처리 공정 조건으로 상기 기판 전면에 상기 제 1 두께보다 두꺼운 제 3 두께의 박막을 형성하는 기판 처리 방법.
  10. 청구항 7에 있어서,
    상기 제 1 처리 공정을 수행하는 단계 전에,
    복수의 기판을 마련하는 단계를 더 포함하고,
    상기 제 2 처리 공정을 수행하는 단계 전에,
    상기 제 1 처리 공정 단계와 검사 단계를 적어도 한번 수행하여 모든 기판 각각에 대응하는 제 1 처리 공정의 결과값을 저장하는 단계;
    상기 결과 값을 데이터화 하고 이를 내림 차순 또는 올림 차순으로 순차적으로 재배열하는 단계;
    상기 제 2 처리 공정에서 한번에 수행될 수 있는 기판의 개수만큼씩 재배열된 데이터 값을 순차적으로 그룹핑하는 단계를 포함하는 기판 처리 방법.
  11. 청구항 10에 있어서,
    상기 그룹핑된 데이터 값에 해당하는 기판들에 대하여 상기 제 2 처리 공정을 수행하는 기판 처리 방법.
  12. 청구항 10에 있어서,
    상기 그룹핑하는 단계 이후,
    상기 그룹핑된 상기 결과 값들의 평균을 계산하는 단계; 및
    상기 평균 값과 기준 값을 비교하는 단계를 더 포함하는 기판 처리 방법.
  13. 청구항 12에 있어서,
    상기 그룹핑된 상기 결과 값에 해당하는 적어도 하나의 기판에 상기 제 2 처리 공정을 수행하되, 상기 평균 값과 상기 기준 값의 비교 결과에 따라 상기 제 2 처리 공정 조건을 가변시키는 기판 처리 방법.
KR20080079728A 2008-08-14 2008-08-14 기판 처리 시스템 및 방법 KR101488823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080079728A KR101488823B1 (ko) 2008-08-14 2008-08-14 기판 처리 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080079728A KR101488823B1 (ko) 2008-08-14 2008-08-14 기판 처리 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20100021032A true KR20100021032A (ko) 2010-02-24
KR101488823B1 KR101488823B1 (ko) 2015-02-04

Family

ID=42090872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080079728A KR101488823B1 (ko) 2008-08-14 2008-08-14 기판 처리 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101488823B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080502A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 기판 처리 장치 및 방법
KR20070080515A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 기판 처리 장치 및 방법
KR20070080767A (ko) * 2006-02-08 2007-08-13 삼성전자주식회사 기판 처리 장치 및 방법

Also Published As

Publication number Publication date
KR101488823B1 (ko) 2015-02-04

Similar Documents

Publication Publication Date Title
KR101413661B1 (ko) 적합한 자체 정렬 이중 패터닝을 위한 시퀀스 계측에 기초한 프로세스 조정
JP4527652B2 (ja) 露光条件設定方法、基板処理装置およびコンピュータプログラム
US8440475B2 (en) Alignment calculation
KR20210013648A (ko) 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
JP7447126B2 (ja) 光学積層体の堆積及び装置内計測
JP2010041051A (ja) 金属ゲート構造への多層/多入力/多出力(mlmimo)モデルの使用方法
JP2009246368A (ja) 多層/多入力/多出力(mlmimo)モデル及び当該モデルの使用方法
KR20180051480A (ko) 반도체 장비에 대한 챔버 성능 매칭을 위한 방법
KR101367238B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
KR20090046801A (ko) 기판 처리 방법, 프로그램, 컴퓨터 판독 가능한 저장 매체,및 기판 처리 시스템
WO2021030833A1 (en) Model based control of wafer non-uniformity
KR102610587B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체, 및 기판 처리 시스템
US8229205B2 (en) Pattern matching method in manufacturing semiconductor memory devices
KR101488823B1 (ko) 기판 처리 시스템 및 방법
KR100571370B1 (ko) 프로세싱 툴에서 1이상의 판형 물체의 프로세싱파라미터들을 조정하는 방법
JP2994321B2 (ja) 製造工程の生産管理システム
US20210183712A1 (en) Substrate treatment method and substrate treatment system
CN113075867A (zh) 基片处理方法和基片处理系统
JP2023513667A (ja) マルチステッププロセス検査方法
KR20170021218A (ko) 반도체 웨이퍼 처리 분석 방법 및 장치
US11726134B2 (en) Substrate inspection device and substrate inspection method
He et al. Calculation method of intra-field CDU and inter-field CDU revisited for advanced immersion lithography
CN116013769A (zh) 一种晶圆结构及其晶圆弯曲度的调控方法
US6777345B2 (en) Patterning methods for fabricating semiconductor devices
CN115939031A (zh) 一种晶圆结构及其晶圆弯曲度的调控方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4