KR20100020300A - Mask of wafer for semi-conductor - Google Patents

Mask of wafer for semi-conductor Download PDF

Info

Publication number
KR20100020300A
KR20100020300A KR1020080079015A KR20080079015A KR20100020300A KR 20100020300 A KR20100020300 A KR 20100020300A KR 1020080079015 A KR1020080079015 A KR 1020080079015A KR 20080079015 A KR20080079015 A KR 20080079015A KR 20100020300 A KR20100020300 A KR 20100020300A
Authority
KR
South Korea
Prior art keywords
mask
wafer
scribe line
mark
exposure
Prior art date
Application number
KR1020080079015A
Other languages
Korean (ko)
Other versions
KR101010817B1 (en
Inventor
박종찬
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080079015A priority Critical patent/KR101010817B1/en
Publication of KR20100020300A publication Critical patent/KR20100020300A/en
Application granted granted Critical
Publication of KR101010817B1 publication Critical patent/KR101010817B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A mask of wafer for a semiconductor is provided to expose many exposure shot domains to the outside by arranging an alignment key and a monitoring key at the same line. CONSTITUTION: A mask of wafer for a semiconductor has an edge and a scribe line(120) which forms as a cross shape at the center of the mask of wafer. The mask for the semiconductor wafer comprises a mark collection area(10). The mark collection area has the scribe line on the mask. Various kind of mark patterns are inserted into the scribe line. The mark collection area of the scribe line arranged one region selected from X-Y coordinate of a mask.

Description

반도체 웨이퍼용 마스크{Mask of wafer for semi-conductor}Mask of wafer for semi-conductor

본 발명은 반도체 웨이퍼용 마스크에 관한 것으로서, 더욱 상세하게는 레티클 상에 각종 얼라인먼트 키 및 모니터링 키들의 배치를 변경하여 웨이퍼 내에 불필요한 공간 발생을 최소화한 반도체 웨이퍼용 마스크에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask for semiconductor wafers, and more particularly, to a mask for semiconductor wafers in which arrangement of various alignment keys and monitoring keys on a reticle is minimized to minimize unnecessary space in the wafer.

반도체 소자를 제조하기 위한 공정중 웨이퍼 상에 소정의 패턴을 형성하기 위한 포토리소그래피(Photolithography) 공정에 있어서의 노광 공정은, 웨이퍼의 상면에 감광유제(Photo Resist)를 도포하여 구운 후, 상기 웨이퍼의 상면에 소정의 광 차단막 회로 패턴이 형성된 레티클(Reticle)을 배치하고, 상기 레티클 상부에서 자외선을 투과시켜 레티클의 패턴을 웨이퍼 상에 노출시켜 전사하는 노광공정(Exposure Process)이 포함된다.In the photolithography process for forming a predetermined pattern on a wafer during the process of manufacturing a semiconductor device, an exposure process is performed by applying a photoresist to the upper surface of the wafer and baking the same. An exposure process includes disposing a reticle having a predetermined light blocking film circuit pattern formed on the upper surface, exposing ultraviolet rays from the upper portion of the reticle, exposing the pattern of the reticle on the wafer, and transferring the reticle.

상기 노광공정은, 레티클에 형성된 패턴을 웨이퍼 표면의 패턴과 일치시키는 정렬(Align) 공정과, 자외선을 부분적으로 투과시켜 해당 웨이퍼의 포토레지스트를 선택적으로 노광시키는 노광(Exposure) 공정으로 이루어진다.The exposure step includes an alignment step of matching the pattern formed on the reticle with the pattern on the surface of the wafer, and an exposure step of selectively exposing the photoresist of the wafer by partially transmitting ultraviolet rays.

이러한 노광 공정 전에, 웨이퍼의 대체적인 위치 검출을 하는 얼라이먼트 공정이 수행되는 바, 상기 얼라인먼트 공정은 예컨대, 웨이퍼의 외형을 기준으로 하거나, 혹은 웨이퍼 상의 각종 얼라이먼트 키(alignment key) 및 모니터링 키(monitoring key)로 이루어진 마크(mark)를 검출함으로써 수행된다. Prior to such an exposure process, an alignment process is performed which performs alternative position detection of the wafer, which alignment process is based on, for example, the appearance of the wafer, or various alignment keys and monitoring keys on the wafer. By detecting a mark consisting of

이러한 방식은 웨이퍼의 노광 샷 영역들 중, 복수의 샘플 샷, 예를 들면, 1, 2, 3, 4를 선택하여 놓고 이 샘플 노광 샷 영역의 스크라이브 라인(scribe line) 상에 부설된 마크의 위치를 순차적으로 계측하고, 이 계측 결과와 샷 배열의 설계치에 의거하여 소위 최소 자승법 등에 의한 통계 연산을 하여 웨이퍼 상의 전 샷 배열 데이터를 구하고 난 다음 상기와 같은 노광 공정이 실시되는 것이다.This method selects a plurality of sample shots, for example, 1, 2, 3, 4 from among the exposure shot regions of the wafer, and positions the marks placed on the scribe lines of the sample exposure shot regions. Are sequentially measured, and based on the measurement result and the design value of the shot array, statistical calculation is performed by the so-called least squares method, etc. to obtain all the shot array data on the wafer, and then the above exposure process is performed.

첨부한 도 3은 종래의 반도체 웨이퍼용 마스크에 각종 마크가 배치된 상태를 나타내는 도면으로서, 노광 공정을 수행 시, 해당 공정이 정확하게 수행되었는지 여부를 측정하거나 모니터링하기 위하여 첨부도면에 도시된 바와 같이, 얼라인먼트 키(alignment key) 및 모니터링 키(monitoring key) 등의 마크(mark)(130)를 레티클 상에 그려진 회로도의 스크라이브 라인(scribe line)(110)에 삽입하게 된다. FIG. 3 is a view illustrating a state in which various marks are disposed on a mask for a conventional semiconductor wafer. As illustrated in the accompanying drawings, in order to measure or monitor whether the process is correctly performed when performing an exposure process, A mark 130 such as an alignment key and a monitoring key is inserted into a scribe line 110 of the circuit diagram drawn on the reticle.

한편, 상기 웨이퍼(100) 한 장의 정해진 규격 내에 얼마나 많은 칩(140)을 생산할 수 있는가가 중요시되고 있는 상황에서 반도체 제조회사에서는 스크라이브 라인(120)의 크기를 축소시키는데 사활을 걸고 있다. On the other hand, in a situation where it is important to how many chips 140 can be produced within a predetermined standard of a single wafer 100, a semiconductor manufacturing company is making efforts to reduce the size of the scribe line 120.

그런데, 각 반도체 공정에서 필요로 하는 상기 얼라인먼트 키 및 모니터링 키 등의 각종 마크(130) 또한 양품의 칩(140) 생산을 위해 필요한 것들이므로 칩(140)과 칩(140) 사이에 일정한 크기의 스크라이브 라인(120)이라는 공간이 필수 적으로 확보되어야 하는 문제점이 있다. However, various marks 130 such as the alignment key and the monitoring key required in each semiconductor process are also necessary for producing the chip 140 of good quality, so that a scribe of a certain size is formed between the chip 140 and the chip 140. There is a problem that a space called line 120 must be secured.

다시 말해서, 상기 스크라이브 라인(120)의 크기가 증가하면 할수록 결국 버려지는 공간이 증가하게 되어 웨이퍼(100)의 실제 정해진 규격 내에서 생산되는 칩(140) 수가 줄어들게 되므로 상기 얼라인먼트 키 및 모니터링 키 등의 마크(130)가 정상적으로 확보되면서 스크라이브 라인(120)을 효과적으로 유지할 수 있는 방안이 필요하다. In other words, as the size of the scribe line 120 increases, the space that is eventually discarded increases, thereby reducing the number of chips 140 produced within the actual specification of the wafer 100, such as the alignment key and the monitoring key. While the mark 130 is normally secured, a method for effectively maintaining the scribe line 120 is required.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 종래의 스크라이브 라인 상에 불규칙하게 배치되어 있는 얼라인먼트 키 및 모니터링 키 등의 마크들을 일측에 수집 배치하여 웨이퍼 내에 불필요한 공간 발생을 최소화함으로써, 보다 많은 노광 샷 영역을 정해진 규격의 웨이퍼 내에서 노광 가능하고, 이를 통해 보다 많은 칩을 생산할 수 있는 반도체 웨이퍼용 마스크를 제공하고자 한다. Accordingly, the present invention has been invented to solve the above problems, by collecting and arranging marks such as an alignment key and a monitoring key irregularly arranged on a conventional scribe line on one side to minimize unnecessary space in the wafer. In addition, the present invention provides a mask for a semiconductor wafer capable of exposing more exposure shot regions within a wafer of a predetermined standard, and thereby producing more chips.

상기와 같은 목적을 달성하기 위하여 본 발명은 테두리부와, 중심부에 십자(+) 형상으로 이루어진 스크라이브 라인을 갖는 반도체 웨이퍼용 마스크에 있어서, 상기 스크라이브 라인(120)에 삽입되는 각종 마크(130)의 패턴 전체를 일측으로 수집하여 배치시킬 수 있도록 마스크(110) 상의 일측 끝단의 선택된 스크라이브 라인(120)의 면적이 상대적으로 크게 형성된 마크 수집영역(10)이 구비되는 동시에, 이 외의 스크라이브 라인(120)의 면적은 상대적으로 축소되도록 구성된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a mask for a semiconductor wafer having an edge portion and a scribe line formed in a cross shape (+) at the center of the various marks 130 inserted into the scribe line 120. A mark collection area 10 having a relatively large area of the selected scribe line 120 on one end of the mask 110 is provided to collect and arrange the entire pattern to one side, and the other scribe lines 120 are provided. The area of is characterized in that configured to be reduced relatively.

바람직한 실시예로서, 상기 스크라이브 라인(120)의 마크 수집영역(10)은 마스크(110)의 X좌표 또는 Y좌표의 상,하 단부 중, 선택된 어느 한 위치에 배치되는 것을 특징으로 한다. In an exemplary embodiment, the mark collection region 10 of the scribe line 120 may be disposed at any one of the upper and lower ends of the X coordinate or the Y coordinate of the mask 110.

이상에서 본 바와 같이, 본 발명에 따른 반도체 웨이퍼용 마스크에 의하면, 노광 샷 영역 당 동일한 개수의 칩이 존재함에도 스크라이브 라인의 크기가 줄어 노광 샷 영역의 단위 사이즈의 축소를 확보하고, 이를 통해 보다 많은 노광 샷 영역을 정해진 규격의 웨이퍼 내에서 노광할 수 있어 보다 많은 칩을 생산할 수 있는 효과가 있다.As described above, according to the mask for a semiconductor wafer according to the present invention, even if the same number of chips per exposure shot area, the size of the scribe line is reduced to secure a reduction in the unit size of the exposure shot area, thereby more The exposure shot region can be exposed in a wafer of a predetermined standard, thereby producing more chips.

이하, 첨부도면을 참조하여 본 발명의 구성에 대해 상세하게 설명하면 다음과 같다. Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1은 본 발명에 따른 반도체 웨이퍼용 마스크에 각종 마크가 배치된 상태를 나타내는 도면이고, 도 2는 본 발명에 따른 웨이퍼 상의 노광 샷 영역을 나타내는 도면이다.1 is a view showing a state in which various marks are arranged on a mask for a semiconductor wafer according to the present invention, and FIG. 2 is a view showing an exposure shot region on a wafer according to the present invention.

본 발명은 도 1에 도시된 바와 같이, 레티클 상에 정렬도 확인 및 보정을 실시하는 동시에 모니터링 하는 각종 얼라인먼트 키(alignment key) 및 모니터링 키(monitoring key) 등의 마크(mark)(130)가 스크라이브 라인(scribe line)(120) 상 X좌표 또는 Y좌표의 상,하 단부에 수집되어 배치된다.According to the present invention, as shown in FIG. 1, marks 130, such as alignment keys and monitoring keys, which are monitored while simultaneously checking and correcting the degree of alignment on the reticle are scribed. The scribe line 120 is collected and disposed at the upper and lower ends of the X coordinate or the Y coordinate.

이때, 상기 스크라이브 라인(120)은 단위 마스크(110)의 테두리부와, 중심부에 십자(+) 형상으로 이루어져 있다. In this case, the scribe line 120 is formed in a cross shape (+) in the edge portion and the central portion of the unit mask (110).

본 발명에 따른 바람직한 실시예에서는 첨부도면에서와 같이 상기 마스크(110) 상의 스크라이브 라인(120) Y좌표 방향 하단부에 상기 마크(130)가 가로방향으로 길게 수집되는 마크 수집영역(10)이 배치되므로 이를 제외한 나머지 스크라이브 라인(120)은 그 면적에 대한 축소가 가능해져 노광 샷 영역 사이즈의 X좌표 방향의 간격이 줄어들게 된다.In the preferred embodiment according to the present invention, as shown in the accompanying drawings, the mark collection region 10 in which the mark 130 is collected in the horizontal direction is disposed at the lower end of the Y-coordinate in the scribe line 120 on the mask 110. Except for this, the remaining scribe lines 120 can be reduced in size, thereby reducing the interval in the X coordinate direction of the exposure shot region size.

단, 상기 노광 샷 영역 사이즈의 Y좌표 방향은 상기 마크 수집영역(10)의 형성으로 인하여 상대적으로 그 간격이 늘어나게 된다.However, the Y-coordinate direction of the exposure shot region size is relatively increased due to the formation of the mark collection region 10.

한편, 실제 공정에서, 상기 각종 얼라인먼트 키(alignment key) 및 모니터링 키(monitoring key) 등의 마크(130)는 모든 노광 샷 영역 단위에 필요하지 않게 된다. On the other hand, in the actual process, marks 130 such as the alignment keys and the monitoring keys are not required for every exposure shot area unit.

즉, 실제로 측정되거나 모니터링 되는 영역은 웨이퍼(100) 내의 대표적인 평균값을 나타낼 수 있는 5 ~ 8군데 정도이므로 노광시에는 필요로 하는 위치의 노광 샷 영역만을 Y좌표 방향으로 연장하여 전체적으로 노광하고, 나머지 노광 샷 영역들은 각종 키들이 존재하기 직전까지의 영역을 노광하게 된다.That is, since the area to be actually measured or monitored is about 5 to 8 places which can represent a representative average value in the wafer 100, during exposure, only the exposure shot area of the required position is extended in the Y-coordinate direction and exposed as a whole. The shot regions expose an area until just before various keys exist.

다시 말해서, 도 2에 도시된 바와 같이 상기 마크(130)가 위치한 노광 샷 영역에는 그 마크(130)가 위치한 스크라이브 라인(120) 전체에도 노광을 실시하며, 나머지 마크(130)가 존재하지 않는 노광 샷 영역들은 평상시와 동일한 노광 작업을 실시하게 되는 것이다. In other words, as shown in FIG. 2, the entire shot of the scribe line 120 where the mark 130 is located is exposed in the exposure shot region where the mark 130 is positioned, and the remaining mark 130 is not exposed. The shot regions are subjected to the same exposure operation as usual.

첨부한 도 2는 본 발명에 따른 웨이퍼 내의 노광 샷 영역을 나타내는 도면으로서, 도 2에서 노광이 실시되는 본 발명에 따른 마스크(110)는 웨이퍼(100) 상에 5군데 위치하는 것을 나타내고 있다. FIG. 2 is a view showing an exposure shot region in the wafer according to the present invention, in which the mask 110 according to the present invention, to which the exposure is performed in FIG. 2, is positioned on the wafer 100.

이는 노광 샷 영역 단위 사이즈의 축소가 가능하게 되어 보다 많은 노광 샷 영역을 정해진 규격의 웨이퍼(100) 내에서 노광하게 된다.This makes it possible to reduce the size of the exposure shot area unit, thereby exposing more exposure shot areas in the wafer 100 of a predetermined standard.

즉, 상기 노광 샷 영역 당 동일한 개수의 칩(140)이 존재함에도 스크라이브 라인(120)의 크기가 줄어들어 노광 샷 영역 단위 사이즈의 축소가 가능하게 되는 것으로서, 이를 통해 웨이퍼(100) 상에서 보다 많은 칩(140)을 생산 가능하게 된다.That is, even though the same number of chips 140 exist in the exposure shot region, the size of the scribe line 120 is reduced, so that the size of the exposure shot region unit can be reduced, thereby increasing the number of chips on the wafer 100. 140) can be produced.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않으며, 특허청구범위에서 청구된 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다. Although the above has been shown and described with respect to the preferred embodiments of the present invention, the present invention is not limited to the above-described embodiment, in the technical field to which the present invention pertains without departing from the spirit of the invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes will fall within the scope of the claims set forth.

도 1은 본 발명에 따른 반도체 웨이퍼용 마스크에 각종 마크가 배치된 상태를 나타내는 도면,1 is a view showing a state in which various marks are arranged on a mask for a semiconductor wafer according to the present invention;

도 2는 본 발명에 따른 웨이퍼 상의 노광 샷 영역을 나타내는 도면,2 shows an exposure shot area on a wafer according to the present invention;

도 3은 종래의 반도체 웨이퍼용 마스크에 각종 마크가 배치된 상태를 나타내는 도면이다. 3 is a view showing a state in which various marks are arranged on a mask for a conventional semiconductor wafer.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 마크 수집영역 100 : 웨이퍼 10: mark collection area 100: wafer

110 : 마스크 120 : 스크라이브 라인 110: mask 120: scribe line

130 : 마크 140 : 칩130: Mark 140: Chip

Claims (2)

테두리부와, 중심부에 십자(+) 형상으로 이루어진 스크라이브 라인을 갖는 반도체 웨이퍼용 마스크에 있어서, In the mask for a semiconductor wafer having an edge portion and a scribe line formed in the cross (+) shape in the center, 상기 스크라이브 라인(120)에 삽입되는 각종 마크(130)의 패턴 전체를 일측으로 수집하여 배치시킬 수 있도록 마스크(110) 상의 일측 끝단의 선택된 스크라이브 라인(120)의 면적이 상대적으로 크게 형성된 마크 수집영역(10)이 구비되는 동시에, 이 외의 스크라이브 라인(120)의 면적은 상대적으로 축소되도록 구성된 것을 특징으로 하는 반도체 웨이퍼용 마스크.Mark collection area in which the area of the selected scribe line 120 at one end of the mask 110 is relatively large so that the entire pattern of the various marks 130 inserted into the scribe line 120 can be collected and disposed on one side. A mask for a semiconductor wafer, characterized in that (10) is provided and the area of the other scribe lines (120) is relatively reduced. 제1항에 있어서,The method of claim 1, 상기 스크라이브 라인(120)의 마크 수집영역(10)은 마스크(110)의 X좌표 또는 Y좌표의 상,하 단부 중, 선택된 어느 한 위치에 배치되는 것을 특징으로 하는 반도체 웨이퍼용 마스크.The mark collection region (10) of the scribe line (120) is a mask for a semiconductor wafer, characterized in that disposed at any one of the selected position of the upper and lower ends of the X coordinate or Y coordinate of the mask (110).
KR1020080079015A 2008-08-12 2008-08-12 Mask of wafer for semi-conductor KR101010817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080079015A KR101010817B1 (en) 2008-08-12 2008-08-12 Mask of wafer for semi-conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079015A KR101010817B1 (en) 2008-08-12 2008-08-12 Mask of wafer for semi-conductor

Publications (2)

Publication Number Publication Date
KR20100020300A true KR20100020300A (en) 2010-02-22
KR101010817B1 KR101010817B1 (en) 2011-01-25

Family

ID=42090384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079015A KR101010817B1 (en) 2008-08-12 2008-08-12 Mask of wafer for semi-conductor

Country Status (1)

Country Link
KR (1) KR101010817B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip
CN108459463A (en) * 2017-02-22 2018-08-28 中芯国际集成电路制造(上海)有限公司 A kind of light shield and preparation method thereof
CN110071087A (en) * 2018-01-22 2019-07-30 三星电子株式会社 Semiconductor chip and semiconductor packages including the semiconductor chip

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066798A (en) * 2004-12-14 2006-06-19 삼성전자주식회사 Mask and semiconductor wafer having overlay align mark

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip
CN108459463A (en) * 2017-02-22 2018-08-28 中芯国际集成电路制造(上海)有限公司 A kind of light shield and preparation method thereof
CN110071087A (en) * 2018-01-22 2019-07-30 三星电子株式会社 Semiconductor chip and semiconductor packages including the semiconductor chip
CN110071087B (en) * 2018-01-22 2023-08-15 三星电子株式会社 Semiconductor chip and semiconductor package including the same

Also Published As

Publication number Publication date
KR101010817B1 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
US7897297B2 (en) Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US6675053B2 (en) Layout for measurement of overlay error
US7880273B2 (en) Method of manufacturing semiconductor device from semiconductor wafer
CN106154741B (en) Mask plate, defocus testing method and defocus testing system
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
CN113093479B (en) Alignment measurement mark structure and alignment measurement method
KR101010817B1 (en) Mask of wafer for semi-conductor
CN106610564B (en) Inspection method and inspection system for exposure process and mask testing plate
CN101982880A (en) Registration measurement pattern
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
US7057299B2 (en) Alignment mark configuration
KR100591132B1 (en) Pattern for detecting semiconductor process margin
JP3492341B2 (en) Semiconductor device, method of manufacturing the same, and reticle
KR20060039638A (en) Manufacturing method of semiconductor device
KR100644068B1 (en) Mask for photo lithography
KR0172287B1 (en) Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark
KR100424391B1 (en) Method for measuring align in a semiconductor fabrication process
US6558859B2 (en) Method of checking pattern measurement and image recognition assisting pattern
KR20020065080A (en) Method for Measuring Wafer Warpage
KR100328361B1 (en) A test pattern optimization reticle for monitoring critical dimension condition
JP2004273962A (en) Method for designing and method for manufacturing thin film device, and semiconductor manufacturing apparatus
KR20010057335A (en) Test pattern
KR20070077575A (en) Method for layout key in scribe lane

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee