KR20070077575A - Method for layout key in scribe lane - Google Patents
Method for layout key in scribe lane Download PDFInfo
- Publication number
- KR20070077575A KR20070077575A KR1020060007189A KR20060007189A KR20070077575A KR 20070077575 A KR20070077575 A KR 20070077575A KR 1020060007189 A KR1020060007189 A KR 1020060007189A KR 20060007189 A KR20060007189 A KR 20060007189A KR 20070077575 A KR20070077575 A KR 20070077575A
- Authority
- KR
- South Korea
- Prior art keywords
- keys
- scribe lane
- key
- alignment
- coordinate values
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C55/00—Shaping by stretching, e.g. drawing through a die; Apparatus therefor
- B29C55/02—Shaping by stretching, e.g. drawing through a die; Apparatus therefor of plates or sheets
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C71/00—After-treatment of articles without altering their shape; Apparatus therefor
- B29C71/0009—After-treatment of articles without altering their shape; Apparatus therefor using liquids, e.g. solvents, swelling agents
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C71/00—After-treatment of articles without altering their shape; Apparatus therefor
- B29C71/02—Thermal after-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
- B29D7/00—Producing flat articles, e.g. films or sheets
- B29D7/01—Films or sheets
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 스크라이브 래인 내의 키 배치를 나타낸 도면1 is a diagram showing a key arrangement in a scribe lane according to an embodiment of the present invention.
도 2는 본 발명의 다른 실시예에 따른 스크라이브 래인 내의 키 배치를 나타낸 도면2 illustrates a key arrangement in a scribe lane according to another embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
110 : 메인칩 영역 120 : 스크라이브 래인110: main chip area 120: scribe lane
130 : 키 140 : 정렬키130: key 140: alignment key
본 발명은 스크라이브 래인 내의 키를 배치하는 방법에 관한 것으로, 더욱 구체적으로는 스크라이브 래인내에 키를 배치함에 있어 중심점의 좌표값을 이용해서 키를 배치하는 방법에 관한 것이다.The present invention relates to a method for arranging keys in a scribe lane, and more particularly, to a method for arranging keys using coordinate values of a center point in arranging keys in a scribe lane.
반도체 제조공정에 있어서 모든 제조공정이 완료되면 웨이퍼 테스트를 거쳐서 동작하지 않는 불량 칩을 구분하여 표시한 후 다이아몬드 톱을 이용하여 각각의 칩들을 서로 분리한다. 상기 다이아몬드 톱을 이용하여 각각의 칩을 분리하는 영역을 스크라이브 래인(scribe lane)이라 하는데, 이 영역은 각각의 칩과 칩 사이에 있으며 버려지는 영역이다. 즉, 스크라이브 래인이란 가공된 웨이퍼에서 칩을 조립(assembly)하기 위하여 다이(die)를 절단하며 주변 소자의 영향을 주지 않고 절단할 수 있도록 적당한 폭의 공간이다.In the semiconductor manufacturing process, when all the manufacturing processes are completed, the defective chips that do not work through the wafer test are identified and displayed, and each chip is separated from each other using a diamond saw. An area for separating each chip using the diamond saw is called a scribe lane, which is an area between each chip and discarded. In other words, a scribe lane is a space of a suitable width to cut a die in order to assemble a chip on a processed wafer and to cut without affecting peripheral devices.
반도체 제조과정에서 중요한 것들 중 하나는, 복수 개의 마스크 또는 레티클(reticle)을 사용하여 원하는 패턴을 웨이퍼에 형성시키는 것이다. 이 때 정렬키가 필수적으로 사용된다.One of the important things in semiconductor manufacturing is the formation of a desired pattern on a wafer using a plurality of masks or reticles. At this time, the sort key is used.
정렬(alignment)이라 함은, 복수 개의 마스크 또는 레티클이 웨이퍼에 순차적으로 적용될 때 각각의 마스크 또는 레티클을 일정한 기준 즉 정렬키에 맞춰 위치를 일치시키는 것을 말한다. 웨이퍼를 제조할 때 뿐만 아니라 레티클을 만들 때도 이러한 정렬의 개념을 반영한다.Alignment refers to aligning each mask or reticle to a predetermined reference or alignment key when a plurality of masks or reticles are sequentially applied to the wafer. This concept of alignment is reflected not only in the manufacture of wafers, but also in the reticles.
정렬상태를 관측하는 장비는 정렬키에서 반사되는 빛을 감지하므로, 빛의 간섭을 고려하여, 정렬키는 서로 중복되지 않게 설치하는 것이 바람직하다. 또한 정렬키는 일정한 간격을 두고 설치되게 되므로 정렬키의 수가 늘어나면 늘어 날 수 록 그 사용면적은 그에 따라 늘어 날 수밖에 없다.Since the equipment for observing the alignment state detects the light reflected from the alignment key, it is desirable to install the alignment keys so that they do not overlap each other in consideration of light interference. In addition, since the alignment keys are installed at regular intervals, as the number of alignment keys increases, the usage area of the alignment keys increases accordingly.
현재 반도체 제조공정에서 사용되는 마스크 또는 레티클의 갯수가 상당히 많고, 이에 따라 정렬키도 그에 상응하는 수만큼 설치되어야 한다. 이러한 정렬키는 제조과정에서만 필요한 패턴이므로 이를 버려지는 영역인 스크라이브 래인에 설치하는 것이 당연하다. 그러나 스크라이브 래인은 칩의 주변을 따라 존재하고, 칩의 크기가 줄어듦에 따라 칩의 주변길이가 줄어들게 되므로 스크라이브 래인도 상당히 줄어들게 된다.Currently, the number of masks or reticles used in the semiconductor manufacturing process is quite large, so that the corresponding number of alignment keys must be installed. Since the alignment key is a pattern necessary only in the manufacturing process, it is natural to install it in the scribe lane, which is an abandoned area. However, the scribe lanes exist along the periphery of the chip, and as the size of the chip decreases, the peripheral length of the chip decreases, which significantly reduces the scribe lane.
상기 스크라이브 래인에의 정렬키의 배치는 스크라이브 래인 내의 원하는 위치에 정확하게 배치되어야 한다. 각종 키들과 겹치지 않도록 배치되어야 한다.The placement of the alignment key on the scribe lane must be exactly positioned at the desired position in the scribe lane. It should be arranged so that it does not overlap various keys.
따라서, 이러한 키 배치 작업에 상당한 시간이 걸리게 되고 원하는 위치에 배치를 못하는 문제점이 발생된다.Therefore, this key arrangement work takes a considerable time and there is a problem that can not be placed in the desired position.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 스크라이브 래인 내의 키 배치방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a method for arranging keys in a scribe lane which can overcome the above-mentioned conventional problems.
본 발명의 다른 목적은 정확하고 빠른 배치를 행할 수 있는 스크라이브 래인 내의 키 배치방법을 제공하는 데 있다.Another object of the present invention is to provide a method for arranging keys in a scribe lane, which can be accurately and quickly arranged.
본 발명의 또 다른 목적은 서로 겹치거나 걸쳐서 배치되는 것을 방지 또는 최소화할 수 있는 스크라이브 래인 내의 키 배치방법을 제공하는 데 있다.Still another object of the present invention is to provide a method for arranging keys in a scribe lane, which can prevent or minimize overlapping or spreading over each other.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 스크라이브 래인 내에 키들을 배치하기 위한 배치방법은, 상기 스크라이브 래인의 중심점의 좌표값을 측정하는 단계와; 상기 키들 각각의 중심점의 좌표값을 측정하는 단계와; 상기 스크라이브 래인의 중심점과 상기 키들 각각의 중심점이 일치하도록 상기 키들을 상기 스크라이브 래인 내에 배치하는 단계를 구비한다. 상기 키들은 정렬키를 포함할 수 있으며, 상기 좌표값들은 정수일 수 있다.According to an aspect of the present invention for achieving some of the above technical problems, an arrangement method for placing keys in a scribe lane according to the present invention comprises the steps of: measuring coordinate values of a center point of the scribe lane; Measuring a coordinate value of a center point of each of the keys; Disposing the keys in the scribe lane such that the center point of the scribe lane coincides with the center point of each of the keys. The keys may include an alignment key, and the coordinate values may be integers.
상기한 구성에 따르면, 빠르고 정확한 키 배치가 가능해진다.According to the above configuration, fast and accurate key placement is possible.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다. DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, without any other intention than to provide a thorough understanding of the present invention to those skilled in the art.
도 1은 본 발명의 일 실시예에 따른 키 배치를 나타낸 도면이다.1 is a diagram showing a key arrangement according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 메인 칩(Main chip) 영역(110)과 스크라이브 래인(120)이 정의된 반도체 기판(100)에서, 오버레이(Overlay) 정도를 측정하기 위한 오버레이 마크(Mark)등의 키(130)가 상기 스크라이브 래인(120)에 형성되고, 각 공정 단계의 정렬 정도(精度)를 측정하는 정렬 키(140)가 상기 오버레이 마크 등의 키들(130)과 간격을 갖으며 상기 스크라이브 래인(120)에 형성된다.As illustrated in FIG. 1, in a
상기 정렬키 및 오버레이 마크 등을 형성하는 키(key) 공정은 부가적인 레티클(reticle) 및 추가 공정을 이용하여 후속으로 진행되는 N웰 이온 주입용 포토 공정, P웰 이온 주입용 포토 공정 및 소자의 국부적 아이솔레이션용 포토 공정 진행시 키 오정렬을 방지하기 위한 방법으로, 정렬키(align key) 및 오버레이 마크 등을 메인 칩과 메인 칩 사이의 스크라이브 래인(scribe lane)에 실리콘 식각하여 형 성한 후 사용하였다.The key process for forming the alignment key and the overlay mark may be performed by using an additional reticle and an additional process, followed by an N well ion implantation photo process, a P well ion implantation photo process, and a device. As a method to prevent key misalignment during the photolithography process for local isolation, alignment keys and overlay marks were used by etching silicon on a scribe lane between the main chip and the main chip.
도 2은 본 발명의 다른 실시예에 따른 반도체 기판에서의 키 배치를 나타낸 도면이다.2 is a view showing a key arrangement in a semiconductor substrate according to another embodiment of the present invention.
도 2에 도시된 바와 같이, 복수개의 메인 칩(Main chip) 영역(110)과 스크라이브 래인(120)이 정의된 반도체 기판(200)에서, 오버레이(Overlay) 정도를 측정하기 위한 오버레이 마크(Mark) 등의 키(130)가 상기 스크라이브 래인(120)에 형성되고, 각 공정 단계의 정렬 정도(精度)를 측정하는 정렬 키(140)가 상기 오버레이 마크 등의 키들(130)과 간격을 갖으며 상기 스크라이브 래인(120)에 형성된다.As shown in FIG. 2, in the
상기 스크라이브 래인(120)에는 오버레이 마크 등을 포함하는 다양한 키들이 배치되는데, 웨이퍼 정렬을 위한 정렬키 이외에도 옥사이드 계측을 위한 키(TW,OS), 메인칩의 특성을 체크하고 평가하기 위한 TEG(Test Element Group) 등이 있다. The
이러한 정렬키(140) 등을 포함하는 여러개의 키들(130)은 각각 정해진 역할이 있으며, 같은 역할을 가지더라도 각각 다른 크기를 가지고 배치될 수 있다. The plurality of
또한, 스크라이브 래인(120)의 크기는 테스트 패턴의 넓이에 따라 스크라이브 래인이 100 ㎛에서 240 ㎛까지 적용되며 다이크기가 작을수록 스크라이브 래인 폭이 실제의 유효한 다이 개수에 적지 않은 영향을 주기 때문에 주로 100 ㎛ 또는 120㎛ 넓이로 스크라이브 래인을 만든다.In addition, the size of the
또한, 스크라이브 래인(120)에는 테스트 패턴 이외에 포토 공정의 진행을 위한 다양한 형태의 웨이퍼 정렬키가 삽입되며 레이저 스텝 정렬 마크, 필드 이미지 정렬 마크, K-TV, 다이를 안착시키기 위한 타겟(target), 오버레이 버니어, 디스토션 버니어, 로테이션 버니어 등 스텝퍼(stepper)의 종류에 다양한 모양이 존재한다.In addition, in addition to the test pattern, the
상기 스크라이브 래인(120) 에 키를 배치하기 위해서는 우선적으로 상기 스크라이브 래인(120)의 중심점의 좌표값을 측정한다. 상기 스크라이브 래인(120)의 중심점의 좌표값은 소수점이 아닌 정수값이 나오도록 측정한다.In order to arrange a key on the
다음으로 상기 키들(130,140)의 중심점의 좌표값을 측정한다. 상기 키들(130,140)의 중심점의 좌표값 또한 정수값이 나오도록 측정한다.Next, the coordinate values of the center points of the
다음으로 상기 스크라이브 래인(120)의 중심점의 좌표값과 상기 키들(130,140)의 중심점의 좌표값이 일치하도록 상기 키들(130,140)을 상기 스크라이브 래인(120) 내에 배치한다. Next, the
또한 이미 배치되어 있는 키들 중에서 스크라이브 래인(120) 내의 위치를 벗어나 배치된 키들이 있는 경우에 일정값을 보정해주어 스크라이브 래인 내에 배치할 수 있다. 또한 배치한 키들이 서로 겹치거나 걸쳐서 배치되지 않도록 키를 배치할 수 있다. 이는 상기 스크라이브 래인(120)의 특정 중심점에 배치된 키들이 있는 경우에 이 값을 저장하고, 이 저장 정보를 이용하여 키를 배치하게 되면 키들이 서로 겹쳐서 배치되는 것을 방지 또는 최소화할 수 있다. In addition, when there are keys that are placed out of the position in the
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조 로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. The above description of the embodiments is merely given by way of example with reference to the drawings for a more thorough understanding of the present invention, and should not be construed as limiting the present invention. In addition, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the basic principles of the present invention.
이상 설명한 바와 같이, 본 발명에 따르면, 정렬키 등을 포함하는 키들을 스크라이브 래인 내에 배치함에 있어, 스크라이브 래인의 중심점의 좌표값과 키들의 중심점의 좌표값을 측정하고, 이들이 서로 일치되도록 상기 키들을 배치하게 됨에 따라 정확한 위치에 키들을 배치할 수 있는 장점이 있다. 또한 스크라이브 래인 내에 배치한 키들이 서로 겹치거나 걸쳐서 배치되지 않도록 하는 것이 가능해진다.As described above, according to the present invention, in arranging keys including an alignment key in the scribe lane, the coordinate values of the center point of the scribe lane and the coordinate value of the center point of the keys are measured, and the keys are aligned so that they match each other. The arrangement has the advantage of placing keys in the correct position. It is also possible to ensure that the keys placed in the scribe lane do not overlap or span one another.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060007189A KR20070077575A (en) | 2006-01-24 | 2006-01-24 | Method for layout key in scribe lane |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060007189A KR20070077575A (en) | 2006-01-24 | 2006-01-24 | Method for layout key in scribe lane |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070077575A true KR20070077575A (en) | 2007-07-27 |
Family
ID=38502112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060007189A KR20070077575A (en) | 2006-01-24 | 2006-01-24 | Method for layout key in scribe lane |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070077575A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935056B2 (en) | 2015-11-24 | 2018-04-03 | Samsung Electronics Co., Ltd. | Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip |
-
2006
- 2006-01-24 KR KR1020060007189A patent/KR20070077575A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935056B2 (en) | 2015-11-24 | 2018-04-03 | Samsung Electronics Co., Ltd. | Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
JP3048517B2 (en) | Reticles for semiconductor device manufacturing | |
US7480892B2 (en) | Overlay mark | |
CN101398630B (en) | Aligning and stacking marker, mask structure and using method thereof | |
US20070184634A1 (en) | Method of manufacturing a semiconductor device | |
KR0168772B1 (en) | Photomask and fabricating method using it | |
US7880273B2 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
KR100315911B1 (en) | Liquid crystal display panel, method for fabricating the same and method for aligning the same | |
JPH09166866A (en) | Mark for aligning photomask and semiconductor device | |
KR100194255B1 (en) | How to Align Reticle Patterns | |
CN101789386B (en) | Method for chip alignment | |
KR100381881B1 (en) | Alignment mark set and method of measuring alignment accuracy | |
TWI502676B (en) | Semiconductor wafers with pre-alignment patterns and methods for pre-aligning semiconductor wafer | |
US7951512B2 (en) | Reticle for projection exposure apparatus and exposure method using the same | |
US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
KR20070077575A (en) | Method for layout key in scribe lane | |
KR20080005717A (en) | Alignment key of semiconductor memory device | |
US7413834B2 (en) | Photomask with alignment marks for the current layer | |
CN115824036A (en) | Self-alignment precision measurement structure and method for measuring overlay deviation of same-layer exposure pattern | |
KR20100020300A (en) | Mask of wafer for semi-conductor | |
JPH0276214A (en) | Alignment mark of glass mask in photolithography process | |
CN112951803B (en) | Monitoring structure for critical dimension of micro-image process | |
CN110865519B (en) | Method for aligning wafer in photoetching process | |
US6762432B2 (en) | Electrical field alignment vernier | |
CN108987377B (en) | Method for positioning boundary of field area |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |