KR20100019781A - 패키지 기판 제조방법 - Google Patents

Abstract

본 발명은 패키지 기판 제조방법에 관한 것으로서, 코어층의 양면에 적층되는 층의 갯수가 서로 다른 비대칭 기판을 제작하여, 기판의 신호 전달 속도를 증가시키고, 제조 원가를 감소시킬 수 있는 효과가 있다.

이를 위한 본 발명에 의한 패키지 기판 제조방법은, 코어층을 준비하는 단계와, 상기 코어층의 일면에 블록 필름(block film)을 적층하는 단계와, 상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계와, 상기 블록 필름을 제거하는 단계 및 상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계를 포함할 수 있다.

동박적층판, 블록 필름, 빌드업(build-up), 비대칭

Description

패키지 기판 제조방법{Method of manufacturing package board}

본 발명은 패키지 기판 제조방법에 관한 것으로서, 보다 상세하게는, 코어층의 일면에 블록 필름(block film)을 형성하여, 상기 코어층의 양면에 빌드업(build-up)되는 층의 갯수를 서로 다르게 한 패키지 기판 제조방법에 관한 것이다.

전자제품이 소형화, 박판화, 고밀도화, 패키지(package)화 및 개인 휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다. 이에 다층 인쇄회로기판의 미세 패턴 형성, 신뢰성 및 설계 밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장 밀도 역시 높아지고 있는 추세이다. 또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도 의 기술을 요하게 된다.

패키지에 사용되는 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 인쇄회로기판, 양쪽 면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board; MLB)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 고밀도 및 소형화에 대한 요구가 증가하여 대부분 양면 인쇄회로기판 또는 다층 인쇄회로기판을 사용하는 것이 일반적이다.

다층 인쇄회로기판은 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, 다층 인쇄회로기판은 내층과 외층으로 구분되며 내층의 재료로서 박판 코어(core)를 사용하고, 외층과 내층을 프리프레그(prepreg)로 접착하고, 각 층의 배선은 비아홀(via hole)을 이용하여 연결한다.

상술한 바와 같은 다층 인쇄회로기판은 빌드업(build-up) 방식으로 제조될 수 있다. 여기서, 빌드업 방식이란 회로패턴이 형성되는 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법을 말한다.

즉, 코어층인 동박적층판(Copper Clad Lamination; CCL)의 양면에 층간 절연을 위한 절연층을 동시에 적층하고 비아, 회로 및 도금 작업을 반복하여 패키지 기판을 형성한다.

이러한 종래의 패키지 기판은 코어층의 양면에 빌드업되는 층의 갯수가 동일한 대칭적인 구조를 갖게 된다.

그러나, 종래의 패키지 기판은 코어층의 양면에 동일한 갯수의 빌드업층을 형성하는 것으로 인하여, 필연적으로 기판의 전체 두께가 두꺼워지기 때문에 고속화 및 소형화의 추세에 대처하기에 한계가 있으며, 다층화에 따른 제조 원가 상승의 문제점이 있었다.

따라서, 최근에는 신호 전달의 고속화와 원가 절감을 위하여, 코어층의 양면에 빌드업되는 층의 갯수가 다른 비대칭 형태의 기판 제작에 대한 연구가 이루어지고 있는 추세이다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 코어층의 일면에 블록 필름(block film)을 형성하여, 상기 코어층의 양면에 빌드업(build-up)되는 층의 갯수가 서로 다른 비대칭 기판을 제작하여, 기판의 신호 전달 속도를 증가시키고, 제조 원가를 절감시킬 수 있는 패키지 기판 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 실시예에 의한 패키지 기판 제조방법은, 코어층을 준비하는 단계; 상기 코어층의 일면에 블록 필름(block film)을 적층하는 단계; 상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계; 상기 블록 필름을 제거하는 단계; 및 상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계;를 포함할 수 있다.

여기서, 상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계에서, 상기 제1 절연층 및 상기 제1 도금층을 차례로 1회 이상 반복하여 적층할 수 있다.

또한, 상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계에서, 상기 제2 절연층 및 상기 제2 도금층을 차례로 1회 이상 반복하여 적층할 수 있다.

또한, 상기 코어층을 준비하는 단계는, 절연층의 양면에 동박이 적층된 동박적층판에 비아홀을 형성하는 단계; 상기 비아홀을 포함한 상기 동박적층판의 표면에 도금층을 형성하는 단계; 및 상기 비아홀에 페이스트를 충진하는 단계;를 포함할 수 있다.

또한, 상기 페이스트는 절연성 페이스트 또는 전도성 페이스트를 이용할 수 있다.

또한, 상기 제1 절연층 및 상기 제2 절연층은 ABF 또는 프리프레그로 이루어질 수 있다.

또한, 상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계 이후에, 상기 제2 도금층 상에 솔더레지스트층을 형성하는 단계; 상기 솔더레지스트층의 일부분을 제거하여, 상기 제2 도금층을 노출시키는 단계; 및 상기 노출된 제2 도금층과 접속되는 범프를 형성하는 단계;를 더 포함할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 패키지 기판 제조방법에 의하면, 코어층의 일면에 블록 필름(block film)을 형성하고, 상기 블록 필름이 형성되지 않은 상기 코어층의 다른 일면에만 빌드업을 진행한 후, 상기 블록 필름을 제거하고 나서 다시 상기 코어층의 양면에 빌드업을 진행함으로써, 상기 코어층의 양면에 빌드업(build-up)되는 층의 갯수가 서로 다른 비대칭형의 패키지 기판을 제작할 수 있다.

따라서, 본 발명은 기존의 코어층의 양면에 빌드업되는 층의 갯수가 동일한 대칭형의 패키지 기판에 비해, 기판 전체의 층수를 줄일 수 있으므로 기판의 신호 전달 속도를 증가시키고, 제조 원가를 절감시킬 수 있는 효과가 있다.

또한, 본 발명은 코어층의 양면에 빌드업되는 층의 갯수 차이 또한 자유자재로 조절이 가능하여, 기판의 설계 자유도가 증가되는 장점이 있다.

본 발명에 따른 패키지 기판 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.

이하, 도 1 내지 도 9를 참조하여 본 발명의 실시예에 따른 패키지 기판 제조방법에 대하여 상세히 설명한다.

도 1 내지 도 9는 본 발명의 실시예에 따른 패키지 기판 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

본 발명의 실시예에 따른 패키지 기판 제조방법은, 우선 도 1에 도시된 바와 같이, 절연층(101)의 양면에 동박(102)이 적층된 동박적층판(Copper Clad Lamination; CCL)을 제공한다.

상기 동박적층판은, 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층(101)에 동막(102)를 입힌 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층 판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박적층판이 사용된다.

상기 유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin)을 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1 내지 FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 유리전이 온도(Tg) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.

다음으로, 도 2에 도시된 바와 같이, 상기 동박적층판에 층간 접속을 위한 비아홀(103)을 형성한다.

상기 비아홀(103)은, 기계적 드릴링에 의해 형성될 수도 있고, YAG 레이저나 CO₂ 레이저 등에 의해 형성될 수도 있다.

그런 다음, 도 3에 도시된 바와 같이, 상기 비아홀(103)을 포함한 상기 동박적층판의 표면에 동도금층(104)을 형성한다.

상기 동도금층(104)은, 무전해 동도금 및 전해 동도금을 순차로 수행하여 형성할 수 있다.

그 다음에, 도 4에 도시된 바와 같이, 상기 비아홀(103)에 페이스트(105)를 충진하여 코어층(100)의 제작을 완성한다.

여기서, 상기 페이스트(105)는, 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 이때, 상기 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn 및 Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것일 수 있다.

다음으로, 도 5에 도시된 바와 같이, 상기 코어층(100)의 일면에 블록 필름(block film; 200)을 적층한다. 여기서, 상기 블록 필름(200)으로서, 접착 테이프 등을 사용할 수 있다.

그런 다음, 도 6에 도시된 바와 같이, 상기 코어층(100)의 상기 블록 필름(200)이 적층되지 않은 면에 제1 절연층(106) 및 제1 도금층(106a)을 차례로 적층한다.

한편, 도면에 도시하지는 않았지만, 상기 제1 절연층(106) 내에는 층간 접속을 위한 비아홀(도면 미도시) 및 상기 비아홀 표면의 도금층(도면 미도시) 등이 형성될 수 있다.

상기 제1 절연층(106)으로는 접착력 및 유동성을 갖고 추후 드릴 공정 등에 의해 가공이 가능한 절연 물질, 예컨대 아지노모토(Ajinomoto) 사의 ABF(Ajinomoto Build-up Film), 또는 프리프레그(prepreg) 등을 사용할 수 있다.

상기 제1 도금층(106a)은 구리 도금층 등으로 형성할 수 있다.

여기서, 상기 제1 절연층(106) 및 제1 도금층(106a)의 빌드업시, 도 6에 도 시된 바와 같이, 상기 제1 절연층(106) 및 제1 도금층(106a)을 순차로 1회만 적층할 수도 있으나, 이들층(106,106a)을 차례로 2회, 3회, 4회, 또는 그 이상으로 반복하여 적층할 수도 있다.

이때, 상기 제1 절연층(106) 및 제1 도금층(106a)은, 상기 블록 필름(200)에 의해 상기 코어층(100)의 양면에 형성되지 않고 일면에만 형성되는 것이므로, 1회만 적층할 경우, 최종적으로 제조되는 패키지 기판은 코어층(100)을 기준으로 상,하 양면에 빌드업되는 제1 절연층(106) 및 제1 도금층(106a)의 갯수가 각각 1층만큼 차이가 나는 비대칭형 기판으로 제조될 수 있다.

또한, 상기 제1 절연층(106) 및 제1 도금층(106a)이 상기 코어층(100)의 일면에 상기한 바와 같이 2회 이상 반복하여 적층될 경우에는, 최종적으로 제조되는 패키지 기판은, 상기 코어층(100)을 기준으로 상,하 양면에 빌드업되는 제1 절연층(106) 및 제1 도금층(106a)의 갯수가 각각 2층 이상 만큼씩 차이가 나게 된다.

그리고 나서, 도 7에 도시된 바와 같이, 상기 블록 필름(200)을 제거한다.

그 다음에, 도 8에 도시된 바와 같이, 상기 블록 필름(200)이 제거된 상기 코어층(100)의 양면에 제2 절연층(107) 및 제2 도금층(107a)을 차례로 적층한다.

상기 제2 절연층(107)은 상기 제1 절연층(106)과 동일하게 ABF 또는 프리프레그 등으로 형성될 수 있다. 상기 제2 도금층(107a) 또한 상기 제1 도금층(106a)과 동일한 구리 도금층 등으로 형성될 수 있다.

이때, 상기 코어층(100)의 양면에 동시에 적층되는 상기 제2 절연층(107) 및 제2 도금층(107a) 역시, 도 8에 도시된 바와 같이 1회만 적층할 수도 있으나, 이들 층(107,107a)을 차례로 2회, 3회, 4회, 또는 그 이상으로 원하는 만큼 반복하여 적층할 수도 있다.

그런 후에, 도 9에 도시된 바와 같이, 상기 제2 도금층(107a) 상에 솔더레지스트(solder resist)층(108)을 형성한다. 상기 솔더레지스트층(108)은 상기 코어층(100)의 상하부에 모두 형성될 수 있다.

그리고 나서, 칩(chip, 도면 미도시) 등이 다이 어태치(Die Attach)될 면에 해당하는 솔더레지스트층(108)의 일부분을 제거하여 상기 제2 도금층(107a)의 일부분을 노출시킨다.

그런 다음, 상기 노출된 제2 도금층(107a) 상에, 이와 접속되는 범프(109)를 형성한다. 이 후, 상기 범프(109) 상에는, 상술한 바와 같이 칩 등이 다이 어태치된다.

이와 같이 본 발명의 실시예에 따른 패키지 기판 제조방법에서는, 빌드업을 수행하기 전에, 코어층(100)의 일면에 블록 필름(200)을 형성하여, 상기 블록 필름(200)이 형성되지 않은 면에만 빌드업 층이 형성되게 한 후, 상기 블록 필름(200)을 제거하고 나서 다시 코어층(100)의 양면에 빌드업 층을 형성한다.

따라서, 상기 코어층(100)의 양면에 빌드업(build-up)되는 층의 갯수가 서로 다른 비대칭형의 패키지 기판을 제작할 수 있다.

이러한 비대칭형 패키지 기판은, 기존의 코어층(100)의 양면에 빌드업되는 층의 갯수가 동일한 대칭형 기판에 비해, 기판 전체의 층수를 줄일 수 있으므로 패키지 기판의 신호 전달 속도를 증가시키고, 제조 원가를 절감시킬 수 있는 효과가 있다.

또한, 본 실시예에 따른 패키지 기판의 제조방법에 의하면, 상기 코어층(100)의 양면에 빌드업되는 층의 갯수 차이를 자유자재로 조절이 가능하기 때문에, 기판의 설계 자유도가 증가되는 장점이 있다.

한편, 본 발명의 실시예에 따라 제조되는 패키지 기판은, 플립 칩 볼 그리드 어레이(Flip Chip Ball Grid Array), 볼 그리드 어레이 및 칩 사이즈 패키지(Chip Size Package) 등의 인쇄회로기판으로 사용될 수 있다.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1 내지 도 9는 본 발명의 실시예에 따른 패키지 기판 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.

<도면의 주요 부분에 대한 부호의 설명>

100: 코어층 101: 절연층

102: 동박 103: 비아홀

104: 동도금층 105: 페이스트

106: 제1 절연층 106a: 제1 도금층

107: 제2 절연층 107a: 제2 도금층

108: 솔더레지스트층 109: 범프

200: 블록 필름

Claims (7)

1. 코어층을 준비하는 단계;

   상기 코어층의 일면에 블록 필름(block film)을 적층하는 단계;

   상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계;

   상기 블록 필름을 제거하는 단계; 및

   상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계;

   를 포함하는 패키지 기판 제조방법.
2. 제1항에 있어서,

   상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계에서,

   상기 제1 절연층 및 상기 제1 도금층을 차례로 1회 이상 반복하여 적층하는 패키지 기판 제조방법.
3. 제1항에 있어서,

   상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계에서,

   상기 제2 절연층 및 상기 제2 도금층을 차례로 1회 이상 반복하여 적층하는 패키지 기판 제조방법.
4. 제1항에 있어서,

   상기 코어층을 준비하는 단계는,

   절연층의 양면에 동박이 적층된 동박적층판에 비아홀을 형성하는 단계;

   상기 비아홀을 포함한 상기 동박적층판의 표면에 도금층을 형성하는 단계; 및

   상기 비아홀에 페이스트를 충진하는 단계;

   를 포함하는 패키지 기판 제조방법.
5. 제4항에 있어서,

   상기 페이스트는 절연성 페이스트 또는 전도성 페이스트를 이용하는 패키지 기판 제조방법.
6. 제1항에 있어서,

   상기 제1 절연층 및 상기 제2 절연층은 ABF 또는 프리프레그로 이루어지는 패키지 기판 제조방법.
7. 제1항에 있어서,

   상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계 이후에,

   상기 제2 도금층 상에 솔더레지스트층을 형성하는 단계;

   상기 솔더레지스트층의 일부분을 제거하여, 상기 제2 도금층을 노출시키는 단계; 및

   상기 노출된 제2 도금층과 접속되는 범프를 형성하는 단계;

   를 더 포함하는 패키지 기판 제조방법.

Images