KR20100013984A - Method for forming the contact hall of semiconductor memory device - Google Patents
Method for forming the contact hall of semiconductor memory device Download PDFInfo
- Publication number
- KR20100013984A KR20100013984A KR1020080075748A KR20080075748A KR20100013984A KR 20100013984 A KR20100013984 A KR 20100013984A KR 1020080075748 A KR1020080075748 A KR 1020080075748A KR 20080075748 A KR20080075748 A KR 20080075748A KR 20100013984 A KR20100013984 A KR 20100013984A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- layer
- metal
- spacer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 메모리 소자의 콘택홀 형성 방법에 관한 것으로, 특히 SAC 공정을 이용한 반도체 메모리 소자의 콘택홀 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact hole in a semiconductor memory device, and more particularly, to a method for forming a contact hole in a semiconductor memory device using a SAC process.
일반적으로 반도체 메모리 소자 제조시 트랜지스터의 소스/드레인에 연결된 콘택(contact)을 통해 캐패시터 및 비트라인과의 전기적 동작이 가능하다.In general, in the manufacture of a semiconductor memory device, a contact connected to a source / drain of a transistor enables electrical operation with a capacitor and a bit line.
최근에 반도체 소자의 집적도가 증가함에 따라 게이트라인과 같은 전도라인 간의 간극이 좁아지고 있으며, 이에 따라 콘택 공정 마진이 줄어들고 있다. 이러한 콘택 공정 마진을 확보하기 위하여 자기정렬콘택(Self Aligned Contact; SAC) 공정을 진행하고 있다.Recently, as the degree of integration of semiconductor devices increases, the gap between conductive lines such as gate lines has narrowed, and thus, contact process margins have decreased. In order to secure such a contact process margin, a self aligned contact (SAC) process is being performed.
본 발명이 이루고자 하는 기술적 과제는 게이트 패턴의 측벽에 스페어서막을 형성한 후, 게이트 패턴 상부에 금속 게이트 막을 형성하고 금속 게이트막을 포함한 전체 구조 상에 콘택 형성용 보호막을 형성함으로써, 후속 콘택홀 형성 공정시 게이트 패턴의 상부가 식각되는 것을 방지할 수 있는 반도체 메모리 소자의 콘택홀 형성 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to form a spacer film on the sidewall of the gate pattern, to form a metal gate film on the gate pattern, and to form a protective film for forming a contact on the entire structure including the metal gate film, a subsequent contact hole forming process The present invention provides a method for forming a contact hole in a semiconductor memory device capable of preventing an upper portion of a sea gate pattern from being etched.
본 발명의 일실시 예에 따른 반도체 메모리 소자의 콘택홀 형성 방법은 반도체 기판 상에 터널 절연막, 제1 도전막, 유전체막 및 제2 도전막을 순차적으로 적층하여 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴 측벽에 스페이서막을 형성하는 단계와, 상기 스페이서막을 포함한 상기 게이트 패턴의 상부 및 측벽에 금속막을 형성하는 단계와, 상기 금속막과 상기 제2 도전막 상부 일부를 반응시켜 금속 게이트막을 형성하는 단계와, 상기 금속 게이트막 및 스페이서막을 포함한 상기 반도체 기판 상부에 보호막을 형성하는 단계와, 상기 보호막을 포함한 전체 구조 상에 절연막을 형성하는 단계, 및 상기 절연막, 상기 보호막을 식각하여 상기 반도체 기판의 접합 영역이 노출되는 콘택홀을 형성하는 단계를 포함한다.A method of forming a contact hole in a semiconductor memory device according to an embodiment of the present invention includes forming a gate pattern by sequentially stacking a tunnel insulating film, a first conductive film, a dielectric film, and a second conductive film on a semiconductor substrate; Forming a spacer layer on the sidewalls of the pattern, forming a metal layer on the sidewalls of the gate pattern including the spacer layer, and forming a metal gate layer by reacting the metal layer with a portion of the upper portion of the second conductive layer; Forming a passivation layer on the semiconductor substrate including the metal gate layer and the spacer layer, forming an insulating layer on the entire structure including the passivation layer, and etching the insulating layer and the passivation layer to bond regions of the semiconductor substrate. Forming an exposed contact hole.
상기 스페이서막 형성하는 단계 이후, 상기 스페이서막을 포함한 상기 반도체 기판 상부에 버퍼막을 형성하는 단계를 더 포함한다. 상기 버퍼막은 산화막으로 형성한다.After the forming of the spacer layer, the method may further include forming a buffer layer on the semiconductor substrate including the spacer layer. The buffer film is formed of an oxide film.
상기 스페이서막 형성하는 단계 이후, 상기 스페이서막을 포함한 전체 구조 상에 식각 보조막을 형성하는 단계, 및 상기 식각 보조막 및 상기 스페이서막의 상단부를 식각하여 상기 제2 도전막의 상부 및 측벽 일부를 노출시키는 단계를 더 포함한다. 상기 식각 보조막은 포토 레지스트막, 반사 방지막, 또는 멀티 펑션 하드 마스크막으로 형성한다.After the forming of the spacer layer, forming an etch auxiliary layer on the entire structure including the spacer layer, and etching upper ends of the etch auxiliary layer and the spacer layer to expose portions of the upper and sidewalls of the second conductive layer. It includes more. The etching assistant layer is formed of a photoresist layer, an antireflection layer, or a multi function hard mask layer.
상기 금속 게이트막을 형성하는 단계는 상기 금속막을 형성한 후, 제1 열처리 공정을 실시하여 상기 금속막과 상기 제2 도전막을 반응시키는 단계와, 식각 공정을 실시하여 상기 금속막을 제거하는 단계, 및 제2 열처리 공정 및 세정 공정을 실시하는 단계를 포함한다. 상기 보호막은 산화막 및 질화막의 이중구조로 형성한다.The forming of the metal gate layer may include forming the metal layer, and then performing a first heat treatment to react the metal layer with the second conductive layer, and performing an etching process to remove the metal layer. Performing a heat treatment process and a cleaning process. The protective film is formed of a double structure of an oxide film and a nitride film.
상기 금속막은 코발트 또는 니켈 또는 텅스텐막으로 형성한다.The metal film is formed of a cobalt, nickel or tungsten film.
본 발명의 일실시 예에 따르면, 게이트 패턴의 측벽에 스페어서막을 형성한 후, 게이트 패턴 상부에 금속 게이트 막을 형성하고 금속 게이트막을 포함한 전체 구조 상에 콘택 형성용 보호막을 형성함으로써, 후속 콘택홀 형성 공정시 게이트 패턴의 상부가 식각되는 것을 방지할 수 있다.According to an embodiment of the present invention, after forming a spacer film on a sidewall of the gate pattern, a metal gate film is formed on the gate pattern, and a subsequent contact hole is formed by forming a protective film for forming a contact on the entire structure including the metal gate film. During the process, the upper portion of the gate pattern may be prevented from being etched.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.
도 1a 내지 도 1f는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1F are cross-sectional views of devices for describing a method of manufacturing a semiconductor memory device according to an embodiment of the present invention.
도 1a를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 유전체막(103), 콘트롤 게이트용 도전막(104), 및 하드 마스크막(105)을 순차적으로 적층하여 형성한다.Referring to FIG. 1A, a tunnel
이때, 플로팅 게이트용 도전막(102) 및 콘트롤 게이트용 도전막(104)은 폴리 실리콘막을 사용하여 형성할 수 있으며, 유전체막(103)은 제1 산화막(103a), 질화막(103b), 및 제2 산화막(103c)으로 이루어진 ONO 구조로 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 하드 마스크막(105)은 비정질 카본막 및 SiON막을 이용한 이중막으로 형성가능하다.In this case, the floating gate
도 1b를 참조하면, 하드 마스크막(105)을 패터닝한 후, 패터닝된 하드 마스 크막(105)을 이용하여 콘트롤 게이트용 도전막(104), 유전체막(103), 플로팅 게이트용 도전막(102), 및 터널 절연막(101)을 식각하여 셀 게이트 패턴(Cell)들 및 선택 트랜지스터 게이트 패턴(DST)을 형성한다.Referring to FIG. 1B, after the
이 후, 산화 공정을 실시하여 식각 공정시 발생하는 손상을 완화시킬 수 있다.Thereafter, an oxidation process may be performed to mitigate damage generated during the etching process.
이 후, 게이트 패턴(Cell, DST)을 반도체 기판(100) 전체 구조 상에 절연막을 증착한 후, 이를 식각하여 선택 트랜지스터 게이트 패턴(DST)의 측벽에 절연막을 잔류시켜 스페이서막(106)을 형성한다. 스페이서막(106)은 산화막으로 형성하는 것이 바람직하다. 이 후, 스페이서막(106)을 포함한 전체 구조 상에 버퍼막(107)을 형성한다.Thereafter, an insulating film is deposited on the entire structure of the
도 1c를 참조하면, 버퍼막(107)을 포함한 전체 구조 상에 갭필 능력이 우수한 포토 레지스트막(미도시)을 형성한 후, 콘트롤 게이트용 도전막(104)의 상부 및 측벽 일부가 노출되도록 식각 공정을 실시한다. 이 후, 포토 레지스트막을 제거한다. 이때 포토 레지스트막 대신 갭필 능력이 우수하며 후속 제거 공정이 용이한 반사 방지물질 및 멀티 펑션 하드 마스크막을 이용할 수 있다.Referring to FIG. 1C, after forming a photoresist film (not shown) having excellent gap fill capability on the entire structure including the
이 후, 노출되는 콘트롤 게이트용 도전막(104)의 상부 및 측벽 일부를 포함한 전체 구조 상에 금속막(108)을 형성한다. 금속막(108)은 코발트막 또는 니켈막 또는 텅스텐막으로 형성하는 것이 바람직하다. 이때 반도체 기판(100) 상에는 버퍼막(107)이 잔류하여 반도체 기판(100)과 금속막(108)의 접촉을 방지한다.Thereafter, the
이 후, 제1 열처리 공정을 실시하여 금속막과 콘트롤 게이트용 도전막의 상 부 및 측벽 일부를 반응시켜 금속 게이트막(104A)을 형성한다. 이 후, 세정 공정을 실시하여 미반응된 금속막을 제거한다. 이 후, 제2 열처리 공정 및 세정 공정을 실시한다.Subsequently, a first heat treatment process is performed to react the metal film with a portion of the upper portion and the sidewalls of the conductive film for the control gate to form the
도 1d를 참조하면, 금속 게이트막(104A)을 포함한 전체 구조 상에 콘택홀 형성용 SAC 보호막(109)을 형성한다. SAC 보호막(109)은 산화막(109a) 및 질화막(109b)의 이중 구조로 형성하는 것이 바람직하다.Referring to FIG. 1D, the SAC
도 1f를 참조하면, SAC 보호막(109)을 포함한 전체 구조 상에 절연막(110)을 형성한다. 절연막(110)은 산화막으로 형성하는 것이 바람직하다.Referring to FIG. 1F, an
이 후, 절연막(110), SAC 보호막(109), 및 버퍼막(107)을 식각하여 반도체 기판(100)의 접합 영역이 노출되는 콘택홀(111)을 형성한다. 이때 금속 게이트막(104A)의 상부 및 측벽에는 SAC 보호막(109)이 형성되어 식각 공정시 마스크 패턴의 오정렬이 발생하여도 금속 게이트막(104A)이 식각되어 노출되는 것을 방지할 수 있다.Thereafter, the
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
도 1a 내지 도 1f는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1F are cross-sectional views of devices for describing a method of manufacturing a semiconductor memory device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
100 : 반도체 기판 101 : 터널 절연막100
102 : 플로팅 게이트용 도전막 103 : 유전체막102 conductive film for
104 : 콘트롤 게이트용 도전막 105 : 하드 마스크막104: conductive film for control gate 105: hard mask film
106 : 스페이서막 107 : 버퍼막106: spacer film 107: buffer film
108 : 금속막 104A : 금속 게이트막108:
109 : SAC 보호막 110 : 절연막109: SAC protective film 110: insulating film
111 : 콘택홀111: contact hole
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080075748A KR100976684B1 (en) | 2008-08-01 | 2008-08-01 | Method for forming the contact hall of semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080075748A KR100976684B1 (en) | 2008-08-01 | 2008-08-01 | Method for forming the contact hall of semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100013984A true KR20100013984A (en) | 2010-02-10 |
KR100976684B1 KR100976684B1 (en) | 2010-08-18 |
Family
ID=42087906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080075748A KR100976684B1 (en) | 2008-08-01 | 2008-08-01 | Method for forming the contact hall of semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100976684B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100944665B1 (en) * | 2002-12-28 | 2010-03-04 | 매그나칩 반도체 유한회사 | NOR flash memory device and method for fabricating the same |
KR100607194B1 (en) | 2004-12-29 | 2006-08-01 | 삼성전자주식회사 | Electrical nodes of transistor and methods of forming the same |
KR100739962B1 (en) * | 2005-10-14 | 2007-07-16 | 주식회사 하이닉스반도체 | Method of manufacturing a NAND type flash memory device |
KR100812089B1 (en) | 2007-06-26 | 2008-03-07 | 주식회사 동부하이텍 | Method of manufacturing flash memory device |
-
2008
- 2008-08-01 KR KR1020080075748A patent/KR100976684B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100976684B1 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100953034B1 (en) | Semiconductor device and method for manufacturing the same | |
US20130102124A1 (en) | Method of manufacturing semiconductor device | |
TWI661540B (en) | Method of manufacturing memory device | |
US7811888B2 (en) | Method for fabricating semiconductor memory device | |
KR100972716B1 (en) | Semiconductor device and method for manufacturing the same | |
KR100976684B1 (en) | Method for forming the contact hall of semiconductor memory device | |
KR20090104252A (en) | Semiconductor device and method for manufacturing the same | |
KR20060088637A (en) | Flash memory device having peripheral transistor and method the same | |
KR100894771B1 (en) | Method of manufacturing a flash memory device | |
KR20070059324A (en) | Method of manufacturing a nand type flash memory device | |
KR101038603B1 (en) | Semiconductor device and method for manufacturing the same | |
TW201644005A (en) | Semiconductor device and method of forming the same | |
KR100986632B1 (en) | Method for manufacturing control gate of the flash memory device | |
KR20080071809A (en) | Method of forming semiconductor device | |
KR101123041B1 (en) | Method for forming semiconductor device | |
KR100661216B1 (en) | Fabrication method for flash memory device | |
KR100590378B1 (en) | Method of manufactoring a flash memory device | |
KR100983432B1 (en) | Semiconductor memory device and method for manufacturing the same | |
KR100612558B1 (en) | Method of manufacturing a nand flash memory device | |
KR100967025B1 (en) | Method for manufacturing flash memory device | |
KR100972694B1 (en) | Method for manufacturing of semiconductor device | |
CN113707719A (en) | Semiconductor structure and forming method thereof | |
KR100624947B1 (en) | Flash memory device and method of manufacturing the same | |
KR20030049356A (en) | Method of manufacturing a semiconductor device | |
KR20090123513A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |