KR20100013369A - 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents
전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDFInfo
- Publication number
- KR20100013369A KR20100013369A KR1020080074863A KR20080074863A KR20100013369A KR 20100013369 A KR20100013369 A KR 20100013369A KR 1020080074863 A KR1020080074863 A KR 1020080074863A KR 20080074863 A KR20080074863 A KR 20080074863A KR 20100013369 A KR20100013369 A KR 20100013369A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- insulating layer
- electronic device
- layer
- cavity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
본 발명은, 제 1 절연층과, 상기 제 1 절연층의 상면 위에 형성되거나 비아홀을 통해서 형성된 제 1 회로 패턴을 포함하는 제 1 기판을 준비하는 단계; 제 2 절연층과, 상기 제 2 절연층의 하면 위에 형성되거나 비아홀을 통해서 형성된 제 2 회로 패턴을 포함하는 제 2 기판을 준비하는 단계; 전자 소자가 실장되기 위해, 상기 제 1 기판에 대응되는 캐비티를 형성하는 단계; 상기 제 2 기판과 상기 캐비티가 형성된 제 1 기판의 사이에, 이방전도성 필름을 개재하여 적층하는 단계; 및 상기 캐비티 내에 상기 전자 소자를 실장하는 단계를 포함하는 전자소자 실장 인쇄회로기판의 제조 방법을 제공한다.
인쇄회로기판
Description
본 발명은 인쇄회로기판에 관한 것으로서, 좀 더 상세하게는, 전자 소자 실장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 집적회로(IC)칩이 점점 발달함에 따라 핸드폰이나 노트북 등 많은 전자 제품들이 소형화되고, 그에 내장되는 회로기판의 크기도 고집적화, 박판화를 요구 받는 상황이며, 이에 따라 주목을 받고 있는 것이 전자 소자 실장 인쇄회로기판이다.
전자소자 실장 인쇄회로기판은 절연층의 내부에 캐비티를 형성한 후 캐비티에 전자소자를 위치시켜 충전재 등을 이용하여 전자소자를 절연층 내에 고정하는 방법이다. 이와 같은 임베딩(embedding) 공정에 의하면 전자 소자가 기판 표면에 실장되는 것이 아니라 기판의 내부에 실장되기 때문에, 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.
이와 같은 전자소자 실장 인쇄회로기판을 제조하기 위해서, 기존에는 캐비티를 형성한 다음 PSR 및 표면 처리 후 솔더링하고, 전자소자 등의 칩을 실장하는 기 술을 사용하였다. 이 경우, 캐비티를 형성하는 2가지 방법으로, 원하는 두께의 절연층을 만들기 위해 코어(core)층과 프리프레그(prepreg, P/P)를 먼저 가공하는 방법과, 프리프레그만 가공하고 코어(core)층을 적층한 후에 가공하는 방법이 있었다. 이 때, 프리프레그는 수지의 흐름으로 접착제 역할을 하는데, 원하는 캐비티 영역을 벗어나 수지가 흘러나가 버리는 문제가 발생하는 경우가 많았다. 따라서, 이와 같은 문제점을 해결하는 기술이, 이 분야에서 지속적으로 요구되어 왔었다.
또한, 전자소자(칩)이 올라가는 캐비티 부분에 PSR 및 표면처리하고 코어와 프리프레그 부분을 적층하는데, 이 때 고온의 압력으로 눌러 주기 때문에, PSR 및 표면처리 부분에 크랙(crack)을 발생시키거나, 열 충격으로 인해 제품의 신뢰성이 떨어지는 문제점을 낳았다.
또한, 종래 기술의 경우, 해당 캐비티 형성 부위와 아래 기판과의 층간 레지스트레이션(registration) 상의 문제가 야기되는 경우가 많았다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 즉, 종래 기술과 달리, 원하는 캐비티 영역을 벗어나 수지가 흘러 나가는 문제를 제거할 뿐만 아니라, 전자소자(칩)이 올라가는 캐비티 부분에 PSR 및 표면처리하고 코어와 프리프레그 부분을 적층할 때, 높은 온도의 압력으로 눌러 주기 때문에 발생할 수 있었던 PSR 및 표면처리 부분에 크랙이나 열 충격으로 인해 제품의 신뢰성이 떨어지는 문제점이 없는, 전자 소자 실장 인쇄회로기판 및 그 제조 방법을 제공하는 것을 본 발명의 목적으로 한다.
또한, 층간 레지스트레이션을 개선한 전자소자 실장 인쇄회로기판 및 그 제조 방법을 제공하는 것을 본 발명의 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 제 1 절연층과, 상기 제 1 절연층의 상면 위에 형성되거나 비아홀을 통해서 형성된 제 1 회로 패턴을 포함하는 제 1 기판을 준비하는 단계; 제 2 절연층과, 상기 제 2 절연층의 하면 위에 형성되거나 비아홀을 통해서 형성된 제 2 회로 패턴을 포함하는 제 2 기판을 준비하는 단계; 전자 소자가 실장되기 위해, 상기 제 1 기판에 대응되는 캐비티를 형성하는 단계; 상기 제 2 기판과 상기 캐비티가 형성된 제 1 기판의 사이에, 이방전도성 필름을 개재하여 적층하는 단계; 및 상기 캐비티 내에 상기 전자 소자를 실장하는 단계를 포함하는 전자소자 실장 인쇄회로기판의 제조 방법을 제공한 다.
또한, 상기 제 1 기판 및 상기 제 2 기판 외측으로 절연층 및 외층 회로패턴을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 제 1 기판을 준비하는 단계는, 제 1 절연층을 준비하는 단계; 상기 제 1 절연층의 상면 및 하면에 플라스틱 필름을 적층하는 단계; 상기 상면 및 하면의 플라스틱 필름 중 일측의 플라스틱 필름 위에 니켈 도금층을 형성하는 단계; 상기 니켈 도금층을 형성한 측의 반대편으로, 상기 제 1 절연층 및 상기 상하면 플라스틱 필름을 관통하여 비아 홀을 가공하는 단계; 상기 비아 홀을 가공한 쪽의 플라스틱 필름을 제거하는 단계; 상기 무전해 동도금 및 전해 동도금을 통하여, 비아 홀 및 제 1 회로 패턴을 형성하여 전기적으로 접속하는 단계; 및 상기 니켈 도금층 및 상기 니켈 도금층을 형성한 쪽의 플라스틱 필름을 제거하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제 2 기판을 준비하는 단계도, 제 2 절연층을 준비하는 단계; 상기 제 2 절연층의 상면 및 하면에 플라스틱 필름을 적층하는 단계; 상기 상면 및 하면의 플라스틱 필름 중 일측의 플라스틱 필름 위에 니켈 도금층을 형성하는 단계; 상기 니켈 도금층을 형성한 측의 반대편으로, 상기 제 2 절연층 및 상기 상하면 플라스틱 필름을 관통하여 비아 홀을 가공하는 단계; 상기 비아 홀을 가공한 쪽의 플라스틱 필름을 제거하는 단계; 상기 무전해 동도금 및 전해 동도금을 통하여, 비아 홀 및 제 2 회로 패턴을 형성하여 전기적으로 접속하는 단계; 및 상기 니켈 도금층 및 상기 니켈 도금층을 형성한 쪽의 플라스틱 필름을 제거하는 단계를 포함 하는 것이 바람직하다.
한편, 본 발명의 또 다른 실시예에 따르면, 제 2 절연층과, 상기 제 2 절연층의 하면 위에 형성되거나 비아홀을 통해서 형성된 제 2 회로 패턴을 포함하는 제 2 기판; 상기 제 2 기판에 적층된 이방 전도성 필름; 상기 이방 전도성 필름 위에 적층되고, 제 1 절연층과 상기 제 1 절연층의 상면 위에 형성되거나 비아홀을 통해서 형성된 제 1 회로 패턴과 전자 소자가 실장되는 캐비티를 포함하는 제 1 기판; 및 상기 캐비티에 실장되는 전자 소자를 포함하는 전자소자 실장 인쇄회로기판을 제공한다.
또한, 상기 제 1 기판과 상기 전자 소자의 상면과, 상기 제 2 기판 하면에 형성된 절연층과 외층 회로패턴을 더 포함할 수 있음은 물론이다.
본 발명의 일 실시예에 따른 전자 소자 실장 인쇄회로기판 및 그 제조 방법에 따르면, 종래 기술과 달리, 원하는 캐비티 영역을 벗어나 수지가 흘러 나가는 문제를 제거할 뿐만 아니라, 전자소자(칩)이 올라가는 캐비티 부분에 PSR 및 표면처리하고 코어와 프리프레그 부분을 적층할 때, 높은 온도의 압력으로 눌러 주기 때문에 발생할 수 있었던 PSR 및 표면처리 부분에 크랙이나 열 충격으로 인해 제품의 신뢰성이 떨어지는 문제점이 없는, 전자 소자 실장 인쇄회로기판 및 그 제조 방법을 제공할 수 있다.
즉, 본 발명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 위에서 언급한 신뢰성 문제점을 근본적으로 해결할 수 있는 효과를 가지며, 나아가, 본 발 명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 원하는 캐비티 영역을 벗어나 수지가 흘러 나가버리는 문제를 억제하는 효과를 갖는다.
또한, 층간 레지스트레이션(registration)을 개선한 전자소자 실장 인쇄회로기판 및 그 제조 방법을 제공할 수 있다. 즉, 본 발명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 층간 레지스트레이션을 개선하여, 위치 정밀도를 훨씬 향상시키는 효과를 가져다준다.
또한, 본 발명에서 사용하는, 절연층에 플라스틱 필름으로 상하 적층한 다음 한쪽으로만 니켈 도금 후 필링 비아를 형성하고 플라스틱 필름과 니켈 도금을 제거하는 공정을 통하여, 기존의 종래 기술과는 다르게, 적층 공정 수를 낮추는 효과를 가져다준다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들 이 있을 수 있음을 이해하여야 한다.
도 1은, 본 발명의 일 실시예에 따른 전자소자 실장 인쇄회로기판의 제조 방법을 나타낸 개략도이며, 도 2는, 본 발명의 일 실시예에 따른 전자소자 실장 인쇄회로기판의 제조 방법의 공정을 나타낸 흐름도이며, 도 3은, 도 2에서의 제 1 기판 준비 단계(S100)과 제 2 기판 준비 단계(S200)를 좀 더 자세히 나타낸 흐름도이다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 전자소자 실장 인쇄회로기판 및 그 제조방법에 대하여 설명하기로 한다. 그 중에서도 먼저 제 1 기판 준비 단계(S100)와 제 2 기판 준비 단계(S200)를 설명하기로 한다. 제 2 기판 준비 단계(S200)는 제 1 기판 준비 단계(S100)와 동일하므로, 여기서는, 제 1 기판 준비 단계(S100)에 대해서만 설명하기로 한다.
먼저, 도 1의 (a)에 도시된 바와 같이, 제 1 절연층(2)을 준비하고(도 3의 S10 단계), 그 제 1 절연층의 상면과 하면에 각각 플라스틱 필름(4, 5)을 적층한다(도 3의 S20 단계).
여기서, 제 1 절연층(2)은, 유리섬유와 에폭시, 종이와 페놀수지, 종이와 에폭시 수지 등의 보강기재와 수지로 이루어질 수 있으며, 본 실시예에서는 에폭시 수지를 사용하는 경우를 가정하였다.
다음으로, 도 1의 (b)에서 알 수 있는 바와 같이, 제 1 절연층(2)의 상면 및 하면의 플라스틱 필름(4, 5) 중 일측의 플라스틱 필름(5) 위에 니켈 도금층(6)을 형성한다(도 3의 S30 단계).
또한, 도 1의 (c)에 도시된 바와 같이, 니켈 도금층(6)을 형성한 측의 반대 편으로, 제 1 절연층(2) 및 상하면 플라스틱 필름(4, 5)을 관통하여 비아 홀(via hole)(8)을 가공한다(도 3의 S40 단계). 여기서, 비아 홀 가공은 레이저 드릴 가공 등으로 이루어질 수 있다.
이 경우 레이저는 제 1 절연층(2)과 그 상하면의 플라스틱 필름(4, 5)의 재료와, 니켈 도금층(6)의 재료인 니켈를 선택적으로 가공할 수 있다. 예를 들면, 레이저 드릴에 이용되는 레이저로서 이산화탄소 레이저(CO2 laser)를 이용하는 경우 제 1 절연층(2)과 플라스틱 필름(4, 5)에 대한 가공성과 니켈 도금층에 대한 가공성이 달라서, 각각을 구분하여 가공하는 것이 가능하다. 따라서, 니켈 도금층만 남기고 나머지 제 1 절연층(2)과 플라스틱 필름(4, 5)만을 관통하여 가공하는 것이 가능하다.
다음으로, 도 1의 (d)에 도시된 바와 같이, 상기 비아 홀(8)을 가공한 쪽의 플라스틱 필름(4)을 제거하게 된다(도 3의 S50 단계).
다음으로, 도 1의 (e)에 도시된 바와 같이, 무전해 동도금을 통하여, 제 1 절연층(2)과 비아홀(8) 위를 동도금하여 동도금층(10)을 형성한다.
그리고, 도 1의 (f)에 도시된 바와 같이, 전해 동도금을 통하여, 비아 홀(8)을 동으로 매립하고, 동도금층의 일부를 선택적으로 제거하는 방식인 서브트랙티브(subtractive) 공법을 사용하여 제 1 회로 패턴(12)을 형성하여 전기적으로 접속하게 된다(도 3의 S60 단계).
또한, 도 1의 (g)에 도시된 바와 같이, 니켈 도금층(6) 및 그 니켈 도금층(14)을 형성한 쪽의 플라스틱 필름(5)을 제거한다(도 3의 S70 단계).
이와 같은 도 1의 (a) 내지 (g), 즉 도 3의 S10 내지 S70 단계를 통해서 제 1 기판(14)을 준비하게 된다(도 2의 S100 단계). 위에서 설명한 바와 같이, 제 2 기판(20)의 준비도 제 1 기판(14)의 준비와 동일한 공정으로 진행하여 만들게 된다.
또한, 제 1 기판(14) 및 제 2 기판(20) 준비 단계(도 2의 S100, S200 단계)는 위에서 설명한 방식은 물론이고, 결과적으로 도 1의 (g)에 도시된 제 1기판(14)과 도 1의 (i)에 도시된 제 2 기판(20)을 만들 수 있는 공정이라면, 균등한 공정으로 대체 및 변경이 가능함은 물론이다. 즉, 이와 같은 균등한 공정으로 만들어진 기판도 제 1 기판(14) 및 제 2 기판(20)의 개념에 포함되는 것이다.
이와 같이 준비된 제 1 기판(14)에 대해서는, 도 1의 (h)에 도시된 바와 같이, 제 1 기판(14)에 캐비티(16)를 형성하여, 캐비티(16)가 형성된 제 1 기판(18)를 준비한다(도 2의 S300 단계). 여기서 형성되는 캐비티(16)는 이후 공정에서 전자 소자(예를 들어, 칩 등)를 실장할 수 있도록 대응되게 형성되는 것이 바람직하다. 위의 비아홀과 마찬가지로, 캐비티(16) 가공은, 레이저 드릴 등의 공지된 기계적 드릴 방법들을 이용하여 가공할 수 있다.
다음으로, 도 1의 (i)에 도시된 바와 같이, 제 2 기판(20)과, 이후 공정에서 전자 소자를 실장할 수 있도록 캐비티(16)가 형성된 제 1 기판(18)의 사이에 이방 전도성 필름(22)을 개재하여, 제 2 기판(20), 이방전도성 필름(22), 캐비티(16)가 형성된 제 1 기판(18) 순으로 적층한다(도 2의 S400 단계).
여기서 사용되는 이방 전도성 필름(22)에 있어서, 필름 안에 입자들이 전도 성을 띠는 물질과 전도성을 띠지 않는 물질이 있다. 그런데 이 입자들이 X, Y 방향으로는 전기적 흐름이 없고, Z 방향으로만 전기적인 흐르는 특징을 갖는다. 그래서 후술할 전자 소자의 단자부와 비아홀 사이에 Z 방향으로의 전기적인 흐름만 발생하게 되며, X, Y 방향으로의 전기적인 흐름은 없게 된다. 만약, X, Y 방향으로의 전기적인 흐름이 발생한다면, 본 발명과 같은 구조의 인쇄회로기판에서는 전기적인 합선이 발생하게 되어버리는 결과를 낳을 것이다.
또한, 배경 기술에서 설명한 바와 같이, 종래 기술의 경우, 전자소자(칩)이 올라가는 캐비티 부분에 PSR 및 표면처리하고 코어와 프리프레그 부분을 적층하는데, 이 때 높은 온도의 압력으로 눌러 주기 때문에 PSR 및 표면처리 부분에 크랙이나 열 충격으로 인해 제품의 신뢰성이 떨어지는 문제점을 낳았다. 하지만, 본 발명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 이와 같은 신뢰성 문제점을 근본적으로 해결할 수 있는 효과를 갖는다.
또한, 배경 기술에서 설명한 바와 같이, 종래 기술의 경우, 프리프레그가 수지의 흐름으로 접착제 역할을 하는데, 원하는 캐비티 영역을 벗어나 수지가 흘러 나가는 문제가 발생하는 경우가 많이 발생하였다. 하지만, 본 발명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 이를 억제하는 효과를 갖는다.
또한, 배경 기술에서 설명한 바와 같이, 종래 기술의 경우, 층간 레지스트레이션의 문제가 많이 발생하였으나, 본 발명에서 적용하는 이방 전도성 필름(22)을 사용하는 경우, 이와 같은 층간 레지스트레이션을 개선하게 된다. 다시 말해, 위치 정밀도를 훨씬 향상시키는 효과를 가져다준다.
다음으로, 도 1의 (j)에 도시된 바와 같이, 제 1 기판(18)에 형성된 캐비티(16) 내로 전자 소자(24)를 실장한다(도 2의 S500 단계). 여기서, 전자 소자(24)는, 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로, 예를 들어, 집적회로칩(IC)과 같이 인쇄회로기판에 내장될 수 있는 전자소자(24)를 말한다.
다음으로, 도 1의 (k)에 도시된 바와 같이, 상기 제 1 기판 및 상기 제 2 기판 외측으로 절연층(26)을 적층하고, 그 절연층(26) 위에 동도금층(28)을 형성하여 다층의 인쇄회로기판을 만들 수 있다. 즉, 위의 도 1의 (k) 단계 이후, 도 1의 (l)에 도시된 바와 같이, 레이저 드릴 등의 기계적 드릴 공정을 통해서 비아 홀을 형성하고, 해당 비아 홀을 동으로 매립하여 필링 비어(filling via)를 만들고, 외층 회로 패턴(30)을 형성할 수 있다(도 2의 S600 단계). 이와 같은 공정들을 반복하여 다층의 인쇄회로기판을 만들 수 있음은 물론이다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등 범위 내에서 다양한 수정, 변경 및 변형이 가능함은 물론이다.
도 1은, 본 발명의 일 실시예에 따른 전자소자 실장 인쇄회로기판의 제조 방법을 나타낸 개략도이다.
도 2는, 본 발명의 일 실시예에 따른 전자소자 실장 인쇄회로기판의 제조 방법의 공정을 나타낸 흐름도이다.
도 3은, 도 2에서의 제 1 기판 준비 단계(S100)과 제 2 기판 준비 단계(S200)를 좀 더 자세히 나타낸 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
2 제 1 절연층
4, 5 플라스틱 필름
6 니켈 도금층
8 비아 홀
10 동도금층
12 제 1 회로 패턴
14 제 1 기판
16 캐비티
18 캐비티(16)가 형성된 제 1 기판
20 제 2 기판
22 이방 전도성 필름
24 전자 소자
26 절연층
28 동도금층
30 외층 회로 패턴
S10 제 1 절연층 준비 단계
S20 상하면 플라스틱 필름 적층 단계
S30 니켈 도금층 형성 단계
S40 비아 홀 가공 단계
S50 일측의 플라스틱 필름 제거 단계
S60 무전해 동도금, 전해 동도금 단계
S70 니켈 도금층 및 타측 플라스틱 필름 제거 단계
S100 제 1 기판 준비 단계
S200 제 2 기판 준비 단계
S300 제 1 기판에 캐비티 형성 단계
S400 제 2 기판, 이방전도성 필름, 제 1 기판 적층 단계
S500 캐비티 내 전자 소자 실장 단계
S600 외층 회로 패턴 형성 단계
Claims (6)
- 제 1 절연층과, 상기 제 1 절연층의 상면 위에 형성되거나 비아홀을 통해서 형성된 제 1 회로 패턴을 포함하는 제 1 기판을 준비하는 단계;제 2 절연층과, 상기 제 2 절연층의 하면 위에 형성되거나 비아홀을 통해서 형성된 제 2 회로 패턴을 포함하는 제 2 기판을 준비하는 단계;전자 소자가 실장되기 위해, 상기 제 1 기판에 대응되는 캐비티를 형성하는 단계;상기 제 2 기판과 상기 캐비티가 형성된 제 1 기판의 사이에, 이방전도성 필름을 개재하여 적층하는 단계; 및상기 캐비티 내에 상기 전자 소자를 실장하는 단계를 포함하는 전자소자 실장 인쇄회로기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 기판 및 상기 제 2 기판 외측으로 절연층 및 외층 회로패턴을 더 형성하는 단계를 포함하는 전자소자 실장 인쇄회로기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 기판을 준비하는 단계는,제 1 절연층을 준비하는 단계;상기 제 1 절연층의 상면 및 하면에 플라스틱 필름을 적층하는 단계;상기 상면 및 하면의 플라스틱 필름 중 일측의 플라스틱 필름 위에 니켈 도금층을 형성하는 단계;상기 니켈 도금층을 형성한 측의 반대편으로, 상기 제 1 절연층 및 상기 상하면 플라스틱 필름을 관통하여 비아 홀을 가공하는 단계;상기 비아 홀을 가공한 쪽의 플라스틱 필름을 제거하는 단계;상기 무전해 동도금 및 전해 동도금을 통하여, 비아 홀 및 제 1 회로 패턴을 형성하여 전기적으로 접속하는 단계; 및상기 니켈 도금층 및 상기 니켈 도금층을 형성한 쪽의 플라스틱 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 전자소자 실장 인쇄회로기판의 제조 방법.
- 제 1 항에 있어서,상기 제 2 기판을 준비하는 단계는,제 2 절연층을 준비하는 단계;상기 제 2 절연층의 상면 및 하면에 플라스틱 필름을 적층하는 단계;상기 상면 및 하면의 플라스틱 필름 중 일측의 플라스틱 필름 위에 니켈 도금층을 형성하는 단계;상기 니켈 도금층을 형성한 측의 반대편으로, 상기 제 2 절연층 및 상기 상하면 플라스틱 필름을 관통하여 비아 홀을 가공하는 단계;상기 비아 홀을 가공한 쪽의 플라스틱 필름을 제거하는 단계;상기 무전해 동도금 및 전해 동도금을 통하여, 비아 홀 및 제 2 회로 패턴을 형성하여 전기적으로 접속하는 단계; 및상기 니켈 도금층 및 상기 니켈 도금층을 형성한 쪽의 플라스틱 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 전자소자 실장 인쇄회로기판의 제조 방법.
- 제 2 절연층과, 상기 제 2 절연층의 하면 위에 형성되거나 비아홀을 통해서 형성된 제 2 회로 패턴을 포함하는 제 2 기판;상기 제 2 기판에 적층된 이방 전도성 필름;상기 이방 전도성 필름 위에 적층되고, 제 1 절연층과 상기 제 1 절연층의 상면 위에 형성되거나 비아홀을 통해서 형성된 제 1 회로 패턴과 전자 소자가 실장되는 캐비티를 포함하는 제 1 기판; 및상기 캐비티에 실장되는 전자 소자를 포함하는 전자소자 실장 인쇄회로기판.
- 제 5 항에 있어서,상기 제 1 기판과 상기 전자 소자의 상면과, 상기 제 2 기판 하면에 형성된 절연층과 외층 회로패턴을 더 포함하는 전자소자 실장 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080074863A KR101005491B1 (ko) | 2008-07-31 | 2008-07-31 | 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080074863A KR101005491B1 (ko) | 2008-07-31 | 2008-07-31 | 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100013369A true KR20100013369A (ko) | 2010-02-10 |
KR101005491B1 KR101005491B1 (ko) | 2011-01-04 |
Family
ID=42087358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080074863A KR101005491B1 (ko) | 2008-07-31 | 2008-07-31 | 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101005491B1 (ko) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3793547B2 (ja) | 1997-05-28 | 2006-07-05 | 京セラ株式会社 | 積層セラミック回路基板の製造方法 |
KR20040001400A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 코스모텍 | 다층인쇄회로기판의 제조방법 |
KR100796523B1 (ko) | 2006-08-17 | 2008-01-21 | 삼성전기주식회사 | 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법 |
KR101039846B1 (ko) * | 2007-12-18 | 2011-06-09 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 |
-
2008
- 2008-07-31 KR KR1020080074863A patent/KR101005491B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101005491B1 (ko) | 2011-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8261435B2 (en) | Printed wiring board and method for manufacturing the same | |
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20150213946A1 (en) | Printed wiring board | |
CN106024763B (zh) | 线圈嵌入式集成电路基板及其制造方法 | |
KR101084250B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조 방법 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
JPWO2008155957A1 (ja) | 部品内蔵基板の製造方法および部品内蔵基板 | |
KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US20160219713A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
KR20150006686A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
CN110602900A (zh) | 一种多层多阶hdi板制作方法及装置 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
KR100861620B1 (ko) | 인쇄회로기판의 제조방법 | |
KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
KR20160019297A (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI618462B (zh) | 以介電質直接貼件之內埋電子元件電路板製造方法 | |
JP5134194B2 (ja) | 部品内蔵デバイス及び製造方法 | |
KR20090123032A (ko) | 반도체 칩 내장형 인쇄회로기판 제조 방법 | |
KR101005491B1 (ko) | 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR102052761B1 (ko) | 칩 내장 기판 및 그 제조 방법 | |
KR101089923B1 (ko) | 인쇄회로기판의 제조방법 | |
TW201427505A (zh) | 具有內埋元件的電路板及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160120 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 8 |
|
R401 | Registration of restoration | ||
LAPS | Lapse due to unpaid annual fee |