KR20100011650A - 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ - Google Patents

저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ Download PDF

Info

Publication number
KR20100011650A
KR20100011650A KR1020080072954A KR20080072954A KR20100011650A KR 20100011650 A KR20100011650 A KR 20100011650A KR 1020080072954 A KR1020080072954 A KR 1020080072954A KR 20080072954 A KR20080072954 A KR 20080072954A KR 20100011650 A KR20100011650 A KR 20100011650A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
charge pump
clock
stage
Prior art date
Application number
KR1020080072954A
Other languages
English (en)
Inventor
한희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080072954A priority Critical patent/KR20100011650A/ko
Priority to TW098123971A priority patent/TW201010253A/zh
Priority to US12/503,958 priority patent/US20100019831A1/en
Publication of KR20100011650A publication Critical patent/KR20100011650A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는 D D I가 개시된다. 본 발명의 실시예에 따른 차지 펌프는, 클럭의 제 1 논리 구간 동안 제 1 커패시터를 제 1 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 1 전압 및 제 2 전압을 이용하여 외부 전압을 제 1 노드의 노드 전압인 제 1 중간 전압으로 변환하는 제 1 측을 구비하는 제 1 단; 및 상기 제 1 노드와 연결되고, 상기 클럭의 제 1 논리 구간 동안 제 3 커패시터를 제 3 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 3 전압 및 상기 제 1 중간 전압을 이용하여 상기 외부 전압을 내부 전압으로 변환하는 제 3 측을 구비하는 제 2 단을 구비한다. 본 발명에 따른 차지 펌프 및 DDI는 내압이 낮은 커패시터를 사용하여 차지 펌프를 구현함으로써, 전력 효율을 높이면서도 레이아웃 면적을 줄일 수 있는 장점이 있다. 또한, DDI 성능 향상 및 원가 절감을 통한 경쟁력 확보가 가능한 장점이 있다.

Description

저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는 ＤＤＩ{Charge pump implemented low voltage rating capacitor and DDI comprising the DDI}
본 발명은 반도체 장치에 관한 것으로서, 특히 저전압 캐패시터로 구현됨으로써 전력 효율을 높이면서도 레이아웃 면적을 줄일 수 있는 차치 펌프 및 이를 구비하는 DDI(Display Driver IC)에 관한 것이다.
모바일 장치에 구비되는 LCD를 구동하는 DDI에 있어서, 가장 큰 이슈는 DDI의 저전력화와 외장 부품 감소라 할 수 있다. DDI의 외장 부품의 대부분은, 외부 전압을 DDI에서 사용되는 전압으로 변환하기 위한 차지 펌프(charge pump)에 구비되는 캐패시터들로 이루어진다. 따라서, 캐패시터들을 DDI에 내장하거나 그 수를 감소시켜, LCD 모듈의 가격 경쟁력을 높이기 위한 방안들이 연구되고 있다.
본 발명은 저전압 커패시터를 이용하여 전력 효율을 높이면서도 레이아웃 면적을 줄일 수 있는 차지 펌프 및 이를 구비하는 DDI를 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 차지 펌프는, 클럭의 제 1 논리 구간 동안 제 1 커패시터를 제 1 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 1 전압 및 제 2 전압을 이용하여 외부 전압을 제 1 노드의 노드 전압인 제 1 중간 전압으로 변환하는 제 1 측을 구비하는 제 1 단; 및 상기 제 1 노드와 연결되고, 상기 클럭의 제 1 논리 구간 동안 제 3 커패시터를 제 3 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 3 전압 및 상기 제 1 중간 전압을 이용하여 상기 외부 전압을 내부 전압으로 변환하는 제 3 측을 구비하는 제 2 단을 구비한다.
바람직하게는, 상기 제 1 커패시터 및 상기 제 3 커패시터는, 동일한 내압을 가질 수 있다. 바람직하게는, 상기 제 1 단 및 상기 제 2 단은, 서로 동기되어 동작할 수 있다.
바람직하게는, 상기 제 1 단은, 상기 제 1 측과 대칭 구조를 갖고, 상기 클럭의 제 2 논리 구간 동안 제 2 커패시터를 상기 제 1 전압으로 충전시키고, 상기 클럭의 제 1 논리 구간에서 상기 제 1 전압 및 상기 제 2 전압을 이용하여 상기 외부 전압을 제 2 노드의 노드 전압인 제 2 중간 전압으로 변환하는 제 2 측을 더 구 비할 수 있다.
이때, 상기 제 1 단의 제 1 측은, 일 단에 상기 제 1 전압이 인가되고, 타 단에 상기 제 1 커패시터의 일 단과 연결되며, 게이트가 상기 제 2 커패시터의 일 단과 연결되는 제 11 트랜지스터; 일 단이 상기 제 11 트랜지스터의 타 단 및 상기 제 1 커패시터의 일 단과 연결되고, 타 단이 상기 제 1 노드와 연결되며, 게이트가 상기 제 11 트랜지스터의 게이트와 연결되는 제 12 트랜지스터; 일 단이 상기 제 1 커패시터의 타 단과 연결되고, 타 단에 접지 전압과 연결되며, 게이트에 클럭이 인가되는 제 13 트랜지스터; 및 일 단이 상기 제 1 커패시터의 타 단과 연결되고, 타 단에 상기 제 2 전압이 인가되며, 게이트에 클럭이 인가되는 제 14 트랜지스터를 구비할 수 있다.
바람직하게는, 상기 제 2 단은, 상기 제 3 측과 대칭 구조를 갖고, 상기 제 2 노드와 연결되고, 상기 클럭의 제 2 논리 구간 동안 상기 제 4 커패시터를 상기 제 3 전압으로 충전시키고, 상기 클럭의 제 1 논리 구간에서 상기 제 3 전압 및 상기 제 2 중간 전압을 이용하여 상기 외부 전압을 내부 전압으로 변환하는 제 4 측을 더 구비할 수 있다.
이때, 상기 제 2 단의 제 3 측은, 일 단에 상기 제 3 전압이 인가되고, 타 단에 상기 제 3 커패시터의 일 단과 연결되며, 게이트가 상기 제 4 커패시터의 일 단과 연결되는 제 21 트랜지스터; 일 단이 상기 제 21 트랜지스터의 타 단 및 상기 제 3 커패시터의 일 단과 연결되고, 타 단이 상기 내부 전압과 연결되며, 게이트가 상기 제 21 트랜지스터의 게이트와 연결되는 제 22 트랜지스터; 및 일 단이 상기 제 3 커패시터의 타 단 및 상기 제 1 노드와 연결되고, 타 단에 접지 전압과 연결되며, 게이트에 클럭이 인가되는 제 23 트랜지스터를 구비할 수 있다.
바람직하게는, 상기 제 1 전압 및 상기 제 2 전압은, 상기 외부 전압과 동일한 크기를 가질 수 있다. 이때, 상기 제 1 중간 전압은, 상기 외부 전압의 두 배의 크기를 가질 수 있다. 또한, 상기 제 3 전압은, 상기 외부 전압과 동일한 크기를 가질 수 있다. 이때, 상기 내부 전압은, 상기 외부 전압의 세 배의 크기를 가질 수 있다.
바람직하게는, 상기 외부 전압은 포지티브(positive) 전압일 수 있다. 또는, 상기 외부 전압은 네거티브(negative) 전압일 수 있다. 또는, 상기 외부 전압은, 접지 전압일 수 있다.
본 발명에 따른 차지 펌프 및 DDI는 내압이 낮은 커패시터를 사용하여 차지 펌프를 구현함으로써, 전력 효율을 높이면서도 레이아웃 면적을 줄일 수 있는 장점이 있다. 또한, DDI 성능 향상 및 원가 절감을 통한 경쟁력 확보가 가능한 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 차지 펌프는 DDI 구동을 위해, 약 5.5V의 외부 전압(AVDD)을, 외부 전압(AVDD)보다 3배가량 큰 내부 전압(VGH)으로 변환한다. 이를 위해, 본 발명의 실시예에 따른 차지 펌프는 도 1의 (a)에 도시된 제 1 단(100a) 및 도 1의 (b)에 도시된 제 2 단(100b)의 이 단의 구조를 갖는다.
먼저, 본 발명의 실시예에 따른 차지 펌프의 제 1 단(100a)의 구조 및 동작에 대하여 알아본다.
도 1의 (a)를 참조하면, 본 발명의 실시예에 따른 차지 펌프의 제 1 단(100a)은 제 1 앤모스 트랜지스터(MN1), 제 1 피모스 트랜지스터(MP1), 제 1 커패시터(Cc1), 제 2 앤모스 트랜지스터(MN2) 및 제 2 피모스 트랜지스터(MP2)를 포함하는 일 측(A)과, 일 측(A)과 대칭 구조를 갖는 타 측(B)을 구비한다. 다만, 제 1 단(100a)의 타 측(B)은 제 1 단(100a)의 일 측(A)에 인가되는 클럭(CLK)의 반전 신호에 의하여 동작한다.
그러므로, 제 1 단(100a)의 타 측(B)은 제 1 단(100a)의 일 측(A)과 위상(phase)을 달리하여 동작할 뿐(후술되는 도 2 참조), 일 측(A)과 동일한 동작을 수행한다. 따라서, 본 발명의 실시예에 따른 차지 펌프의 제 1 단(100a)의 타 측(B)의 구조 및 동작에 대한 설명은 생략한다.
제 1 앤모스 트랜지스터(MN1)는 일 단이 외부 전압(AVDD)과 연결되고, 타 단이 제 1 피모스 트랜지스터(MP1)의 일 단 및 제 1 커패시터(Cc1)의 일 단과 연결되며, 제 1 피모스 트랜지스터(MP1)와 게이트를 공유한다. 제 1 피모스 트랜지스터(MP1)의 타 단은 제 1 중간 전압(Vmid1)을 출력한다.
제 2 앤모스 트랜지스터(MN2) 및 제 2 피모스 트랜지스터(MP2)는 외부 전압(AVDD)과 접지 전압 사이에 직렬로 연결되고, 클럭(CLK)에 의하여 게이팅된다. 제 2 앤모스 트랜지스터(MN2) 및 제 2 피모스 트랜지스터(MP2)의 연결점과 제 1 커패시터(Cc1)의 타 단이 연결된다.
도 2는 도 1의 동작을 나타내는 타이밍도이다.
도 1의 (a) 및 도 2를 참조하면, 논리 하이("H")의 클럭(CLK)에 응답하여 제 2 앤모스 트랜지스터(MN2)가 턴 온되면, 제 1 앤모스 트랜지스터(MN1) 및 제 2 앤모스 트랜지스터(MN2)에 의해 제 1 커패시터(Cc1)는 외부 전압(AVDD)으로 충전된다. 제 1 커패시터(Cc1)는 클럭(CLK)의 논리 하이("H") 구간 동안 외부 전압(AVDD)만큼 충전되다가, 클럭(CLK)이 논리 로우("L") 구간 동안 방전된다.
이때, 제 1 앤모스 트랜지스터(MN1)는 제 2 커패시터(Cc2)의 전압에 의하여 게이팅된다. 그런데, 전술한 바와 같이, 제 1 단(100a)의 타 측(B)은 일 측(A)과 위상만을 달리하여 동작한다. 따라서, 제 2 커패시터(Cc2)는 클럭(CLK)이 논리 로우("L")인 구간에서 외부 전압(AVDD)으로 충전되다가 클럭(CLK)이 논리 하이("H")인 구간에서 방전된다. 따라서, 제 1 앤모스 트랜지스터(MN1)는 클럭(CLK)이 논리 로우("L")에서 논리 하이("H")로 천이되는 때에 턴 온된다.
계속해서, 도 1의 (a) 및 도 2를 참조하면, 클럭(CLK)이 논리 하이("H")에서 논리 로우("L")로 천이되면, 제 1 피모스 트랜지스터(MP1) 및 제 2 피모스 트랜지스터(MP2)가 턴 온된다. 제 1 피모스 트랜지스터(MP1)가 턴 온되는 동작은 전술된 제 1 앤모스 트랜지스터(MN1)가 턴 온되는 동작과 같은 원리이다.
제 1 피모스 트랜지스터(MP1) 및 제 2 피모스 트랜지스터(MP2)가 턴 온되면, 제 2 피모스 트랜지스터(MP2)의 일 단과 연결되는 외부 전압(AVDD)이 제 1 중간 전압(Vmid1)으로 인가된다. 그런데, 클럭(CLK)의 논리 하이("H") 구간에서 제 1 커패시터(Cc1)에 외부 전압(AVDD)만큼 충전된 전하도, 제 1 피모스 트랜지스터(MP1)의 턴 온되는 클럭(CLK)의 논리 로우("L") 구간 동안, 제 1 중간 전압(Vmid1)으로 인가된다.
따라서, 클럭(CLK)의 논리 로우("L") 구간 동안 제 1 중간 전압(Vmid1)의 크기는 외부 전압(AVDD)의 두 배가 된다.
전술한 바와 같이, 본 발명의 실시예에 따른 차지 펌프의 제 1 단(100a)의 타 측(B)은 일 측(A)과 동일한 구조 및 동작을 수행된다. 따라서, 제 2 중간 전압(Vmid2) 또한, 제 2 커패시터(Cc2)에 충전되는 전압(외부 전압 AVDD와 동일한 전압) 및 피모스 트랜지스터들에 의해, 클럭(CLK)의 논리 하이("H") 구간에서, 외부 전압(AVDD)의 두 배 크기가 된다.
제 1 중간 전압(Vmid1)은 본 발명의 실시예에 따른 차지 펌프의 제 2 단(100b)에 인가된다. 제 1 중간 전압(Vmid1)이 인가되는 차지 펌프의 제 2 단의 구조 및 동작에 대하여 알아본다.
도 1의 (b)를 참조하면, 본 발명의 실시예에 따른 차지 펌프의 제 2 단(100b)은 제 3 앤모스 트랜지스터(MN3), 제 3 피모스 트랜지스터(MP3), 제 2 커패시터(Cc2) 및 제 4 앤모스 트랜지스터(MN4)를 포함하는 일 측일 측(A)과, 일 측(A)과 대칭 구조를 갖는 타 측(B)을 구비한다. 다만, 제 2 단(100b)의 타 측(B)은 제 2 단(100b)의 일 측(A)에 인가되는 클럭(CLK)의 반전 신호에 의하여 동작한다.
그러므로, 제 2 단(100b)의 타 측(B)은 제 2 단(100b)의 일 측(A)과 위상(phase)을 달리하여 동작할 뿐, 동일한 동작을 수행한다. 따라서, 본 발명의 실시예에 따른 차지 펌프의 제 2 단(100b)의 타 측의 구조 및 동작에 대한 설명은 생략한다.
제 3 앤모스 트랜지스터(MN3)는 일 단이 외부 전압(AVDD)과 연결되고, 타 단이 제 3 피모스 트랜지스터(MP3)의 일 단 및 제 3 커패시터(Cc3)의 일 단과 연결되며, 제 3 피모스 트랜지스터(MP3)와 게이트를 공유한다. 제 3 피모스 트랜지스터(MP3)의 타 단은 내부 전압(VGH)을 출력한다. 제 3 커패시터(Cc3)와 제 4 앤모스 트랜지스터(MN4) 사이에 제 1 중간 전압(Vmid1)이 인가된다. 또한, 제 4 앤모스 트랜지스터(MN4)는 클럭(CLK)에 의하여 게이팅되고, 타 단이 접지 전압과 연결된다.
따라서, 논리 하이("H")의 클럭(CLK)에 응답하여 제 4 앤모스 트랜지스터(MN4)가 턴 온되면, 제 3 앤모스 트랜지스터(MN3) 및 제 4 앤모스 트랜지스터(MN4)에 의해 제 3 커패시터(Cc3)는 외부 전압(AVDD)으로 충전된다.
이때, 도 1의 (a)의 클럭(CLK)과 도 1의 (b)의 클럭(CLK)은 동기된다. 즉, 도 1의 (a)의 일 단(100a)과 도 1의 (b)의 타 단(100b)은 도 2에 도시되는 바와 같이, 동기되어 동작한다. 다만, 설명의 편의를 위해, 일 단(100a)과 타 단(100b) 사이에 존재할 수 있는 딜레이는 도 2에 도시되지 아니한다.
도 1 및 도 2를 참조하면, 제 1 커패시터(Cc1) 및 제 3 커패시터(Cc3)가 동일한 클럭(CLK)에 동기되어 충전되고, 제 1 앤모스 트랜지스터(MN1) 내지 제 4 앤모스 트랜지스터(MN4)가 동기되어 동작한다. 마찬가지로, 제 1 피모스 트랜지스터(MP1) 내지 제 3 피모스 트랜지스터(MP3)가 동기되어 동작한다.
따라서, 제 3 피모스 트랜지스터(MP3)가 턴 온되면, 내부 전압(VGH)으로 외부 전압(AVDD)과 같은 크기의 전압으로 충전된 제 3 커패시터(Cc3), 및 도 1의 (a)에 도시된 차지 펌프의 일 단(100a)으로부터 인가된 외부 전압(AVDD)의 두 배 크기의 제 1 중간 전압(Vmid1)에 의하여, 내부 전압(VGH)은 최종적으로 외부 전압(AVDD)의 세 배 크기로 생성될 수 있다.
이때, 외부 전압에 대한 내부 전압의 전압 이득을 세 배로 하는 이유는, 현재 외부 전압은 약 5.5V인 반면, DDI는 약 17V의 고전압에서 동작하기 때문이다. 따라서, 본 발명의 실시예에 따른 차지 펌프는 3배의 전압 이득에 한정되는 것은 아니고, 다음과 같이 다양한 외부 전압 및 전압 이득으로, 원하는 내부 전압을 생성할 수 있다.
도 2의 내부 전압(VGH)은 클럭의 논리 레벨에 무관하게 약 3*AVDD의 크기를 유지하는데, 이는 도 2에 도시되지는 아니하나, 제 1 단 및 제 2 단의 타 측이 일 측과 구간을 달리하여 동일한 동작을 수행하기 때문이다. 즉, 클럭의 논리 로우 구 간에서 일 측의 동작에 의해 내부 전압이 3*AVDD로 생성되고, 클럭의 논리 하이 구간에서 타 측의 동작에 의해 내부 전압이 3*AVDD로 생성된다.
상기의 구조 및 동작을 통해 생성된, 외부 전압(AVDD)의 세 배 크기를 갖는 내부 전압(VGH)은 외부 커패시터(Co)를 통해 DDI로 인가된다.
이와 같이, 본 발명의 실시예에 따른 차지 펌프의 커패시터들은 모두 외부 전압 이하의 전압으로 충전되므로, 각 커패시터는 외부 전압에 상응하는 내압을 가지면 된다. 커패시터의 단위 면적당 커패시턴스는 커패시터의 내압이 낮을수록 커진다. 커패시터의 내압은 커패시터 양단 전극 간의 거리에 비례하는데, 커패시턴스는 그 거리에 반비례하기 때문이다.
따라서, 본 발명의 실시예에 따른 차지 펌프에 의하면, 커패시터로의 충전 또는 방전을 위한 스위치를 구비하지 아니함으로써 전력 효율을 증가시키면서도, 내압이 낮은 커패시터를 사용함으로써 레이아웃 면적을 감소시킬 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 3을 참조하면, 도 3의 차지 펌프의 제 1 단(300a) 및 제 2 단(300b)은 각각, 도 1의 차지 펌프의 제 1 단(100a) 및 제 2 단(100b)과 동일한 구조를 갖고, 동일한 동작을 수행한다. 다만, 외부 전압(VCI)이 도 1의 약 5.5V의 외부 전압(AVDD)과 달리, 약 2.7V일 수 있다. 이 경우, 도 3의 내부 전압(VGH)은 도 1의 3*AVDD가 아닌 1.5*AVDD가 된다.
도 3은 도 1의 외부 전압의 1/2 크기의 외부 전압이 인가되는 차지 펌프를 도시하고 있으나, 이에 한정되는 것은 아니고, 다양한 크기의 외부 전압이 인가될 수 있다. 이렇게, 본 발명의 실시예에 따른 차지 펌프에 의하면, 차지 펌프를 구성하는 커패시터의 내압의 변화없이, 인가하는 외부 전압의 크기만을 달리함으로써 전압 이득을 변화시킬 수 있다.
도 4a 내지 도 4c는 본 발명의 제 3 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 4a 내지 도 4c를 참조하면, 도 1의 차지 펌프가 제 1 단(100a) 및 제 2 단(100b)을 구비하는 반면, 도 4a 내지 도 4c의 차지 펌프는 제 1 단(400a) 내지 제 3 단(400c)을 구비한다. 이 경우, 제 2 단(400b)의 중간 전압들(Vmid3, Vmid4)은 4*AVDD로 생성되고, 내부 전압(VGH)은 5*AVDD로 생성된다.
도 4a 내지 도 4c는 3단의 구조를 갖는 차지 펌프를 도시하고 있으나, 이에 한정되는 것은 아니고, 4단 이상의 구조로 차지 펌프가 구현될 수도 있다. 즉, 본 발명의 실시예에 따른 차지 펌프에 의하면, 차지 펌프를 구성하는 커패시터의 내압의 변화없이, 다 단의 구조만을 달리함으로써 전압 이득을 변화시킬 수 있다.
도 5는 본 발명의 제 4 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 5를 참조하면, 도 5의 차지 펌프는 네커티브의 내부 전압(VGL)을 생성한다. 도 5의 차지 펌프의 각 단(500a, 500b)은 도 1 등의 차지 펌프와 유사한 구조로 유사한 동작을 수행한다. 다만, 도 1 등의 차지 펌프가 포지티브의 내부 전압(VGH)을 생성하는 반면, 도 5의 차지 펌프는 네거티브의 내부 전압(VGL)을 생성하기 위해, 도 5의 차지 펌프에는 접지 전압(AVSS)이 인가될 수 있다. 그러나, 이에 한정되는 것은 아니고, 임의의 네거티브 전압(VCL)이 인가될 수도 있다. 이때, 임의의 네거티브 전압(VCL)은 약 -2.7V일 수 있다.
또한, 도 5의 차지 펌프의 각 트랜지스터들은 도 1 등의 대응되는 트랜지스터들과 타입을 달리하여 구비된다. 예를 들어, 도 5의 제 1 피모스 트랜지스터(MP1) 내지 제 4 피모스 트랜지스터(MP4)는 도 1의 제 1 앤모스 트랜지스터(MN1) 내지 제 4 앤모스 트랜지스터(MN4)에 대응된다. 마찬가지로, 도 5의 제 1 앤모스 트랜지스터(MN1) 내지 제 3 앤모스 트랜지스터(MN3)는 도 1의 제 1 피모스 트랜지스터(MP1) 내지 제 3 피모스 트랜지스터(MP3)에 대응된다.
도 5의 차지 펌프에서의 내부 전압 생성 동작을 간략히 설명하면, 제 1 피모스 트랜지스터(MP1) 및 제 2 피모스 트랜지스터(MP2)의 턴 온에 의하여, 제 1 커패시터(Cc1)가 -VCI만큼 충전된다. 이때, VCI와 VCL과 크기는 같으나 부호가 다른 전압일 수 있다. 예를 들어, VCL은 약 -2.7V의 전압이고, VCI는 약 +2.7V의 전압일 수 있다.
클럭(CLK)의 논리 레벨이 천이되어, 제 1 앤모스 트랜지스터(MN1) 및 제 2 앤모스 트랜지스터(MN2)가 턴 온되면, 제 1 중간 전압(Vmid1)은 -VCI + VCL, 즉 네거티브 전압 VCL의 두 배의 크기로 생성된다. 제 2 중간 전압(Vmid2) 또한, 동일한 크기로 생성된다.
도 5의 일 단(500a)에 의하여 생성된 제 1 중간 전압(Vmid1) 및 제 2 중간 전압(Vmid2)은 도 5의 타 단(500b)으로 인가된다. 도 5의 차지 펌프 또한, 도 1의 차지 펌프와 마찬가지로, 일 단(500a)과 타 단(500b)이 동기되어 동작한다. 따라서, 클럭의 논리 하이("H") 구간동안 VCL(= -VCI)로 충전되어 있던 제 3 커패시 터(Cc3)와 일 단(500a)으로부터 인가된 2*VCL(= -2*VCI)의 제 1 중간 전압(Vmid1)에 의하여, 네커티브 내부 전압(VGL)은 3*VCL(= -3*VCI)이 된다.
이때, 제 1 피모스 트랜지스터(MP1) 및 제 3 피모스 트랜지스터(MP3)에 접지 전압(AVSS)이 아닌 네거티브 전압이 인가되면, 네커티브 내부 전압(VGL)은 더 큰 네거티브 전압으로 생성될 수 있다.
도 6은 본 발명의 실시예에 따른 DDI를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 DDI(600)는 도 1 등에 도시된 차지 펌프(100, 300, 400, 500)를 구비하여, DDI를 구동시키기 위한 내부 전압을 생성한다. 이때, DDI(600)는 포지티브 내부 전압을 생성하는 도 1, 도 3 및 도 4의 차지 펌프(100, 300, 400)들 중 하나와 네거티브 내부 전압을 생성하는 도 5의 차지 펌프(500)를 같이 구비할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
예를 들어, 도 1 등에서 본 발명의 실시예에 따른 차지 펌프의 각 단은, 서로 대칭 구조를 갖는 일 측 및 타 측을 구비하는 것으로 도시하고 있으나, 이에 한정되는 것은 아니고, 본 발명의 실시예에 따른 차지 펌프의 각 단은 일 측 또는 타 측만을 구비할 수 있다.
이 경우, 도 1의 제 1 단(100a)의 제 1 앤모스 트랜지스터(MN1) 및 제 1 피 모스 트랜지스터(MP1)의 게이트는 클럭(CLK)과 연결되어, 클럭의 논리 레벨에 따라 게이팅될 것이다. 도 1의 제 2 단(100b)의 제 3 앤모스 트랜지스터(MN3) 및 제 3 피모스 트랜지스터(MP3)의 게이트 또한 그러하다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제 1 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 2는 도 1의 동작을 나타내는 타이밍도이다.
도 3은 본 발명의 제 2 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 4a 내지 도 4c는 본 발명의 제 3 실시예에 따른 차지 펌프의 각 단을 나타내는 회로도이다.
도 5는 본 발명의 제 4 실시예에 따른 차지 펌프를 나타내는 회로도이다.
도 6은 본 발명의 실시예에 따른 DDI를 나타내는 도면이다.

Claims (20)

  1. 클럭의 제 1 논리 구간 동안 제 1 커패시터를 제 1 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 1 전압 및 제 2 전압을 이용하여 외부 전압을 제 1 노드의 노드 전압인 제 1 중간 전압으로 변환하는 제 1 측을 구비하는 제 1 단; 및
    상기 제 1 노드와 연결되고, 상기 클럭의 제 1 논리 구간 동안 제 3 커패시터를 제 3 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 3 전압 및 상기 제 1 중간 전압을 이용하여 상기 외부 전압을 내부 전압으로 변환하는 제 3 측을 구비하는 제 2 단을 구비하는 것을 특징으로 하는 차지 펌프.
  2. 제 1 항에 있어서, 상기 제 1 커패시터 및 상기 제 3 커패시터는,
    동일한 내압을 갖는 것을 특징으로 하는 차지 펌프.
  3. 제 1 항에 있어서, 상기 제 1 단 및 상기 제 2 단은,
    서로 동기되어 동작하는 것을 특징으로 하는 차지 펌프.
  4. 제 1 항에 있어서, 상기 제 1 단은,
    상기 제 1 측과 대칭 구조를 갖고, 상기 클럭의 제 2 논리 구간 동안 제 2 커패시터를 상기 제 1 전압으로 충전시키고, 상기 클럭의 제 1 논리 구간에서 상기 제 1 전압 및 상기 제 2 전압을 이용하여 상기 외부 전압을 제 2 노드의 노드 전압인 제 2 중간 전압으로 변환하는 제 2 측을 더 구비하는 것을 특징으로 하는 차지 펌프.
  5. 제 4 항에 있어서, 상기 제 1 단의 제 1 측은,
    일 단에 상기 제 1 전압이 인가되고, 타 단에 상기 제 1 커패시터의 일 단과 연결되며, 게이트가 상기 제 2 커패시터의 일 단과 연결되는 제 11 트랜지스터;
    일 단이 상기 제 11 트랜지스터의 타 단 및 상기 제 1 커패시터의 일 단과 연결되고, 타 단이 상기 제 1 노드와 연결되며, 게이트가 상기 제 11 트랜지스터의 게이트와 연결되는 제 12 트랜지스터;
    일 단이 상기 제 1 커패시터의 타 단과 연결되고, 타 단에 접지 전압과 연결되며, 게이트에 클럭이 인가되는 제 13 트랜지스터; 및
    일 단이 상기 제 1 커패시터의 타 단과 연결되고, 타 단에 상기 제 2 전압이 인가되며, 게이트에 클럭이 인가되는 제 14 트랜지스터를 구비하는 것을 특징으로 하는 차지 펌프.
  6. 제 4 항에 있어서, 상기 제 2 단은,
    상기 제 3 측과 대칭 구조를 갖고, 상기 제 2 노드와 연결되고, 상기 클럭의 제 2 논리 구간 동안 상기 제 4 커패시터를 상기 제 3 전압으로 충전시키고, 상기 클럭의 제 1 논리 구간에서 상기 제 3 전압 및 상기 제 2 중간 전압을 이용하여 상 기 외부 전압을 내부 전압으로 변환하는 제 4 측을 더 구비하는 것을 특징으로 하는 차지 펌프.
  7. 제 6 항에 있어서, 상기 제 2 단의 제 3 측은,
    일 단에 상기 제 3 전압이 인가되고, 타 단에 상기 제 3 커패시터의 일 단과 연결되며, 게이트가 상기 제 4 커패시터의 일 단과 연결되는 제 21 트랜지스터;
    일 단이 상기 제 21 트랜지스터의 타 단 및 상기 제 3 커패시터의 일 단과 연결되고, 타 단이 상기 내부 전압과 연결되며, 게이트가 상기 제 21 트랜지스터의 게이트와 연결되는 제 22 트랜지스터; 및
    일 단이 상기 제 3 커패시터의 타 단 및 상기 제 1 노드와 연결되고, 타 단에 접지 전압과 연결되며, 게이트에 클럭이 인가되는 제 23 트랜지스터를 구비하는 것을 특징으로 하는 차지 펌프.
  8. 제 1 항에 있어서, 상기 제 1 전압 및 상기 제 2 전압은,
    상기 외부 전압과 동일한 크기를 갖는 것을 특징으로 하는 차지 펌프.
  9. 제 8 항에 있어서, 상기 제 1 중간 전압은,
    상기 외부 전압의 두 배의 크기를 갖는 것을 특징으로 하는 차지 펌프.
  10. 제 8 항에 있어서, 상기 제 3 전압은,
    상기 외부 전압과 동일한 크기를 갖는 것을 특징으로 하는 차지 펌프.
  11. 제 10 항에 있어서, 상기 내부 전압은,
    상기 외부 전압의 세 배의 크기를 갖는 것을 특징으로 하는 차지 펌프.
  12. 제 1 항에 있어서, 상기 외부 전압은,
    포지티브(positive) 전압인 것을 특징으로 하는 차지 펌프.
  13. 제 1 항에 있어서, 상기 외부 전압은,
    네거티브(negative) 전압 또는 접지 전압인 것을 특징으로 하는 차지 펌프.
  14. 제 1 항의 차지 펌프를 구비하는 DDI(Display Driver IC).
  15. 제 14 항에 있어서, 제 1 커패시터 및 제 3 커패시터는,
    동일한 내압을 갖는 것을 특징으로 하는 DDI.
  16. 제 1 항에 있어서, 상기 제 1 단 및 상기 제 2 단은,
    서로 동기되어 동작하는 것을 특징으로 하는 DDI.
  17. 클럭의 제 1 논리 구간 동안 제 i(i는 자연수) 커패시터를 외부 전압으로 충 전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 i 커패시터 및 상기 외부 전압을 이용하여, 상기 외부 전압을 제 i 노드의 노드 전압인 제 i 중간 전압으로 변환하는 제 i 단;
    상기 제 i 노드와 연결되고, 상기 클럭의 제 1 논리 구간 동안 제 j(j=i+1) 커패시터를 상기 외부 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 j 커패시터 및 상기 제 i 중간 전압을 이용하여 제 j 노드의 노드 전압인 제 j 중간 전압으로 변환하는 제 j 단; 및
    상기 제 j 노드와 연결되고, 상기 클럭의 제 1 논리 구간 동안 제 N(N은 i 및 j보다 큰 자연수) 커패시터를 외부 전압으로 충전시키고, 상기 클럭의 제 2 논리 구간에서 상기 제 N 커패시터 및 상기 제 j 중간 전압을 이용하여 상기 외부 전압을 내부 전압으로 변환하는 제 N 단을 구비하는 것을 특징으로 하는 차지 펌프.
  18. 제 17 항에 있어서, 상기 제 i 커패시터 상기 내지 제 N 커패시터는,
    동일한 내압을 갖는 것을 특징으로 하는 차지 펌프.
  19. 제 17 항에 있어서, 상기 제 i 단 내지 상기 제 N 단은,
    서로 동기되어 동작하는 것을 특징으로 하는 차지 펌프.
  20. 제 17 항에 있어서, 상기 내부 전압은,
    상기 외부 전압의 2(N-1)+1 배의 크기를 갖는 것을 특징으로 하는 차지 펌 프.
KR1020080072954A 2008-07-25 2008-07-25 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ KR20100011650A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080072954A KR20100011650A (ko) 2008-07-25 2008-07-25 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ
TW098123971A TW201010253A (en) 2008-07-25 2009-07-15 Charge pump using low voltage capacitors and DDI comprising the charge pump
US12/503,958 US20100019831A1 (en) 2008-07-25 2009-07-16 Charge pump using low voltage capacitors and ddi comprising the charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072954A KR20100011650A (ko) 2008-07-25 2008-07-25 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ

Publications (1)

Publication Number Publication Date
KR20100011650A true KR20100011650A (ko) 2010-02-03

Family

ID=41568092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072954A KR20100011650A (ko) 2008-07-25 2008-07-25 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ

Country Status (3)

Country Link
US (1) US20100019831A1 (ko)
KR (1) KR20100011650A (ko)
TW (1) TW201010253A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604868B2 (en) * 2011-04-01 2013-12-10 Stmicroelectronics S.R.L. Dynamic biasing circuit for a protection stage using low voltage transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184594B1 (en) * 1999-02-04 2001-02-06 Tower Semiconductor Ltd. Multi-stage charge pump having high-voltage pump control feedback and method of operating same
JP3696125B2 (ja) * 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
US6922096B2 (en) * 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
TWI285465B (en) * 2004-11-29 2007-08-11 Au Optronics Corp DC-DC converter formed on a glass substrate
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
KR101295777B1 (ko) * 2007-10-12 2013-08-13 삼성전자주식회사 차지 펌핑 회로

Also Published As

Publication number Publication date
US20100019831A1 (en) 2010-01-28
TW201010253A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
JP4858894B2 (ja) 薄膜トランジスタを用いた集積チャージポンプのｄｃ／ｄｃ変換回路
US8665255B2 (en) Power supply circuit and display device including the same
US20040196095A1 (en) Charge pump-type booster circuit
US20060176102A1 (en) Charge pump circuit
US20150015323A1 (en) Charge pump circuit
US8022748B2 (en) Power source circuits for driving liquid crystal displays
US9030125B2 (en) Power circuit having multiple stages of charge pumps
KR20100138146A (ko) 고효율의 차지 펌프
JP4193462B2 (ja) 昇圧回路
US7148740B2 (en) Boost circuit and semiconductor integrated circuit
CN107564459B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN105845183B (zh) 移位寄存器电路、阵列基板和显示装置
US10872677B2 (en) Shift register unit, gate drive circuit and driving method thereof
US20130257522A1 (en) High input voltage charge pump
CN203813657U (zh) 一种电源自适应的电荷泵装置
US8736351B2 (en) Negative charge pump
KR20100011650A (ko) 저전압 캐패시터로 구현되는 차치 펌프 및 이를 구비하는ｄｄｉ
Yoo et al. A low-ripple poly-Si TFT charge pump for driver-integrated LCD panel
CN102779493B (zh) 移位寄存器单元、移位寄存器及液晶显示装置
JP4501084B2 (ja) 液晶表示装置及び電源回路
CN103684380B (zh) 一种开关电容电路
JP2008136262A (ja) Ｄｃ−ｄｃコンバータ及び表示装置
US9917509B2 (en) Charge pump circuit outputting high voltage without high voltage-endurance electric devices
Yoon A hybrid-level multi-phase charge-recycler with reduced number of external capacitors for low-power LCD column drivers
US7038528B2 (en) High voltage generator incorporated in an integrated circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid