KR20100009321A - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100009321A KR20100009321A KR1020080070161A KR20080070161A KR20100009321A KR 20100009321 A KR20100009321 A KR 20100009321A KR 1020080070161 A KR1020080070161 A KR 1020080070161A KR 20080070161 A KR20080070161 A KR 20080070161A KR 20100009321 A KR20100009321 A KR 20100009321A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- layers
- charge storage
- control gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- 238000003860 storage Methods 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 321
- 238000000034 method Methods 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자 및 그 제조 방법이 제공된다. 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 1 반도체층과 마주보도록 배치된 적어도 하나의 제 2 반도체층이 제공된다. 적어도 하나의 제어 게이트 전극은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층 사이에 제공된다. 적어도 하나의 제 1 전하 저장층은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이에 제공된다. 적어도 하나의 제 2 전하 저장층은 상기 적어도 하나의 제 2 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이에 제공된다.
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 전하 저장층을 이용하여 데이터를 기록 및 소거할 수 있는 비휘발성 메모리 소자, 및 그 제조 방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 반도체 제품에 사용되는 비휘발성 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 점에서, 종래의 단층 구조 대신에 다층 구조의 비휘발성 메모리 소자는 고집적화에 유리하다.
다층 구조를 이용하면, 단층 구조와 동일한 영역 상에 메모리셀들을 수직으로 적층할 수 있다. 하지만, 다층 구조의 비휘발성 메모리 소자는 그 적층 형태에 따라서 다양한 구조를 가질 수 있다. 또한, 다층 구조의 비휘발성 메모리 소자는 그 적층 수가 증가함에 따라서 제조 공정이 증가하여 비용이 증대하는 문제가 있다.
이에 따라, 본 발명이 이루고자 하는 기술적 과제는 적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 비휘발성 메모리 소자의 경제적인 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 비휘발성 메모리 소자가 제공된다. 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 1 반도체층과 마주보도록 배치된 적어도 하나의 제 2 반도체층이 제공된다. 적어도 하나의 제어 게이트 전극은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층 사이에 제공된다. 적어도 하나의 제 1 전하 저장층은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이에 제공된다. 적어도 하나의 제 2 전하 저장층은 상기 적어도 하나의 제 2 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이에 제공된다.
상기 본 발명에 따른 비휘발성 메모리 소자의 일 예에 있어서, 상기 적어도 하나의 제어 게이트 전극은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층의 신장 방향을 따라서 이격 배치된 복수의 제어 게이트 전극들을 포함할 수 있다. 나아가, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층은 상기 복수의 제어 게이트 전극들의 측벽들을 가로질러 신장될 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 다른 예에 있어서, 상기 적어도 하나의 제 1 반도체층은 서로 적층된 복수의 제 1 반도체층들을 포함하고, 상기 적어도 하나의 제 2 반도체층은 서로 적층된 복수의 제 2 반도체층들을 포함할 수 있다. 나아가, 상기 복수의 제 1 반도체층들은 상기 적어도 하나의 제어 게이트 전극의 제 1 측벽 상에 이격 적층되고, 상기 복수의 제 2 반도체층들은 상기 적어도 하나의 제어 게이트 전극의 제 2 측벽 상에 이격 적층될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 비휘발성 메모리 소자의 제조 방법이 제공된다. 적어도 하나의 제 1 반도체층을 형성한다. 상기 적어도 하나의 제 1 반도체층과 마주하도록 적어도 하나의 제 2 반도체층을 형성한다. 상기 적어도 하나의 제 1 반도체층의 상기 적어도 하나의 제 2 반도체층과 마주보는 측벽 상에 적어도 하나의 제 1 전하 저장층을 형성한다. 상기 적어도 하나의 제 2 반도체층의 상기 적어도 하나의 제 1 반도체층을 마주보는 측벽 상에 적어도 하나의 제 2 전하 저장층을 형성한다. 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층의 사이에 적어도 하나의 제어 게이트 전극을 형성한다.
상기 본 발명에 따른 제조 방법의 일 예에 있어서, 적어도 하나의 몰드 절연층 및 적어도 하나의 희생층을 교대로 적층하는 단계; 및 상기 적어도 하나의 몰드 절연층 및 상기 적어도 하나의 희생층을 식각하여 적어도 하나의 제 1 트렌치를 형성하는 단계가 더 제공될 수 있다. 상기 적어도 하나의 제 1 반도체층 및 상기 적 어도 하나의 제 2 반도체층은 상기 적어도 하나의 제 1 트렌치 내의 상기 적어도 하나의 몰드 절연층 및 상기 적어도 하나의 희생층의 양측벽들 상에 형성할 수 있다.
상기 본 발명에 따른 제조 방법의 다른 예에 있어서, 상기 적어도 하나의 제어 게이트 전극을 형성하는 단계 후, 상기 복수의 몰드 절연층들 및 상기 복수의 희생층들을 식각하여 상기 적어도 하나의 제어 게이트 전극 양편에 적어도 한 쌍의 제 2 트렌치들을 형성하는 단계 및 상기 적어도 한 쌍의 제 2 트렌치들로부터 상기 복수의 희생층들을 선택적으로 제거하여 적어도 한 쌍의 터널들을 형성하는 단계가 더 이어질 수 있다.
본 발명에 따른 비휘발성 메모리 소자에 따르면, 스트링 내에서 메모리셀들이 조밀하게 배치될 수 있고 따라서 그 집적도가 높아질 수 있다. 또한, 메모리셀들을 매트릭스 어레이 및/또는 적층 구조로 배치할 수 있어서, 비휘발성 메모리 소자의 집적도가 더 높아질 수 있다.
본 발명에 따른 비휘발성 메모리 소자의 제조 방법에 따르면, 3차원 구조의 메모리셀들이 적층 공정과 패터닝 공정을 이용해서 실질적으로 동시에 제조될 수 있다. 따라서, 본 발명에 따른 비휘발성 메모리 소자의 제조 방법은 각층의 메모리셀들을 따로 형성하는 통상적인 방법에 비해서 경제성을 갖는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으 로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
본 발명의 실시예들에서 기술 용어는 달리 정의되지 않는 한 해당 기술 분야에서 통상의 지식을 가진 자에게 알려진 바에 따라서 이해될 수 있다. 예를 들어, 적어도 하나는 하나 또는 그 이상을 의미한다. 따라서, 적어도 하나는 하나 또는 복수의 의미를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이다.
도 1을 참조하면, 적어도 하나의 제 1 반도체층(125a) 및 적어도 하나의 제 2 반도체층(125b)이 제공된다. 예를 들어, 제 1 반도체층(125a) 및 제 2 반도체층(125b)은 동일 평면 상에 그 측벽들이 서로 마주보도록 배치될 수 있다. 제 1 반도체층(125a) 및 제 2 반도체층(125b)은 서로 평행하게 신장될 수 있다. 예를 들어, 제 1 반도체층(125a) 및 제 2 반도체층(125b)은 단결정 구조의 에피택셜층으로 제공될 수 있다. 다른 예로, 제 1 반도체층(125a) 및 제 2 반도체층(125b)은 폴리실리콘층으로 제공될 수도 있다.
적어도 하나의 제어 게이트 전극, 예컨대 복수의 제어 게이트 전극들(150)은 제 1 반도체층(125a)과 제 2 반도체층(125b)의 사이에 제공될 수 있다. 예를 들어, 제어 게이트 전극들(150)은 제 1 반도체층(125a) 및 제 2 반도체층(125b)의 신장 방향을 따라서 이격 배치될 수 있다. 따라서, 제 1 반도체층(125a) 및 제 2 반도체층(125b)은 제어 게이트 전극들(150)을 사이에 두고 서로 반대편에 배치될 수 있다. 예를 들어, 제 1 반도체층(125a)은 제어 게이트 전극들(150)의 제 1 측벽 상에 배치되고, 제 2 반도체층(125a)은 제어 게이트 전극들(150)의 제 1 측벽의 반대편인 제 2 측벽 상에 배치될 수 있다. 제어 게이트 전극들(150)의 수는 비휘발성 메모리 소자의 용량에 따라서 적절하게 선택될 수 있고 이 실시예의 범위를 제한하지 않는다.
적어도 하나의 제 1 전하 저장층(135a)은 제어 게이트 전극들(150) 및 제 1 반도체층(125a) 사이에 제공될 수 있다. 예를 들어, 제 1 전하 저장층(135a)은 제 1 반도체층(125a)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 1 전하 저장층들(미도시)이 제어 게이트 전극들(150)의 측벽들 및 제 1 반도체층(125a) 사이에 각각 제공될 수도 있다.
적어도 하나의 제 2 전하 저장층(135b)은 제어 게이트 전극들(150) 및 제 2 반도체층(125b) 사이에 제공될 수 있다. 예를 들어, 제 2 전하 저장층(135b)은 제 2 반도체층(125b)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽들을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 2 전하 저장층들(미도시)이 제어 게이트 전극들(150)의 측벽들 및 제 2 반도체층(125b) 사이에 각각 제공될 수도 있다.
제 1 전하 저장층(135a) 및 제 2 전하 저장층(135b)은 데이터 프로그램을 위한 전하 저장 매체로 이용될 수 있다. 예를 들어, 제 1 전하 저장층(135a) 및 제 2 전하 저장층(135b)은 플로팅 게이트 타입 또는 전하 트랩 타입으로 동작할 수 있다. 예를 들어, 플로팅 게이트 타입은 폴리실리콘층과 같은 도전체를 포함하고, 전하 트랩 타입은 실리콘 질화층, 양자 도트(quantum dots) 또는 나노크리스탈(nanocrystals)을 포함할 수 있다. 양자 도트 또는 나노크리스탈은 절연체 속에 분산된 도전체들, 예컨대 금속 또는 반도체의 미세 입자들로 구성될 수 있다. 전하 트랩 타입은 전하의 국부적인 저장이 가능해서, 멀티 비트 동작에 이용될 수 있다.
적어도 하나의 제 1 터널링 절연층(130a)은 제 1 전하 저장층(135a) 및 제 1 반도체층(125a) 사이에 제공될 수 있다. 예를 들어, 제 1 터널링 절연층(130a)은 제 1 반도체층(125a)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽들을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 1 터널링 절연층들(미도시)이 제어 게이트 전극들(150)의 측벽들에 정렬되게 제공될 수도 있다.
적어도 하나의 제 2 터널링 절연층(130b)은 제 2 전하 저장층(135b) 및 제 2 반도체층(125b) 사이에 제공될 수 있다. 예를 들어, 제 2 터널링 절연층(130b)은 제 2 반도체층(125b)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽들을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 2 터널링 절연층들(미도시)이 제어 게이트 전극들(150)의 측벽들에 정렬되도록 제공될 수도 있다.
적어도 하나의 제 1 블로킹 절연층(140a)은 제 1 전하 저장층(135a) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 예를 들어, 제 1 블로킹 절연층(140a) 은 제 1 반도체층(125a)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽들을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 1 블로킹 절연층들(미도시)이 제어 게이트 전극들(150)의 측벽들에 정렬되게 제공될 수도 있다.
적어도 하나의 제 2 블로킹 절연층(140b)은 제 2 전하 저장층(135b) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 예를 들어, 제 2 블로킹 절연층(140b)은 제 2 반도체층(125b)의 신장 방향을 따라서 그리고/또는 제어 게이트 전극들(150)의 측벽들을 가로질러 신장될 수 있다. 다른 예로, 복수의 제 2 블로킹 절연층들(미도시)이 제어 게이트 전극들(150)의 측벽들에 정렬되게 제공될 수도 있다.
도 2는 도 1의 비휘발성 메모리 소자의 등가 회로도이다.
도 1 및 도 2를 같이 참조하면, 제 1 반도체층(125a)과 제어 게이트 전극들(150)의 적층 구조는 제 1 메모리셀들(MC1)을 구성할 수 있다. 제 2 반도체층(125b)과 제어 게이트 전극들(150)의 적층 구조는 제 2 메모리셀들(MC2)을 구성할 수 있다. 제어 게이트 전극들(150)은 워드 라인들(WL)로 기능할 수 있고, 제 1 메모리셀들(MC1) 및 대응하는 제 2 메모리셀들(MC2) 사이에서 공유될 수 있다. 제 1 비트 라인(BL1)은 제 1 반도체층(125a)에 연결되고, 제 2 비트 라인(BL2)은 제 2 반도체층(125b)에 연결될 수 있다.
제 1 스트링(S1)은 제 1 메모리셀들(MC1)의 낸드-타입 배치를 포함하고, 제 2 스트링(S2)은 제 2 메모리셀들(MC2)의 낸드-타입 배치를 포함할 수 있다. 이러한 배치에서 제 1 및 제 2 비트 라인들(BL1, BL2)과 워드 라인들(WL)은 서로 직교하도록 배치될 수 있다.
전술한 비휘발성 메모리 소자에 따르면, 제어 게이트 전극들(150) 사이에는 제 1 및 제 2 전하 저장층들(135a, 135b)이 개재되지 않는다. 따라서, 제어 게이트 전극들(150)의 폭의 조절이 자유롭고, 제 1 메모리셀들(MC1) 및 제 2 메모리셀들(MC2)이 조밀하게 배치될 수 있다. 따라서, 제 1 스트링(S1) 및 제 2 스트링(S2)의 길이를 줄일 수가 있어서, 비휘발성 메모리 소자의 집적도가 높아질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이다. 이 실시예에 따른 비휘발성 메모리 소자는 도 1 및 도 2의 비휘발성 메모리 소자를 이용한 것이고, 따라서 중복된 설명은 생략된다.
도 3을 참조하면, 복수의 제 1 반도체층들(125a) 및 복수의 제 2 반도체층들(125b)이 2차원 또는 3차원 구조로 배치될 수 있다. 예를 들어, 복수의 제 1 반도체층들(125a)이 복수의 층으로 적층되고, 복수의 제 2 반도체층들(125b)이 복수의 층으로 적층될 수 있다. 나아가, 제 1 반도체층들(125a)은 복수의 라인들로 더 제공되고, 제 2 반도체층들(125b)은 복수의 라인들로 더 제공될 수 있다.
복수의 층간 절연층들(170)은 제 1 반도체층들(125a)의 사이 및 제 2 반도체층들(125b)의 사이에 제공될 수 있다. 복수의 몰드 절연층들(110)은 제 1 반도체층들(125a)의 측벽들 및 제 2 반도체층들(125b)의 측벽들 상에 제공될 수 있다.
제어 게이트 전극들(150)은 적층된 제 1 반도체층들(125a) 및 적층된 제 2 반도체층들(125b)을 가로질러 신장될 수 있다. 예를 들어, 제 1 반도체층들(125a) 은 제어 게이트 전극들(150)의 제 1 측벽 상에 배치되고, 제 2 반도체층들(125b)은 제어 게이트 전극들(150)의 제 1 측벽의 반대인 제 2 측벽 상에 배치될 수 있다.
복수의 제 1 전하 저장층들(135a)은 제 1 반도체층들(125a) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 복수의 제 1 터널링 절연층들(130a)은 제 1 반도체층들(125a) 및 제 1 전하 저장층들(135a) 사이에 제공될 수 있다. 복수의 제 1 블로킹 절연층들(140a)은 제 1 전하 저장층들(135a) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 예를 들어, 제 1 터널링 절연층들(130a), 제 1 전하 저장층들(135a) 및 제 1 블로킹 절연층들(140a)은 적층된 제 1 반도체층들(125a)의 측벽들을 가로질러 제어 게이트 전극들(150)을 따라서 신장될 수 있다.
복수의 제 2 전하 저장층들(135b)은 제 2 반도체층들(125b) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 복수의 제 2 터널링 절연층들(130b)은 제 2 반도체층들(125b) 및 제 2 전하 저장층들(135b) 사이에 제공될 수 있다. 복수의 제 2 블로킹 절연층들(140b)은 제 2 전하 저장층들(135b) 및 제어 게이트 전극들(150) 사이에 제공될 수 있다. 예를 들어, 제 2 터널링 절연층들(130b), 제 2 전하 저장층들(135b) 및 제 2 블로킹 절연층들(140b)은 적층된 제 2 반도체층들(125b)의 측벽들을 가로질러 제어 게이트 전극들(150)을 따라서 신장될 수 있다.
이에 따르면, 제 1 메모리셀들(도 2의 MC1) 및 제 2 메모리셀들(도 2의 MC2)이 3차원 적층 구조로 배치될 수 있다. 따라서, 이 실시예에 따른 비휘발성 메모리 소자는 높은 집적도를 가질 수 있고, 고용량 전자 제품에 적합할 수 있다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제 조 방법을 보여주는 사시도들이다.
도 4를 참조하면, 적어도 하나의 몰드 절연층 및 적어도 하나의 희생층을 적층할 수 있다. 예를 들어, 복수의 몰드 절연층들(110) 및 복수의 희생층들(115)을 하나씩 교대로 적층할 수 있다. 몰드 절연층들(110) 및 희생층들(115)은 서로 식각 선택비를 갖도록 선택될 수 있다. 예를 들어, 몰드 절연층들(110)은 산화층들을 포함하고, 희생층들(115)은 질화층들을 포함할 수 있다. 몰드 절연층들(110) 및 희생층들(115)의 수는 비휘발성 메모리 소자의 용량에 따라서 적절하게 선택될 수 있고, 이 실시예의 범위를 제한하지 않는다.
도 5를 참조하면, 몰드 절연층들(110) 및 희생층들(115)을 식각하여 적어도 하나의 제 1 트렌치, 예컨대 복수의 제 1 트렌치들(120)을 형성할 수 있다. 예를 들어, 포토리소그래피 기술을 이용하여 몰드 절연층들(110) 및 희생층들(115) 상에 마스크 패턴(미도시)을 형성하고, 이러한 마스크 패턴을 이용하여 몰드 절연층들(110) 및 희생층들(115)을 식각함으로써 제 1 트렌치들(120)을 형성할 수 있다.
도 6을 참조하면, 적어도 하나의 제 1 반도체층 및 적어도 하나의 제 2 반도체층을 서로 그 측벽들이 마주보도록 형성할 수 있다. 예를 들어, 복수의 제 1 반도체층들(125a)을 제 1 트렌치들(120) 내의 몰드 절연층들(110) 및 희생층들(115)의 제 1 측벽 상에 형성하고, 복수의 제 2 반도체층들(125b)을 제 1 트렌치들(120) 내의 몰드 절연층들(110) 및 희생층들(115)의 제 1 측벽의 반대인 제 2 측벽 상에 형성할 수 있다. 이에 따라, 제 1 반도체층들(125a) 및 제 2 반도체층들(125b)은 제 1 트렌치들(120) 내에 서로 마주보도록 배치되고 몰드 절연층들(110) 및 희생층 들(115)에 직교하도록 배치될 수 있다.
예를 들어, 제 1 반도체층들(125a) 및 제 2 반도체층들(125b)은 별도의 씨드층(미도시)으로부터 선택적 에피택셜 성장법을 이용하여 에피택셜층들로 성장될 수 있다. 다른 예로, 제 1 반도체층들(125a) 및 제 2 반도체층들(125b)은 화학기상증착(CVD)법을 이용하여 비정질층들을 형성한 후, 레이저 어닐링 등의 열처리를 통해서 단결정층으로 결정화될 수 있다. 또 다른 예로, 제 1 반도체층들(125a) 및 제 2 반도체층들(125b)은 화학기상증착(CVD)법을 이용하여 다결정층들로 형성할 수도 있다.
도 7을 참조하면, 제 1 트렌치들(120) 내의 제 1 반도체층들(125a) 상에 제 1 터널링 절연층들(130a), 제 1 전하 저장층들(135a) 및 제 1 블로킹 절연층들(140a)을 순차로 형성할 수 있다. 또한, 제 1 트렌치들(120) 내의 제 2 반도체층들(125b) 상에 제 2 터널링 절연층들(130b), 제 2 전하 저장층들(135b) 및 제 2 블로킹 절연층들(140b)을 순차로 형성할 수 있다.
예를 들어, 제 1 및 제 1 터널링 절연층들(130a, 130b), 제 1 및 제 2 전하 저장층들(135a, 135b), 제 1 및 제 2 블로킹 절연층들(140a, 140b)은 해당 물질층들(미도시)을 제 1 트렌치들(120)을 매립하지 않도록 형성한 후 이들을 이방성 식각하여 형성될 수 있다.
도 8을 참조하면, 제 1 트렌치들(120)을 매립하도록 제어 게이트 전극들(150)을 형성할 수 있다. 예를 들어, 제 1 트렌치들(120)을 채우는 도전층(미도시)을 형성한 후, 이 도전층을 평탄화하여 제어 게이트 전극들(150)을 형성할 수 있다. 이에 따라, 제어 게이트 전극들(150)의 제 1 측벽 상에 제 1 블로킹 절연층들(140a), 제 1 전하 저장층들(135a), 제 1 터널링 절연층들(130a) 및 제 1 반도체층들(125a)이 순차로 배치되고, 제어 게이트 전극들(150)의 제 1 측벽 반대편 제 2 측벽 상에 제 2 블로킹 절연층들(140b), 제 2 전하 저장층들(135b), 제 2 터널링 절연층들(130b) 및 제 2 반도체층들(125b)이 순차로 배치될 수 있다.
도 9를 참조하면, 몰드 절연층들(110) 및 희생층들(115)을 식각하여 적어도 한 쌍의 제 2 트렌치들(155)을 형성할 수 있다. 예를 들어, 제 2 트렌치들(155)은 제어 게이트 전극들(150)을 기준으로 서로 반대편에 배치될 수 있다. 제 2 트렌치들(155)에 의해서 몰드 절연층들(110) 및 희생층들(115)의 측벽이 노출될 수 있다.
제 2 트렌치들(155)의 수는 제어 게이트 전극들(150)의 수에 따라서 적절하게 선택될 수 있다. 예를 들어, 제 2 트렌치들(155)은 도 5의 제 1 트렌치들(120)의 형성 단계와 유사하게 포토리소그래피 및 식각 기술을 이용하여 형성할 수 있다.
도 10을 참조하면, 희생층들(115)을 선택적으로 제거하여 적어도 한 쌍의 터널들(160)을 형성할 수 있다. 터널들(160)은 제어 게이트 전극들(150)을 기준으로 반대편에 복수의 쌍들로 제공될 수 있고, 그 수는 희생층들(115)의 적층 수 및 제어 게이트 전극들(150)의 수에 따라서 적절하게 선택될 수 있다. 터널들(160)에 의해서 제 1 및 제 2 반도체층들(125a, 125b)의 측벽 일부분이 노출될 수 있다.
예를 들어, 등방성 식각을 이용하여 제 2 트렌치들(155)로부터 노출된 희생층들(115)을 선택적으로 제거할 수 있다. 이에 따라, 터널들(160)은 제 2 트렌치 들(155)과 연결될 수 있다. 이 등방성 식각은 몰드 절연층들(110)을 실질적으로 식각하지 않고, 희생층들(115)을 모두 식각하도록 선택될 수 있다. 예를 들어, 등방성 식각은 습식 식각 또는 케미컬 건식 식각(chemical dry etch)을 포함할 수 있다. 몰드 절연층들(110)이 산화층들이고 희생층들(115)이 질화층들인 경우, 습식 식각은 인산 용액을 이용할 수 있다.
도 11을 참조하면, 제 1 및 제 2 반도체층들(125a, 125b)에서 터널들(160)로부터 노출될 부분을 선택적으로 제거할 수 있다. 이러한 노출 부분들의 선택적인 제거는 도 10에서 설명한 바와 같이 등방성 식각을 이용할 수 있다.
이에 따라, 제 1 및 제 2 반도체층들(125a, 125b)은 제어 게이트 전극들(150)의 양 측벽들을 따라서 복수의 층들로 분리될 수 있다. 따라서, 제 1 및 제 2 반도체층들(125a, 125b)의 적층 구조가 한번에 형성될 수 있다.
도 12를 참조하면, 제 2 트렌치들(155) 및 터널들(160) 내부에 층간 절연층들(170)을 형성할 수 있다. 층간 절연층들(170)은 모서리 도포성이 우수한 화학기상증착(CVD)법을 이용하여 형성할 수 있지만, 이 실시예에가 이러한 방법에 제한되는 것은 아니다.
이어서, 제어 게이트 전극들(150)을 패터닝할 수 있다. 이에 따라, 제어 게이트 전극들(150)은 제 1 반도체층들(125a) 및 제 2 반도체층들(125b)의 신장 방향을 따라서 이격 배치될 수 있다. 제어 게이트 전극들(150)의 패터닝은 포토리소그래피 및 식각 기술을 이용할 수 있다.
전술한 제조 방법에 따르면, 3차원 구조의 비휘발성 메모리 소자가 적층 공 정과 패터닝 공정을 이용해서 실질적으로 동시에 제조될 수 있다. 따라서 이 실시예에 따른 제조 방법은 각층의 메모리셀들을 따로 형성하는 통상적인 방법에 비해서 경제성을 갖는다.
도 13은 본 발명의 일 실시예에 따른 카드(500)를 보여주는 개략도이다.
도 13을 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환할 수 있다. 예를 들어, 제어기(510)의 명령에 따라서, 메모리(520)와 제어기(510)는 데이터를 주고받을 수 있다. 이에 따라, 카드(500)는 메모리(520)에 데이터를 저장하거나 또는 메모리(520)로부터 데이터를 외부로 출력할 수 있다. 메모리(520)는 도 1 내지 도 3에서 설명한 비휘발성 메모리 소자들의 어느 하나와 구조를 가질 수 있다.
이러한 카드(500)는 다양한 휴대용 기기의 데이터 저장 매체로 이용될 수 있다. 예를 들어, 카드(500)는 메모리 카드, 예컨대 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드를 포함할 수 있다.
도 14는 본 발명의 일 실시예에 따른 전자 시스템(600)을 보여주는 블록도이다.
도 14를 참조하면, 프로세서(610), 입/출력 장치(630) 및 메모리(620)는 버스(bus, 640)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(610)는 프로그램을 실행하고, 시스템(600)을 제어하는 역할을 할 수 있다. 입/출력 장치(630)는 시스템(600)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(600)은 입/출력 장치(630)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연 결되어, 외부 장치와 서로 데이터를 교환할 수 있다.
메모리(620)는 프로세서(610)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 예를 들어, 메모리(620)는 도 1 내지 도 3에서 설명한 비휘발성 메모리 소자들의 어느 하나와 동일한 구조를 가질 수 있다.
예를 들어, 이러한 시스템(600)은 메모리(620)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있고, 예컨대 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이고;
도 2는 도 1의 비휘발성 메모리 소자의 등가 회로도이고;
도 3은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이고;
도 4 내지 도 12는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이고;
도 13은 본 발명의 일 실시예에 따른 메모리 카드를 보여주는 개략도이고; 그리고
도 14는 본 발명의 일 실시예에 따른 전자 시스템을 보여주는 블록도이다.
Claims (20)
- 적어도 하나의 제 1 반도체층;상기 적어도 하나의 제 1 반도체층과 마주보도록 배치된 적어도 하나의 제 2 반도체층;상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층 사이의 적어도 하나의 제어 게이트 전극;상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이의 적어도 하나의 제 1 전하 저장층; 및상기 적어도 하나의 제 2 반도체층 및 상기 적어도 하나의 제어 게이트 전극 사이의 적어도 하나의 제 2 전하 저장층을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 제 2 전하 저장층은 상기 제어 게이트 전극을 기준으로 상기 적어도 하나의 제 1 전하 저장층의 반대편에 배치된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 1 반도체층 사이의 적어도 하나의 제 1 터널링 절연층; 및상기 적어도 하나의 제 2 전하 저장층 및 상기 적어도 하나의 제 2 반도체층 사이의 적어도 하나의 제 2 터널링 절연층을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 1 제어 게이트 전극 사이의 적어도 하나의 제 1 블로킹 절연층; 및상기 적어도 하나의 제 2 전하 저장층 및 상기 적어도 하나의 제 2 제어 게이트 전극 사이의 적어도 하나의 제 2 블로킹 절연층을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 제어 게이트 전극은 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층의 신장 방향을 따라서 이격 배치된 복수의 제어 게이트 전극들을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 5 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층은 상기 복수의 제어 게이트 전극들의 측벽들을 가로질러 신장된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 제 1 반도체층은 서로 적층된 복수의 제 1 반도체층들을 포함하고, 상기 적어도 하나의 제 2 반도체층은 서로 적층된 복 수의 제 2 반도체층들을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 7 항에 있어서, 상기 복수의 제 1 반도체층들의 사이 및 상기 복수의 제 2 반도체층들의 사이에 개재된 층간 절연층을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 7 항에 있어서, 상기 복수의 제 1 반도체층들은 상기 적어도 하나의 제어 게이트 전극의 제 1 측벽 상에 이격 적층되고, 상기 복수의 제 2 반도체층들은 상기 적어도 하나의 제어 게이트 전극의 제 2 측벽 상에 이격 적층된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 7 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층은 상기 복수의 제 1 반도체층들 및 상기 제어 게이트 전극 사이의 복수의 제 1 전하 저장층들을 포함하고,상기 적어도 하나의 제 2 전하 저장층은 상기 복수의 제 2 반도체층들 및 상기 제어 게이트 전극 사이의 복수의 제 2 전하 저장층들을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 적어도 하나의 제 1 반도체층을 형성하는 단계;상기 적어도 하나의 제 1 반도체층과 마주하도록 적어도 하나의 제 2 반도체 층을 형성하는 단계;상기 적어도 하나의 제 1 반도체층의 상기 적어도 하나의 제 2 반도체층과 마주보는 측벽 상에 적어도 하나의 제 1 전하 저장층을 형성하는 단계;상기 적어도 하나의 제 2 반도체층의 상기 적어도 하나의 제 1 반도체층을 마주보는 측벽 상에 적어도 하나의 제 2 전하 저장층을 형성하는 단계; 및상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층의 사이에 적어도 하나의 제어 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 11 항에 있어서, 적어도 하나의 몰드 절연층 및 적어도 하나의 희생층을 교대로 적층하는 단계; 및상기 적어도 하나의 몰드 절연층 및 상기 적어도 하나의 희생층을 식각하여 적어도 하나의 제 1 트렌치를 형성하는 단계를 더 포함하고,상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층은 상기 적어도 하나의 제 1 트렌치 내의 상기 적어도 하나의 몰드 절연층 및 상기 적어도 하나의 희생층의 양측벽들 상에 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 12 항에 있어서, 상기 적어도 하나의 몰드 절연층은 산화층을 포함하고, 상기 적어도 하나의 희생층은 질화층을 포함하는 것을 특징으로 하는 비휘발성 메 모리 소자의 제조 방법.
- 제 12 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층은 상기 적어도 하나의 제 1 트렌치 내에 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 12 항에 있어서, 상기 적어도 하나의 몰드 절연층 및 상기 적어도 하나의 희생층을 형성하는 단계는 복수의 몰드 절연층들 및 복수의 희생층들을 하나씩 교대로 적층하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 15 항에 있어서, 상기 적어도 하나의 제어 게이트 전극을 형성하는 단계 후,상기 복수의 몰드 절연층들 및 상기 복수의 희생층들을 식각하여 상기 적어도 하나의 제어 게이트 전극 양편에 적어도 한 쌍의 제 2 트렌치들을 형성하는 단계; 및상기 적어도 한 쌍의 제 2 트렌치들로부터 상기 복수의 희생층들을 선택적으로 제거하여 적어도 한 쌍의 터널들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 16 항에 있어서, 상기 적어도 하나의 제 1 전하 저장층 및 상기 적어도 하나의 제 2 전하 저장층의 상기 적어도 한 쌍의 터널들로부터 노출된 부분을 선택적으로 식각하여, 상기 적어도 하나의 제어 게이트 전극을 따라서 적층된 복수의 제 1 전하 저장층들 및 복수의 제 2 전하 저장층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 16 항에 있어서, 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층의 상기 적어도 한 쌍의 터널로부터 노출된 부분을 식각하여, 상기 적어도 하나의 제어 게이트 전극을 따라서 적층된 복수의 제 1 반도체층들 및 복수의 제 2 반도체층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 16 항에 있어서, 상기 적어도 한 쌍의 터널들 및 상기 적어도 한 쌍의 제 2 트렌치들을 매립하는 층간 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 12 항에 있어서, 상기 적어도 하나의 제어 게이트 전극을 패터닝하여, 상기 적어도 하나의 제 1 반도체층 및 상기 적어도 하나의 제 2 반도체층 사이에 개재된 복수의 제어 게이트 전극들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080070161A KR20100009321A (ko) | 2008-07-18 | 2008-07-18 | 비휘발성 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080070161A KR20100009321A (ko) | 2008-07-18 | 2008-07-18 | 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100009321A true KR20100009321A (ko) | 2010-01-27 |
Family
ID=41817763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080070161A KR20100009321A (ko) | 2008-07-18 | 2008-07-18 | 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100009321A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096601A1 (ko) * | 2010-02-05 | 2011-08-11 | 서울대학교산학협력단 | 적층형 노아플래시 메모리 어레이 및 그 제조방법 |
| KR101069415B1 (ko) * | 2010-02-05 | 2011-09-30 | 서울대학교산학협력단 | 적층형 노아플래시 메모리 어레이 및 그 제조방법 |
| KR20120025133A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
| US8309405B2 (en) | 2010-10-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory device and method of fabricating the same |
| US9793292B2 (en) | 2010-09-16 | 2017-10-17 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
-
2008
- 2008-07-18 KR KR1020080070161A patent/KR20100009321A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096601A1 (ko) * | 2010-02-05 | 2011-08-11 | 서울대학교산학협력단 | 적층형 노아플래시 메모리 어레이 및 그 제조방법 |
| KR101069415B1 (ko) * | 2010-02-05 | 2011-09-30 | 서울대학교산학협력단 | 적층형 노아플래시 메모리 어레이 및 그 제조방법 |
| KR20120025133A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
| US9793292B2 (en) | 2010-09-16 | 2017-10-17 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
| US8309405B2 (en) | 2010-10-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory device and method of fabricating the same |
| US8815676B2 (en) | 2010-10-05 | 2014-08-26 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899411B2 (en) | Three-dimensional semiconductor memory device and method for fabricating the same | |
| US8299521B2 (en) | Nonvolatile memory device and method of fabricating the same | |
| KR101857681B1 (ko) | 3차원 반도체 기억 소자 및 그 제조방법 | |
| KR20100007229A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR102285788B1 (ko) | 메모리 소자의 제조 방법 | |
| US9362397B2 (en) | Semiconductor devices | |
| KR102283813B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102352153B1 (ko) | 집적회로 장치 및 이의 제조 방법 | |
| US8513731B2 (en) | Vertical type semiconductor device | |
| US9653565B2 (en) | Semiconductor devices and methods of fabricating the same | |
| US8324675B2 (en) | Flash memory device having vertical channel structure | |
| KR20090079694A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20090001419A1 (en) | Non-Volatile Memory Devices and Methods of Fabricating the Same | |
| KR20100023209A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20120068392A (ko) | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 | |
| KR20120122673A (ko) | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100971532B1 (ko) | 구동 트랜지스터를 포함하는 반도체 소자 | |
| WO2022188623A1 (zh) | Nor型存储器件及其制造方法及包括存储器件的电子设备 | |
| KR20140033938A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR20100009321A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US9530786B2 (en) | Memory device and method for fabricating the same | |
| KR20100031855A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8836074B2 (en) | Semiconductor memory device | |
| KR20100007254A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20100037406A (ko) | 공통 비트라인을 가지는 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |