KR20090130942A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090130942A
KR20090130942A KR1020080056670A KR20080056670A KR20090130942A KR 20090130942 A KR20090130942 A KR 20090130942A KR 1020080056670 A KR1020080056670 A KR 1020080056670A KR 20080056670 A KR20080056670 A KR 20080056670A KR 20090130942 A KR20090130942 A KR 20090130942A
Authority
KR
South Korea
Prior art keywords
circuit pattern
groove
substrate
conductive ink
plating
Prior art date
Application number
KR1020080056670A
Other languages
English (en)
Other versions
KR100974655B1 (ko
Inventor
이귀종
김동훈
이영일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080056670A priority Critical patent/KR100974655B1/ko
Priority to US12/318,963 priority patent/US20090308645A1/en
Publication of KR20090130942A publication Critical patent/KR20090130942A/ko
Application granted granted Critical
Publication of KR100974655B1 publication Critical patent/KR100974655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 회로패턴이 형성된 인쇄회로기판으로서, 회로패턴에 상응하는 홈이 형성된 기판, 홈 내부에 형성된 제1 회로패턴, 홈을 메우며 제1 회로패턴 위에 형성된 제2 회로패턴을 포함하는 인쇄회로기판 및 그 제조방법은, 전기 전도성이 우수하면서도 기판 표면에 신뢰성 있게 접착된 회로패턴을 제공할 수 있다.
도전성 잉크, 접착력, 전기 전도성

Description

인쇄회로기판 및 그 제조방법 {Printed Circuit Board and Manufacturing Method Thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
종래에는 기판에 형성된 홈에 회로패턴을 형성하는 방법으로 스퍼터링 또는 도금 방식을 이용하였다.
스퍼터링(Sputtering) 방식을 통해 홈이 형성된 기판에 회로패턴을 형성하는 경우 기판의 홈뿐 만 아니라 기판 표면 전체 금속층이 형성된다. 이에 따라 금속층이 기판 전체에 형성된 후, 홈 이외에 형성된 금속층을 제거하는 공정이 수행된다. 금속층은 기계·화학적 연마 공정(Chemical-mechanical polishing, CMP)을 통해 제거될 수 있다. 이러한 금속층 제거 공정은 금속 재료가 낭비되는 결과가 초래되고, 기계·화학적 연마 공정은 미세한 회로패턴에 적합하지 않은 문제점이 있다.
그리고 도금 방식의 경우, 기판이 부도체인 경우 에디티브(additive)법에 의해 형성될 수 있다. 이 경우, 먼저 팔라듐(Pd) 이온을 포함한 전처리제로 표면처리 를 한 후, 화학도금을 진행하게 된다. 그런데, 팔라듐(Pd) 전처리제에 의해서는 표면을 선택적으로 처리할 수 없다는 문제점이 발생하게 된다. 또한 이 경우 역시 위의 스퍼터링 방식의 경우처럼, 기계·화학적 연마 공정(Chemical-mechanical polishing, CMP)이나 감광성 필름을 이용하여 선택적인 에칭(etching) 공정을 진행해야 한다.
또한 스퍼터링 또는 도금 방식은 표면 처리 없이는 회로패턴과 기판 사이의 접착력을 높일 수 없다는 문제가 있다.
본 발명은 기판과의 접착력 및 전기 전도성이 우수한 회로패턴이 형성된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 회로패턴이 형성된 인쇄회로기판을 제조하는 방법에 있어서, 회로패턴에 상응하는 홈이 형성된 기판을 제공하는 단계, 홈에 도전성 잉크를 충전함으로써 홈 내부에 제1 회로패턴을 형성하는 단계, 홈이 메워지도록 제1 회로패턴 위에 제2 회로패턴을 형성하는 단계로 수행되는 인쇄회로기판 제조방법이 제공된다.
제1 회로패턴을 형성하는 단계는, 상기 홈에 도전성 잉크를 충전한 이후에 상기 도전성 잉크를 소결시킴으로써 수행될 수 있다.
그리고 제2 회로패턴을 형성하는 단계는, 제1 회로패턴에 도금을 수행하여 홈의 내부 공간을 도금 물질로 충전함으로써 수행될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 회로패턴이 형성된 인쇄회로기판으로서, 회로패턴에 상응하는 홈이 형성된 기판, 홈 내부에 형성된 제1 회로패턴, 홈을 메우며 제1 회로패턴 위에 형성된 제2 회로패턴을 구비하는 인쇄회로기판이 제공된다.
제1 회로패턴은 도전성 잉크를 홈에 충전함으로써 형성될 수 있다.
그리고 제2 회로패턴은 제1 회로패턴에 도금을 수행하여 홈의 내부 공간을 도금 물질로 충전함으로써 형성될 수 있다.
본 발명의 실시예에 따르면 전기 전도성이 우수하면서도 기판 표면에 신뢰성 있게 접착된 회로패턴을 형성할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 2 내지 도 6을 참조하면, 기판(10), 홈(12), 제1 회로패턴(20), 도전 성 잉크(22), 제2 회로패턴(30), 회로패턴(40)이 도시되어 있다.
본 발명의 일 실시예에 따르면 도 2와 같이 일면에 홈(12)이 형성된 기판(10)을 제공한다(S100). 홈(12)은 기판(10) 표면에서 내측으로 움푹 들어간 음각패턴으로, 기판 상면에서 보았을 때 기판에 형성하고자 하는 회로패턴(40)과 상응하는 형상이다. 즉 홈은 회로패턴의 형상으로 기판(10) 표면 위에 음각패턴으로 형성되어 있다.
여기에서 기판(10)은 절연기판 또는 유리(Glass)기재일 수 있다. 그리고 홈(12)은 기판 표면에 임프린트 또는 부분 식각 공정을 수행하여 형성될 수 있다. 그 외에 다양한 방식으로 회로패턴(40)에 상응하는 홈을 구비한 기판이 제공될 수 있다.
그리고 나서 도 3 및 도 4에 도시된 바와 같이 홈(12) 안에 제1 회로패턴(20)을 형성한다(S200). 본 실시예에서 제1 회로패턴(20)은 홈(12)에 도전성 잉크(22)를 충전하는 방식으로 형성된다. 도전성 잉크는 금속 입자, 용제 및 유기 첨가제를 포함하는 것으로 스크린 또는 잉크젯 인쇄 공정에 사용되는 점성을 지닌 잉크일 수 있다. 그리고 금속 입자는 구리(Cu) 나노입자 또는 은(Ag) 나노입자가 될 수 있다.
또한 본 설명에서 말하는 도전성 잉크(22)는 금속 입자가 포함된 액상 잉크, 페이스트(paste) 형태 또는 반경화 상태의 도전성 물질 등을 포함하는 개념으로, 금속 입자가 포함되어 소결 및 경화 후 금속 패턴이 형성될 수 있는 물질이다. 이와 같이 점성이 있는 액상 또는 페이스트 상태의 도전성 물질은 본 발명의 도전성 잉크(22)의 범위에 속한다.
본 실시예에 따르면 도 3과 같이 금속 입자가 포함된 도전성 잉크(22)를 홈(12)에 인쇄하는 방식으로 도전성 잉크를 홈에 충전한다(S210). 도전성 잉크는 잉크젯 인쇄방식 또는 스크린 인쇄방식을 통하여 홈이 형성된 영역에만 인쇄될 수 있다. 또한 홈 내부에 도전성 잉크를 코팅(Coating)하는 방법을 이용하여 홈에 선택적으로 도전성 잉크를 채울 수 있다.
도전성 잉크(22)에는 금속 입자, 용제, 첨가제 등이 혼합되어 있다. 이들 중에서 금속 입자가 차지하는 부피는 대략 전체 잉크 부피의 40% 미만일 수 있다. 특히 금속 나노 입자가 포함된 나노 잉크의 경우, 금속 입자의 부피는 전체 잉크 부피의 약 10% 내외일 수 있다.
홈(12)에 도전성 잉크(22)를 인쇄한 후, 열처리 공정을 진행하여 도전성 잉크를 소결시킨다(S220). 전술한 바와 같이 도전성 잉크(22)에는 최대 50% 이내의 금속 입자가 포함될 수 있다. 따라서 소결 공정이 끝난 후, 홈(12) 내부에는 도 4와 같이 제1 회로패턴(20)이 형성된다.
도 3과 도 4를 참조하면, 인쇄된 도전성 잉크(22)의 부피보다 작은 부피를 가진 제1 회로패턴(20)이 형성되는데, 제1 회로패턴은 홈(12)의 내부 공간을 모두 메우지 못하고 형성된다. 전술한 바와 같이 금속 입자는 도전성 잉크의 전체 부피 중 일부분을 차지한다. 따라서 홈에 도전성 물질을 충전하는 방식으로 형성된 제1 회로패턴은 홈(12)을 모두 메울 수 없게 된다.
본 발명의 일 실시예에 따르면 도전성 잉크(22)를 소결시키는 방법을 개시하 였으나, 도전성 잉크(22)를 자연 건조시킴으로써 도 4와 같이 홈(12) 내부에 제1 회로패턴(20)을 형성할 수도 있다.
전술한 바와 같이 도전성 잉크(22)를 소결 또는 건조시킴에 따라 도전성 잉크 내 금속 입자가 성장하여 형성된 제1 회로패턴(20)을 제공할 수 있다. 본 실시예에 따르면 제1 회로패턴은 홈(12)의 내부에 직접 접착되어 형성된다. 그리고 제1 회로패턴은 기판(10)의 표면 처리 공정이 필요 없이 형성될 수 있는 이점이 있다.
이 때 제1 회로패턴(20)을 형성하는 공정에서 사용되는 도전성 잉크(22)의 금속 입자와 첨가제의 비율이 조절됨에 따라 제1 회로패턴(20)의 접착력 및 전기 전도성이 달라질 수 있다. 즉, 금속 입자/첨가물 함량의 비율(R)이 낮으면 전기 전도성이 감소하는 대신 접착력은 증가한다. 반면에 금속 입자/첨가물 함량의 비율(R)이 높으면 전기 전도성이 증가하는 대신 접착력은 다소 감소한다.
그리고 도전성 잉크(22)가 소결 또는 건조되는 과정에서 형성되는 제1 회로패턴(20)은 도금 방식에 의해 형성되는 금속 패턴에 비해 입자가 성긴 구조를 갖는다. 따라서 도금 방식으로 형성된 금속 패턴 수준의 전기 전도성을 나타내기에는 한계가 있다.
본 실시예에 따르면 제1 회로패턴(20)은 회로패턴(40)이 기판(10) 표면에 신뢰성 있게 접착될 수 있도록 하는 접착층 역할을 한다. 따라서 설계 의도에 따라 소정의 접착력을 지닌 제1 회로패턴을 홈(12) 내부에 형성할 수 있다.
다음으로 도 5와 같이 홈(12)이 메워지도록 제1 회로패턴(20) 위에 제2 회로패턴(30)을 형성한다(S300). 제2 회로패턴(30)은 제1 회로패턴만으로 채우지 못한 홈의 내부 공간을 메운다. 여기에서 제2 회로패턴은 제1 회로패턴에 도금을 수행하여 형성될 수 있다.
제1 회로패턴(20)에 도금을 수행함으로써 도금 물질은 기판(10) 표면 전체가 아닌 홈(12) 내부에만 선택적으로 형성될 수 있다. 제1 회로패턴 위로 형성되는 도금 물질은 홈(12)의 내부 공간을 충전한다. 도금 물질은 홈을 메우며 형성되는 제2 회로패턴(30)이 된다. 따라서 제1 회로패턴에 비하여 치밀한 금속 입자 구조를 갖고, 전기 전도성이 우수한 제2 회로패턴을 형성할 수 있다.
제1 회로패턴(20) 위에 제2 회로패턴(30)이 형성됨으로써 전체적으로 전기 전도성이 우수한 회로패턴(40)이 형성될 수 있다. 또한 홈(12)의 내부 공간을 모두 채운 회로패턴(40)이 형성될 수 있다.
본 발명의 일 실시예에 따르면 제1 회로패턴(20) 위에 도금을 지속하여 도 5와 같이 홈(12)을 모두 메운 제2 회로패턴이 형성될 수 있다. 제2 회로패턴(30)의 상면은 기판(10) 표면과 같은 높이로 형성하도록 도금 공정을 진행한다.
도금 공정은 제1 회로패턴(20) 위에 무전해 도금 또는 전해 도금 방식으로 수행될 수 있다. 제1 회로패턴이 전체적으로 연결되어 있지 않거나, 전기 전도성이 낮은 경우 무전해 도금이 수행될 수 있다. 반면에 제1 회로패턴이 모두 연결되어 있고, 전기 전도성이 높을 때에는 전해 도금이 공정 수행 시간을 줄이는 데 효과적일 수 있다. 제1 회로패턴의 형상 및 특성에 따라 도금 방식은 선택될 수 있다.
본 실시예에 따르면 도 5에 도시된 바와 같이 홈(12) 내부에 매립된 회로패턴(40)을 형성할 수 있다. 도 5를 참조하면, 기판(10)의 홈 내부에는 제1 회로패 턴(20)이 형성되어 있고, 제1 회로패턴 위에는 홈(12)을 메우는 제2 회로패턴(30)이 형성되어 있다.
홈 내부에 접착력 높은 제1 회로패턴(20)이 형성되고, 그 위에 전기 전도성이 높은 제2 회로패턴(30)이 형성됨으로써, 전체 회로패턴(40)은 기판(10)에 신뢰성 있게 접착되면서 높은 전기 전도성을 나타낸다.
그리고 회로패턴(40)은 기판(10)의 홈(12)에 매립되어 형성되어 있다. 따라서 회로패턴(40) 형상이 신뢰성 있게 보호되어 패턴 사이가 신뢰성 있게 절연되며, 미세 패턴 및 미세 피치가 구현될 수 있다.
또한 제1 회로패턴(20)에 수행하는 도금 시간을 조절하여 제2 회로패턴(30)의 높이를 조절할 수 있다. 도 5와 같이 기판(10) 표면과 동일한 높이로 제2 회로패턴이 형성된 상태에서 도금을 계속 수행한다. 이에 따라 도금 물질이 지속적으로 형성되고, 제2 회로패턴의 상면은 도 6과 같이 기판(10) 표면 보다 높게 형성될 수 있다. 즉 전체 회로패턴(40)의 두께는 도금 수행 시간에 따라 조절될 수 있다.
본 실시예에 따르면 기판(10)에 형성하고자 하는 회로패턴(40)의 설계 목적 및 의도에 맞추어 회로패턴(40)의 두께를 조절할 수 있다. 또한 접착력과 동시에 전기전도도가 우선한 회로패턴(40)이 형성될 수 있다. 그리고 제1 회로패턴(20) 형성 시 기판(10)에 특별한 표면처리가 요구하지 않는 장점이 있다.
요컨대, 본 실시예에 따르면 금속 입자가 포함된 도전성 잉크(22)를 인쇄 또는 코팅(coating) 방식으로 기판(10)의 홈(12)에 충전 및 소결 한 후, 도금을 진행한 결과 정해진 홈(12)을 완벽하게 메울 수 있을 뿐만 아니라, 필요에 따라서는 기 판(10) 표면보다 더 높게 회로패턴(40)을 형성할 수 있다. 전술한 회로패턴 형성 방법은 기판 표면에 선택적인 도금이 가능함을 보여줄 뿐만 아니라 회로패턴의 두께를 높이는 방법으로 사용될 수 있다. 아울러 이러한 회로패턴 형성 방법을 통해 회로패턴(40) 형성 공정 전에 기재의 표면처리와 같은 전처리가 요구되지 않는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 순서도.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 12: 홈
20: 제1 회로패턴 22: 도전성 잉크
30: 제2 회로패턴 40: 회로패턴

Claims (6)

  1. 회로패턴이 형성된 인쇄회로기판을 제조하는 방법에 있어서,
    상기 회로패턴에 상응하는 홈이 형성된 기판을 제공하는 단계;
    상기 홈에 도전성 잉크를 충전함으로써 상기 홈 내부에 제1 회로패턴을 형성하는 단계; 및
    상기 홈이 메워지도록 상기 제1 회로패턴 위에 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법
  2. 제1항에 있어서,
    상기 제1 회로패턴을 형성하는 단계는,
    상기 홈에 도전성 잉크를 충전한 이후에, 상기 도전성 잉크를 소결시킴으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 제2 회로패턴을 형성하는 단계는,
    상기 제1 회로패턴에 도금을 수행하여 상기 홈의 내부 공간을 도금 물질로 충전함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 회로패턴이 형성된 인쇄회로기판으로서,
    상기 회로패턴에 상응하는 홈이 형성된 기판;
    상기 홈 내부에 형성된 제1 회로패턴; 및
    상기 홈을 메우며 상기 제1 회로패턴 위에 형성된 제2 회로패턴을 포함하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 제1 회로패턴은 도전성 잉크를 상기 홈에 충전함으로써 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 제4항에 있어서,
    상기 제2 회로패턴은 상기 제1 회로패턴에 도금을 수행하여 상기 홈의 내부 공간을 도금 물질로 충전함으로써 형성된 것을 특징으로 하는 인쇄회로기판.
KR1020080056670A 2008-06-17 2008-06-17 인쇄회로기판 및 그 제조방법 KR100974655B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080056670A KR100974655B1 (ko) 2008-06-17 2008-06-17 인쇄회로기판 및 그 제조방법
US12/318,963 US20090308645A1 (en) 2008-06-17 2009-01-13 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056670A KR100974655B1 (ko) 2008-06-17 2008-06-17 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090130942A true KR20090130942A (ko) 2009-12-28
KR100974655B1 KR100974655B1 (ko) 2010-08-09

Family

ID=41413728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056670A KR100974655B1 (ko) 2008-06-17 2008-06-17 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090308645A1 (ko)
KR (1) KR100974655B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137668A1 (en) * 2012-03-14 2013-09-19 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101331589B1 (ko) * 2012-05-16 2013-11-20 한국생산기술연구원 미세선 기판 및 그 형성 방법
KR20140098128A (ko) * 2011-11-15 2014-08-07 니치유 가부시키가이샤 구리 패턴 형성용 조성물 및 구리 패턴의 제조 방법
KR20220011824A (ko) * 2020-07-21 2022-02-03 한국과학기술원 3d 프린팅을 활용한 뉴럴 프로브와 그의 제조 방법 및 그를 포함하는 의료 디바이스

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130068659A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5925928B1 (ja) 2015-02-26 2016-05-25 日本航空電子工業株式会社 電気接続構造および電気接続部材
JP6589301B2 (ja) * 2015-03-10 2019-10-16 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
JP6708015B2 (ja) * 2016-06-27 2020-06-10 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、および、ｍｅｍｓデバイスの製造方法
JP6988218B2 (ja) * 2017-07-13 2022-01-05 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
DE102019201348A1 (de) * 2019-02-01 2020-08-06 Lpkf Laser & Electronics Ag Metallisierte Mikrostrukturen in Glasträgern
CN110972403A (zh) * 2019-12-04 2020-04-07 广东工业大学 一种基于纳米铜的精细嵌入式线路的成型方法
CN113068311B (zh) * 2021-03-18 2022-11-18 四会富仕电子科技股份有限公司 一种精密线路的制作方法及电路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
US6378199B1 (en) * 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US6589594B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2005050965A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP3960320B2 (ja) * 2004-04-19 2007-08-15 松下電器産業株式会社 配線基板とそれを用いたバランと配線基板の製造方法
SG119230A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
KR100797720B1 (ko) * 2006-05-09 2008-01-23 삼성전기주식회사 미세회로 형성을 위한 인쇄회로기판의 제조방법
KR100827312B1 (ko) * 2006-10-02 2008-05-06 삼성전기주식회사 인쇄회로기판의 커버레이 형성방법
TW200901236A (en) * 2007-06-29 2009-01-01 Feel Cherng Entpr Co Ltd Chip resistor and method for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098128A (ko) * 2011-11-15 2014-08-07 니치유 가부시키가이샤 구리 패턴 형성용 조성물 및 구리 패턴의 제조 방법
WO2013137668A1 (en) * 2012-03-14 2013-09-19 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
US9642246B2 (en) 2012-03-14 2017-05-02 Lg Innotek Co., Ltd. Printed circuit board and the method for manufacturing the same
KR101331589B1 (ko) * 2012-05-16 2013-11-20 한국생산기술연구원 미세선 기판 및 그 형성 방법
KR20220011824A (ko) * 2020-07-21 2022-02-03 한국과학기술원 3d 프린팅을 활용한 뉴럴 프로브와 그의 제조 방법 및 그를 포함하는 의료 디바이스

Also Published As

Publication number Publication date
KR100974655B1 (ko) 2010-08-09
US20090308645A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
KR100974655B1 (ko) 인쇄회로기판 및 그 제조방법
CN105813405B (zh) 刚性-柔性印刷电路板
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
US11653453B2 (en) Electroless and electrolytic deposition process for forming traces on a catalytic laminate
US10959329B2 (en) Circuit board using non-catalytic laminate with catalytic adhesive overlay
US9706667B2 (en) Via in a printed circuit board
CN1694603A (zh) 印制电路板的电解镀金方法
KR101489206B1 (ko) 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
JPWO2016194972A1 (ja) プリント配線板用原板及びプリント配線板、並びにプリント配線板用原板の製造方法
EP3501242A1 (en) Plasma etched catalytic laminate with traces and vias
US11406024B2 (en) Multi-layer circuit board with traces thicker than a circuit board
US20050009353A1 (en) Multi-layer integrated circuit package
CN105992458B (zh) 软性电路板微孔径导电通孔结构及制造方法
KR20140050534A (ko) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
US20230096301A1 (en) Circuit Board Traces in Channels using Electroless and Electroplated Depositions
US6398935B1 (en) Method for manufacturing pcb&#39;s
CN112074090B (zh) 一种电路板3d打印制备方法及制备的电路板
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP5973479B2 (ja) 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007067189A (ja) 配線基板及びその製造方法
JP4876997B2 (ja) セラミック多層基板の製造方法
KR20110074174A (ko) 인쇄회로기판의 제조방법
KR20150031031A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee