KR20090129096A - System for managing data in single flash memory - Google Patents

System for managing data in single flash memory Download PDF

Info

Publication number
KR20090129096A
KR20090129096A KR1020080055194A KR20080055194A KR20090129096A KR 20090129096 A KR20090129096 A KR 20090129096A KR 1020080055194 A KR1020080055194 A KR 1020080055194A KR 20080055194 A KR20080055194 A KR 20080055194A KR 20090129096 A KR20090129096 A KR 20090129096A
Authority
KR
South Korea
Prior art keywords
flash memory
data
area
plan
memory
Prior art date
Application number
KR1020080055194A
Other languages
Korean (ko)
Other versions
KR100982440B1 (en
Inventor
이명재
김상욱
강선구
박용대
장문기
김준배
Original Assignee
(주)명정보기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)명정보기술 filed Critical (주)명정보기술
Priority to KR1020080055194A priority Critical patent/KR100982440B1/en
Publication of KR20090129096A publication Critical patent/KR20090129096A/en
Application granted granted Critical
Publication of KR100982440B1 publication Critical patent/KR100982440B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE: A data management system of a single flash memory is provided to management each plan independently by forming a vendor region in the plan. CONSTITUTION: A flash memory comprises four plans(11a-11b) and each plan includes a block. The block includes a memory information region for storing a logical/physical address of the flash memory, a vendor region comprising a reserved region, and a data region performing data operation. The logical address according to the physical address is independently managed for each plan by the vendor region of each plan.

Description

단일 플래시 메모리의 데이터 관리시스템{System for managing data in single flash memory}System for managing data in single flash memory

본 발명은 플래시 메모리의 데이터 저장을 위한 파일 시스템에 관한 것으로, 상세하게는, 4개의 플랜으로 구성되어 있는 단일 플래시 메모리에 데이터를 저장함에 있어 배드 블록(bad block)에 대한 확인을 통하여 보다 안전하고 효율적으로 데이터 영역에 데이터를 저장하는 플래시 메모리의 데이터 저장을 위한 파일 시스템에 관한 것이다.The present invention relates to a file system for storing data in a flash memory, and more specifically, to storing data in a single flash memory consisting of four plans. The present invention relates to a file system for data storage in a flash memory that efficiently stores data in a data area.

일반적으로 플래시 메모리는 램과 달리 전기적으로 데이터에 대한 기록 및 삭제가 가능한 비휘발성 기억소자이다. 데이터의 저장을 위해 마그네틱 디스크를 사용하는 저장장치에 비해 플래시 메모리를 저장장치로 사용하는 경우, 상대적으로 전력소모가 적고, 크기가 작아서 마그네틱 디스크의 대안으로 연구 및 개발이 활발하게 진행되고 있다. 특히, 플래시 메모리는 디지털 카메라, 모바일 폰, PDA(Personal Digital Assistant)와 같은 저전력, 소형의 모바일 컴퓨팅 기기를 위한 저장장치로서 각광받고 있다.In general, flash memory, unlike RAM, is a nonvolatile memory device capable of electrically writing and erasing data. In the case of using flash memory as a storage device as compared to a storage device using a magnetic disk for storing data, research and development are being actively conducted as an alternative to the magnetic disk due to its relatively low power consumption and small size. In particular, flash memory has been in the spotlight as a storage device for low power, small mobile computing devices such as digital cameras, mobile phones, and personal digital assistants (PDAs).

그러나, 플래시 메모리는 데이터가 이미 기록되어 있는 상태에서는 다시 새 로운 데이터를 쓰기 위해서 플래시 메모리의 셀 상태를 초기 상태로 한 후, 기록해야만 한다. 또한, 쓰기 단위(Write)와 지우기 단위(Erase)가 서로 상이하기 때문에 데이터에 대한 매니지먼트가 반드시 필요하다.However, in a state in which data has already been written, the flash memory must be written after initializing the cell state of the flash memory to write new data again. In addition, since the write unit and the erase unit are different from each other, management of data is necessary.

기록 단위보다 지우기 단위가 크기 때문에 기록할 때 보다 매우 긴 시간이 소요되고 지우기 단위에서 부득이하게 지울 필요가 없는 영역까지 삭제가 되는 경우가 발생한다.Since the erasing unit is larger than the recording unit, a very long time is required for recording, and there is a case where the erasing is performed from the erasing unit to an area that does not necessarily need to be erased.

더욱이, 삭제는 기록보다 훨씬 큰 블록 단위로 수행되기 때문에, 기록이 요청되지 않은 부분까지 함께 삭제되는 결과를 초래할 수 있다. 부득이하게 삭제된 부분은 재기록을 통해 복원되어야 하므로 최악의 경우 한 번의 데이터 기록 요청이 한 번의 삭제와 삭제된 단위만큼의 기록을 필요로 하게 된다.Moreover, since the deletion is performed in units of blocks which are much larger than the recording, this may result in deletion together with the portion where the recording is not requested. Inevitably, the deleted portion must be restored by rewriting, so in the worst case, one data recording request requires one deletion and the recording of the deleted unit.

이와 같이 삭제와 기록의 실행 단위의 불일치로 인해 기록 수행성능은 읽기의 수행성능에 비해 현저히 떨어지며, 심지어 기계동작으로 인한 필연적인 지연을 수반하게 되는 마그네틱 디스크 기반의 저장장치의 수행성능보다 낮다. 이와 같은 플래시 메모리의 특성으로 인해 플래시 메모리를 매니지먼트함에 있어서는 통상 재사상(re-mapping) 기법이 사용된다.As a result of the mismatch between the execution units of erase and write, the write performance is significantly lower than the read performance, and even lower than that of the magnetic disk-based storage device, which is accompanied by inevitable delay due to machine operation. Due to the characteristics of such flash memory, a re-mapping technique is usually used in managing a flash memory.

재사상 기법은 수정될 데이터를 비어 있는 주소에 기록하고 주소 변환 테이블(mapping table)의 매핑정보를 갱신하는 것을 말한다. 즉, 요청된 논리주소가 가리키는 물리주소를 수정된 데이터가 기록된 물리주소로 변경하는 것이다. 따라서, 응용 프로그램이나 응용 시스템은 동일한 논리주소를 사용하여 데이터에 접근할 수 있게 된다.The re-imaging technique is to write data to be modified to an empty address and to update mapping information of an address translation table. That is, the physical address indicated by the requested logical address is changed to the physical address where the modified data is recorded. Thus, an application program or application system can access data using the same logical address.

도 3은 종래의 플래시 메모리를 관리하는 방법을 설명하기 위한 것으로, 4개의 플랜(31a∼31d)으로 구성된 1G Byte 메모리 경우(예를 들면, (주)삼성전자의 모델명 : K9K8G08U0A), 플래시 메모리의 내부구조를 살펴보면, 64개의 페이지(페이지0∼페이지63)로 구성된 블럭의 수는, 도 3의 화살표F'에 나타낸 모양으로 증가한다.3 is a view illustrating a conventional method of managing a flash memory. In the case of 1G byte memory composed of four plans 31a to 31d (for example, Samsung Electronics Co., Ltd. model name: K9K8G08U0A), Looking at the internal structure, the number of blocks consisting of 64 pages (pages 0 to 63) increases in the shape shown by arrow F 'in FIG.

이러한 플래시 메모리에서, 기록 또는 읽기 요청된 논리주소는 주소 변환 테이블을 참조하여 물리주소로 변환한 다음 플래시 메모리의 해당 주소에 접근하여 해당 데이터를 기록하거나 읽어 들인다.In such flash memory, the logical address requested to be written or read is converted to a physical address by referring to an address translation table, and then the corresponding address of the flash memory is accessed to write or read the corresponding data.

이때 주소 변환 테이블이 존재하는 위치와 이를 참조하는 방식에 따라 다양한 관리 방법이 존재한다. 주소 변환 테이블이 플래시 메모리의 일정 부분에 위치하면 갑작스럽게 전원이 오프되더라도 데이터가 보존되므로 전원 오프시, 주소 변환 테이블을 복구하기 위한 방안을 강구할 필요가 없는 장점이 있지만, 주소 변환 테이블의 수정이 용이하지 않다. 즉, 전술한 바와 같은 플래시 메모리의 기록 특성으로 인해 소정의 애플리케이션에 의한 작업을 수행하는 중 데이터가 삭제되거나 수정되거나 새로 기록되는 경우 이에 따라 주소 변환 테이블을 갱신하기 위해서는 많은 오버헤드 연산이 수행되어야 한다.At this time, various management methods exist according to the location of the address translation table and the way of referencing it. If the address translation table is located in a part of the flash memory, data is preserved even if the power is suddenly turned off, so there is no need to devise a way to recover the address translation table when the power is turned off. Not easy That is, when data is deleted, modified, or newly written while performing an operation by a predetermined application due to the write characteristics of the flash memory as described above, many overhead operations must be performed to update the address translation table accordingly. .

주소 변환 테이블이 메인 메모리(통상 DRAM)에 위치하는 경우 접근 시간이 짧고 갱신이 용이한 반면 갑작스럽게 전원이 오프되는 경우 데이터가 삭제되므로 주소 변환 테이블을 복구하기 위해서는 복잡하고 많은 시간이 소요되는 오버헤드 연산을 수행한다.If the address translation table is located in main memory (typically DRAM), the access time is short and easy to update, but data is deleted if the power is suddenly turned off, which is a complex and time-consuming overhead to recover the address translation table. Perform the operation.

이처럼, 재사상 기법을 채용하게 되면 데이터뿐 아니라 주소 변환 정보를 저장하고 관리하기 위한 저장 공간과 시간이 필요하게 된다.As such, employing rethinking techniques requires storage space and time for storing and managing address translation information as well as data.

따라서, 논리적인 주소를 종래의 기술에 따라 사용하는 경우, 메모리 내부에서 고속 카피기능을 사용할 수 없고, 고속 카피기능을 사용하더라도 메모리에 대한 논리적인 주소 관리체계가 매우 복잡해진다.Therefore, when the logical address is used according to the conventional technique, the fast copy function cannot be used in the memory, and even if the fast copy function is used, the logical address management system for the memory becomes very complicated.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 플래시 메모리 내부에서의 논리적인 주소 관리체계를 단순화시키고, 각각의 플랜의 메모리 내부의 특정영역을 세분화하여 관리함으로써, 관리체계를 단순화하여 효율적인 플래시 메모리에 대한 관리방법의 제공을 목적으로 한다.Accordingly, the present invention has been made to solve the above problems, and simplifies the management system by simplifying the logical address management system in the flash memory, and managing the specific area within the memory of each plan. To provide an efficient management method for the flash memory.

본 발명에 따른 단일 플래시 메모리의 데이터 관리시스템에 있어서, 플래시 메모리는, 4개의 플랜과, 각 플랜은 플래시 메모리의 논리적인 주소와 물리적인 주소에 대한 정보가 저장된 메모리정보영역과 예비영역으로 구성된 벤더영역과, 데이터의 연산을 수행하는 데이터영역을 형성하는 블록을 포함하여 구성되며, 각 플랜의 벤더영역에 의해 물리적인 주소에 따른 논리적인 주소는 각각의 플랜에 대하여 독립적으로 관리되는 것을 특징으로 한다.In the data management system of a single flash memory according to the present invention, a flash memory includes four plans, each plan comprising a memory information area and a spare area in which information about logical and physical addresses of the flash memory is stored. Area and a block forming a data area for performing data operation, wherein the logical address according to the physical address is managed independently for each plan by the vendor area of each plan. .

또한, 플래시 메모리의 데이터 영역 또는 메모리정보영역에 배드 블록(bad block)이 발생하면, 배드 블록에 위치한 데이터가 예비영역으로 이동하고, 이동한 데이터의 관련정보는 메모리정보영역에 변경되어 기록되는 것을 특징으로 한다.When a bad block occurs in the data area or the memory information area of the flash memory, the data located in the bad block moves to the spare area, and the related information of the moved data is changed and recorded in the memory information area. It features.

본 발명에 따르면, 플래시 메모리 내부구조에 있어서, 플래시 메모리를 구성하는 각각의 플랜을 통합하여 관리하는 것이 아니라 각 플랜의 내부에 벤더영역(관리영역)을 형성함으로써, 각각의 플랜을 독립적으로 관리한다.According to the present invention, in the internal structure of the flash memory, each plan is managed independently by forming a vendor area (management area) in each plan rather than integrating and managing each plan constituting the flash memory. .

따라서, 데이터뿐만 아니라 논리적인 주소 및 물리적인 주소의 변환 정보를 효율적으로 저장하고 관리함으로써 전체 시스템의 성능을 향상시키는 효과가 있다.Therefore, efficient storage and management of not only data but also logical and physical address translation information has the effect of improving the performance of the entire system.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 단일 플래시 메모리의 데이터 관리시스템을 상세히 설명하기로 한다.Hereinafter, a data management system of a single flash memory according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플래시 메모리의 내부구조를 나타내는 개략도이다. 도 1에 나타낸 바와 같이, 플래시 메모리, 예를 들면, 8G 바이트의 플래시 메모리는 4개의 플랜(11a ∼ 11b)로 구성되고, 각 플랜(11a ∼ 11b)은 2048개의 블록으로 구성된다.1 is a schematic diagram showing an internal structure of a flash memory according to an embodiment of the present invention. As shown in Fig. 1, a flash memory, for example, a flash memory of 8G bytes, is composed of four plans 11a to 11b, and each plan 11a to 11b is composed of 2048 blocks.

각 블록의 물리적인 주소, 즉, 블록(블록0 내지 블록4095)의 증가는 플랜0(11a) 및 플랜1(b)에 대하여 교대로 증가되고, 블록(블록4096 내지 블록8191)의 증가는 플랜2(11c) 및 플랜3(11d)에 대하여 교대로 증가된다.The physical address of each block, i.e., an increase in blocks (blocks 0 to 4095), is alternately increased with respect to plan 0 (11a) and plan 1 (b), and an increase in blocks (blocks 4096 to 8191) is determined by a plan. It is alternately increased for 2 (11c) and plan 3 (11d).

이 경우, 본 발명에서, 물리적인 주소의 증가에 대응하는 논리적인 주소는, 도 1의 화살표F에 나타낸 바와 같이, 교대로 증가하는 것이 아니라 각각의 플랜0 및 3(11a 내지 11d)에 대하여 수직으로 증가한다. 따라서, 논리적인 주소에 대한 물리적인 주소는 각각의 플랜0 및 3(11a 내지 11d)에 대하여 관리를 행한다.In this case, in the present invention, the logical address corresponding to the increase of the physical address does not increase alternately, as shown by arrow F of FIG. 1, but is perpendicular to each plan 0 and 3 (11a to 11d). To increase. Therefore, the physical address for the logical address is managed for each plan 0 and 3 (11a to 11d).

이러한, 각 플랜0 및 3(11a 내지 11d)에 대한 관리는 도 2를 통하여 설명한다.Management of each plan 0 and 3 (11a to 11d) will be described with reference to FIG.

도 2에 나타낸 플랜(11a)을 살펴보면, 관리영역으로서 메모리정보영역(21)과 예비영역(22)을 포함하는 벤더영역(23)과, 데이터영역(24)을 포함한다.Referring to the plan 11a shown in FIG. 2, the management area includes a vendor area 23 including a memory information area 21 and a spare area 22, and a data area 24. As shown in FIG.

메모리정보영역(21)에는 사용자가 소정의 프로그램을 통하여 플래시 메모리에서 소정의 데이터 연산을 수행할 경우 사용되는 논리적인 주소와 실제 플래시 메모리에 소정의 데이터 연산을 수행할 경우 사용되는 물리적인 주소에 해당하는 데이터가 저장된다. 이 메모리정보영역(21)은, 바람직하게는 8블록이 할당되고, 예비영역(22)은 56블록이 할당된다.The memory information area 21 corresponds to a logical address used when a user performs a predetermined data operation on a flash memory through a predetermined program and a physical address used when performing a predetermined data operation on an actual flash memory. Data is stored. This memory information area 21 is preferably allocated eight blocks, and the spare area 22 is allocated 56 blocks.

데이터영역(24)은 실제 데이터의 연산, 예를 들면, 데이터의 저장 및 독출을 수행하는 영역으로 1,984블록이 할당된다.The data area 24 is an area for performing actual data calculation, for example, storing and reading data, and 1,984 blocks are allocated.

따라서, 배드 블록이 발생하면, 예를 들면, 메모리정보영역(21) 또는 데이터영역(24)의 소정의 블록에 배드 블록이 발생하면, 플래시 메모리가 사용되는 시스템에서 각 시스템에 대한 배드 블록 정보를 파악함으로써, 발생된 배드 블록에 대한 물리적인 주소를 예비영역(23)의 소정의 블록으로 이동시키고, 이동된 물리적인 주소에 대한 논리적인 주소의 정보를 메모리정보영역(21)에 변경하여 저장한다.Therefore, when a bad block is generated, for example, when a bad block is generated in a predetermined block of the memory information area 21 or the data area 24, the bad block information for each system is obtained in a system in which a flash memory is used. By grasping, the physical address of the generated bad block is moved to a predetermined block of the spare area 23, and the information of the logical address of the moved physical address is changed and stored in the memory information area 21. .

그러므로, 플래시 메모리의 운영중에 있어서, 메모리정보영역(21)이나 데이터영역(24)의 소정의 블록에 배드 블록이 발생하여도, 관련된 데이터를 예비영역(23)으로 이동시킴으로써, 발생된 배드 블록의 관리를 행한다.Therefore, even when a bad block occurs in a predetermined block of the memory information area 21 or the data area 24 during the operation of the flash memory, the related data is moved to the spare area 23 so as to generate the bad block. Management is performed.

상기와 같은 플랜의 구조는 나머지 3개의 플랜1 및 3(11b 내지 11d)에 동일하게 적용된다.The same plan structure applies to the other three plans 1 and 3 (11b to 11d).

따라서, 본 발명의 플래시 메모리에 대한 데이터의 관리는, 각각의 플랜0 및 3(11a 내지 11d)에 대한 배드 블록을 독립적으로 관리함으로써, 종래의 각 플랜을 통합적으로 관리함으로써 발생되는 주소 체계의 복잡함을 보다 효율적으로 체계화 하여 단순화할 수 있다.Therefore, the management of data for the flash memory of the present invention is complicated by the address system generated by managing each plan in the related art by independently managing the bad blocks for each plan 0 and 3 (11a to 11d). Can be organized more efficiently and simplified.

도 1은 본 발명의 실시예에 따른 플래시 메모리의 내부구조를 나타내는 개략도이다.1 is a schematic diagram showing an internal structure of a flash memory according to an embodiment of the present invention.

도 2는 도 1의 A부분의 플랜을 나타내는 개략도이다.FIG. 2 is a schematic view showing a plan of part A of FIG. 1.

도 3은 종래의 플래시 메모리 구조를 나타내는 개략도이다.3 is a schematic diagram showing a conventional flash memory structure.

Claims (2)

단일 플래시 메모리의 데이터 관리시스템에 있어서,In the data management system of a single flash memory, 상기 플래시 메모리는,The flash memory, 4개의 플랜과,With four plans, 상기 각 플랜은 상기 플래시 메모리의 논리적인 주소와 물리적인 주소에 대한 정보가 저장된 메모리정보영역과 예비영역으로 구성된 벤더영역과, 데이터의 연산을 수행하는 데이터영역을 형성하는 블록을 포함하여 구성되며,Each plan includes a vendor area including a memory information area and a spare area for storing information about logical and physical addresses of the flash memory, and a block forming a data area for performing data operation. 상기 각 플랜의 벤더영역에 의해 물리적인 주소에 따른 논리적인 주소는 각각의 플랜에 대하여 독립적으로 관리되는 것을 특징으로 하는 단일 플래시 메모리의 데이터 관리시스템.And a logical address according to a physical address by the vendor area of each plan is managed independently for each plan. 제 1항에 있어서,The method of claim 1, 상기 데이터 영역 또는 상기 메모리정보영역에 배드 블록(bad block)이 발생하면, 상기 배드 블록에 위치한 데이터가 상기 예비영역으로 이동하고, 상기 이동한 데이터의 관련정보는 상기 메모리정보영역에 변경되어 기록되는 것을 특징으로 하는 단일 플래시 메모리의 데이터 관리시스템.When a bad block occurs in the data area or the memory information area, data located in the bad block moves to the spare area, and the related information of the moved data is changed and recorded in the memory information area. A data management system of a single flash memory, characterized in that.
KR1020080055194A 2008-06-12 2008-06-12 System for managing data in single flash memory KR100982440B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Publications (2)

Publication Number Publication Date
KR20090129096A true KR20090129096A (en) 2009-12-16
KR100982440B1 KR100982440B1 (en) 2010-09-15

Family

ID=41689227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Country Status (1)

Country Link
KR (1) KR100982440B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014003982A1 (en) * 2012-06-29 2014-01-03 Intel Corporation Bad block management mechanism

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039871A (en) 2019-10-02 2021-04-12 삼성전자주식회사 Storage system managing meta data, Host system controlling storage system and Operating method of storage system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353659A (en) 1986-08-22 1988-03-07 Japan Radio Co Ltd Image memory device
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
EP1704483A2 (en) * 2003-12-30 2006-09-27 SanDisk Corporation Non-volatile memory and method with memory planes alignment
US7631138B2 (en) 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014003982A1 (en) * 2012-06-29 2014-01-03 Intel Corporation Bad block management mechanism
GB2518079A (en) * 2012-06-29 2015-03-11 Intel Corp Bad block management mechanism
GB2518079B (en) * 2012-06-29 2016-08-03 Intel Corp Bad block management mechanism
US9418700B2 (en) 2012-06-29 2016-08-16 Intel Corporation Bad block management mechanism

Also Published As

Publication number Publication date
KR100982440B1 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
US11640353B2 (en) Memory system, data storage device, user device and data management method thereof
US9842030B2 (en) Data storage device and flash memory control method
US10657047B2 (en) Data storage device and method of performing partial garbage collection
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
KR101002978B1 (en) Method for flash­memory management
US7890550B2 (en) Flash memory system and garbage collection method thereof
KR100449708B1 (en) Flash memory management method
US11232041B2 (en) Memory addressing
KR100453053B1 (en) Flash memory file system
US8745310B2 (en) Storage apparatus, computer system, and method for managing storage apparatus
CN105718530B (en) File storage system and file storage control method thereof
KR20150083264A (en) System and method for efficient address translation on Flash memory device
US20100042775A1 (en) Block management method for flash memory, and storage system and controller using the same
JP2018101411A (en) Data storage device and operating method therefor
US20100318726A1 (en) Memory system and memory system managing method
US8068363B2 (en) Flash memory apparatus and read operation control method therefor
KR100932801B1 (en) Memory management methods, memory devices, and computer readable storage media
KR100982440B1 (en) System for managing data in single flash memory
KR100780963B1 (en) Memory card and driving method thereof
KR100868674B1 (en) The method of managing flash memory
KR20090093265A (en) Storage system, file system and data management method using non-volatile random access memory and storage device
TWI354892B (en) Method of immediate data update with flash memory
KR100688463B1 (en) Method for writing and erasing data of physical memory
KR20090129161A (en) Structure of flash translation layer and prefetching method and asynchronous writing method based on the flash translation layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 10